JPS60239142A - Multiplexer - Google Patents

Abstract

PURPOSE:To multiplex a signal of an optional speed to an optional time slot by providing a channel address control circuit and a multiplexing bus to a multiplex section and providing an address setting circuit decoding a channel address and an address coincidence detecting circuit to a signal source interface section. CONSTITUTION:The signal source interface section suitable for an input signal is prepared at first and a specific channel address is given. Then the signal is multiplexed on a high speed transmission signal 8 by giving a channel address alteration information 20 to a channel address control circuit 11 in response to the bit rate of the input signal. Moreover, the operating time slot on the high speed transmission signal of the multiplexed signal source is changed easily by giving channel address alteration information newly. Furthermore, the channel address control circuit 11 is constituted in a way that the address alteration information 20 is inputted easily so that the content of the address control information 12 transmitted to the signal source interface section 2 of each channel is changed.

Description

【発明の詳細な説明】 （技術分野） 本発明は異速度信号源を有する多重伝送装置に関する。[Detailed description of the invention] (Technical field) The present invention relates to a multiplex transmission device having different speed signal sources.

（技術的背景） 例えばｒ　ＰＣＭ形多重変換装置」沖電気研究開発１２
０　ｖｏｌ　５０　ｍ２の文献に記載されているように
、従来この技術分野において異速度信号の多重化機能を
有する回路は、信号源の多重化に対し固定的なタイムス
ロノ）（ＴＳ）発生回路を有し、そのＴ　’Ｓ情報に基
いて信号源を固定的なタイムスロットへ押しこめること
によフ多重化し、伝送信号用フレームを構成し伝送して
いた。(Technical background) For example, "PCM multiplex converter" Oki Electric Research and Development 12
As described in the literature 0 vol 50 m2, conventionally in this technical field, circuits with a function of multiplexing signals at different speeds have a fixed time slot (TS) generation circuit for multiplexing signal sources. Then, based on the T'S information, signal sources are packed into fixed time slots and multiplexed to form a transmission signal frame and transmitted.

しかしながら、従来の多重化装置では入力信号速度が装
置仕様に合致しない信号源については多重化できなかっ
た。また、合致する場合においても、一度設定したチャ
ネル構成は容易に変更できず、信号源の数は固定されて
いた。However, conventional multiplexing devices cannot multiplex signal sources whose input signal speeds do not match the device specifications. Furthermore, even if they match, the channel configuration once set cannot be easily changed, and the number of signal sources is fixed.

（発明の目的） 本発明の目的は上述の従来技術における問題点を解決す
ることである。(Objective of the Invention) The object of the present invention is to solve the problems in the prior art described above.

（発明の構成） 本発明は、種々の信号速度の信号源からの入力を有する
多重化装置において、 ａ）各々の信号源に対応して、入力信号を、信号速度を
変換して蓄積し、チャネルに送出する手段と、 ｂ）前記チャネルに割当てられた個有のアドレスを設定
する手段々、 Ｃ）任意のチャネルアドレスを発生させる手段と、 ｄ）前記チャネルアドレスをデコードし、前記ｂ）項の
個有のアドレスとの一致を検出する手段と、ｅ）前記ｄ
）項の手段で得られた一致の検出情報によって、前記ａ
）項の手段へ、蓄積した信号をチャネルへ送出すること
を許可する信号を送出する手段と、 ｆ）パス形式の信号結合回路からなり、複数チャネルに
対し複数信号を多重化する手段と、ｇ）前記ｃ）項のチ
ャネルアドレスのアドレス情報を任意に変更できる手段
と、 ｈ）前記ｂ）項の個有のアドレスの、アドレス情報を任
意に変更できる手段、 とを有することを特徴とする多重化装置であシ、以下実
施例を用いて詳細に説明する。(Structure of the Invention) The present invention provides a multiplexing device having inputs from signal sources of various signal speeds, which includes: a) converting the signal speed of input signals corresponding to each signal source and storing the input signals; b) means for setting a unique address assigned to the channel; C) means for generating an arbitrary channel address; and d) decoding the channel address and performing the steps in b) above. e) means for detecting a match with a unique address of said d.
Based on the match detection information obtained by the means in section ), the above a
); f) means for multiplexing multiple signals to multiple channels; f) means for multiplexing multiple signals to multiple channels; ) a means for arbitrarily changing the address information of the channel address in item c); and h) a means for arbitrarily changing the address information of the unique address in item b). The apparatus will be described in detail below using examples.

（実施例） 第１図は本発明の実施例を示す回路であって、本発明に
よる多重化装置の多重化部分のみを示している。(Embodiment) FIG. 1 is a circuit showing an embodiment of the present invention, and shows only a multiplexing portion of a multiplexing device according to the present invention.

入力信号１は信号源インターフェース部２に導入され、
信号源インターフェース回路３に接続される。ここでは
各信号源に対応したインターフェース回路によシ、例え
ばアナログ信号や特殊なディジタル伝送符号をディノタ
ル信号４に変換し、入力信号ｌより再生した受信信号ク
ロック５と共に速度変換回路６に送出する。そして速度
変換回路６はディノタル信号４を順次記憶する。An input signal 1 is introduced into a signal source interface section 2,
It is connected to the signal source interface circuit 3. Here, an interface circuit corresponding to each signal source converts, for example, an analog signal or a special digital transmission code into a digital signal 4, and sends it to a speed conversion circuit 6 together with a received signal clock 5 reproduced from an input signal 1. Then, the speed conversion circuit 6 sequentially stores the dinotal signal 4.

一方、多重化回路７には高速伝送用信号８を作成するた
めの基本的な・ぐターン発生回路９が用意され、アドレ
ス情報１０をチャネルアドレスコントロール回路１１に
送出している。On the other hand, the multiplexing circuit 7 is provided with a basic turn generation circuit 9 for creating a signal 8 for high-speed transmission, and sends address information 10 to a channel address control circuit 11.

このチャネルアドレスコントロール回路１１は一種のラ
ンダムアクセスメモリー形式になっており、ノミターン
発生回路９より送られるアドレス情報１０によって指定
されたアドレスに記憶されているアドレスコントロール
情報１２を各信号源インターフェース部２へ送出する。This channel address control circuit 11 is in a kind of random access memory format, and sends address control information 12 stored at an address designated by address information 10 sent from the nomiturn generation circuit 9 to each signal source interface section 2. Send.

このアドレスコントロール情報１２は、多重化回路７が
信号源インターフェース部に対し、多重化パス１３を使
用することを許可するバス制御信号となる。This address control information 12 becomes a bus control signal that allows the multiplexing circuit 7 to use the multiplexing path 13 to the signal source interface section.

信号源インターフェース部２では各信号源インターフェ
ース部個有のアドレス情報を持ち、アドレス設定回路１
４によう設定する。設定された個有アドレス情報１５は
アドレス−紙検出回路１６に導かれ、多重化回路７から
送られてくるアドレスコントロール情報１２と常時比較
される。アドレス−紙検出回路１６は、アドレスコント
ロール情報１２と個有アドレス情報１５の一致を検出し
た時点で速度変換回路６に対し、前述の記憶されたディ
ノタル信号の、多重化パス１３への読み出しを行う読出
し指定信号１７を送出する。The signal source interface unit 2 has address information unique to each signal source interface unit, and the address setting circuit 1
4. The set unique address information 15 is led to an address/paper detection circuit 16 and is constantly compared with the address control information 12 sent from the multiplexing circuit 7. When the address-paper detection circuit 16 detects a match between the address control information 12 and the unique address information 15, it causes the speed conversion circuit 6 to read out the above-mentioned stored dinotal signal to the multiplexing path 13. A read designation signal 17 is sent.

速度変換回路６から読み出された信号は多重化パス１３
を介し、各信号源インターフェース部からの信号と共に
多重化回路？に導かれ、信号結合回路１８に入力される
。信号結合回路１８では伝送用信号８を作成するために
、前記ディノタル信号列にフレーム構成用のフレーム同
期信号等が付加はれる。これらの付加信号１９はノｊタ
ーン発生回路９より送られる。The signal read out from the speed conversion circuit 6 is sent to the multiplexing path 13
Multiplexing circuit with signals from each signal source interface section through? and is input to the signal combining circuit 18. In the signal combining circuit 18, a frame synchronization signal for frame configuration, etc. is added to the dinotal signal sequence to create the transmission signal 8. These additional signals 19 are sent from the no-j turn generation circuit 9.

又、チャネルアドレスコントロール回路１１は、各チャ
ネルの信号源インターフェース部２に送出するアドレス
コントロール情報１２の内容が変更可能な様に、アドレ
ス変更情報２０が容易に入力される構成となっている。Further, the channel address control circuit 11 is configured to easily receive address change information 20 so that the contents of the address control information 12 sent to the signal source interface section 2 of each channel can be changed.

そしてこのアドレス変更情報２０と同様に、信号源イン
ターフェース部２のアドレス設定回路１４の設定情報も
、設定変更情報２１により変更可能な構成となっている
。Similarly to the address change information 20, the setting information of the address setting circuit 14 of the signal source interface section 2 can also be changed by the setting change information 21.

これらの変更は外部に設けられた情報変更部２２より送
られてくる変更情報２３によシ、情報転送部２４を介し
て行なわれる。These changes are made via an information transfer section 24 based on change information 23 sent from an information change section 22 provided externally.

以上の様な構成の多重化装置においては、まず第１に入
力信号に適切な信号源インターフェース部を用意し、個
有のチャネルアドレスを与える。In the multiplexing device configured as described above, first of all, a signal source interface unit suitable for the input signal is prepared, and a unique channel address is given to the input signal.

後は、チャネルアドレスコントロール回路１１に入力信
号のビットレートに応じたチャネルアドレ　、ス変更情
報２０を与えるのみで、高速伝送用信号８に多重化され
る。また、多重化される信号源の、高速伝送用信号上で
の使用タイムスロットの変更も、上記チャネルアドレス
変更情報を新たに与えれば、容易に変更できる。After that, the channel address corresponding to the bit rate of the input signal and the address change information 20 are simply provided to the channel address control circuit 11, and the signal is multiplexed into the high-speed transmission signal 8. Furthermore, the time slot used on the high-speed transmission signal of the multiplexed signal source can be easily changed by newly providing the channel address change information.

又、新たな信号源を多重化するには、その信号源に対応
する信号源インターフェース部を用意するのみで多重化
パスにアクセス可能となり、高速伝送用信号に多重化可
能である。Furthermore, in order to multiplex a new signal source, it is possible to access the multiplexing path by simply preparing a signal source interface unit corresponding to the signal source, and it is possible to multiplex the signal for high-speed transmission.

例えば高速伝送用信号を６．３１２Ｍｂ／ｓで１フレー
ム７８９ビ、トとし、信号源を８ｋｂ／　ｓ　＋’　］
　６ｋｂ／ｓ。For example, if the high-speed transmission signal is 6.312 Mb/s and 789 bits per frame, the signal source is 8 kb/s +']
6kb/s.

３２　ｋｂ／ｓ　、　−８ｋｂ　Ｘ　ｎ／　ｓとした場
合、８ｋｂ／ｓの信号源は１フレームに１回だけ多重化
バスにアクセスすることを多重化部から許可される。従
って、６Ｍｂｉｔ上の任意の位置に８ｋｂ／ｓの信号源
が多重化されることになる。同様に、８ｋｂＸｎ／ｓの
速度を持つ信号源は１フレームにｎ凹条重化パスにアク
セスすることを許可され、６Ｍｂｉｔ上の任意のｎ個の
位置に多重化される。32 kb/s, -8 kb x n/s, the 8 kb/s signal source is allowed by the multiplexer to access the multiplex bus only once per frame. Therefore, an 8 kb/s signal source is multiplexed at any position on 6 Mbit. Similarly, a signal source with a rate of 8 kbXn/s is allowed access to n-groove multiplexed paths in one frame and is multiplexed into any n positions on 6 Mbit.

なお、本実施例においては信号源の多重化部のみＫつい
て説明したが、多重化装置において、多重化された信号
列から元の信号を分離する分離化部を有し、それが前記
多重化部と逆の動作を行うことは言うまでもない。In this embodiment, only the multiplexing section of the signal source has been described, but the multiplexing device has a demultiplexing section that separates the original signal from the multiplexed signal sequence, and this Needless to say, the operation is the opposite of that of the part.

（発明の効果） 以上説明したように、多重化部に多重化に必要なチャネ
ルアドレスを任意に変更可能なチャネルアドレスコント
ロール回路、及び多重化用パスを設け、信号源インター
フェース部にチャネルアドレスをデコードするアドレス
設定回路とアドレス一致検出回路を設け′たので、任意
の速度の信号が任意のタイムスロットに多重化できると
いう利点がある。更に使用タイムスロットの変更が容易
である。(Effects of the Invention) As explained above, the multiplexing unit is provided with a channel address control circuit that can arbitrarily change the channel address necessary for multiplexing, and the multiplexing path is provided, and the signal source interface unit is provided with a channel address control circuit that can arbitrarily change the channel address required for multiplexing, and the signal source interface unit decodes the channel address. Since an address setting circuit and an address coincidence detection circuit are provided, there is an advantage that signals of any speed can be multiplexed into any time slot. Furthermore, it is easy to change the time slots used.

この様な方式で信号源を多重化する装置は、種種の速度
、インターフェースを有する信号源を多重化する際、基
本的な多重化回路を変更することなく、新規の信号源に
対する信号源インターフェース部を用意するだけで良く
、多重化装置としてのフレキシビリティが著しく向上す
る利点がある。When multiplexing signal sources with various speeds and interfaces, an apparatus for multiplexing signal sources in this manner can add a signal source interface section to a new signal source without changing the basic multiplexing circuit. This has the advantage of significantly improving the flexibility of the multiplexing device.

更に、多重化装置そのものに回線編集機能、すなわち使
用タイムスロットの変更、編集等の機能が有るため、高
速伝送用信号の有効利用が可能となる。換言すれば、信
号源の発生率を見込んだ多チャネルの多重化装置となシ
、将来種々のサービス性が要求されるディジタル専用線
端局装置としても利用可能である。Furthermore, since the multiplexing device itself has a line editing function, that is, a function of changing and editing the time slots used, it becomes possible to effectively utilize signals for high-speed transmission. In other words, it can be used not only as a multi-channel multiplexing device that takes into account the incidence of signal sources, but also as a digital leased line terminal device that will require various services in the future.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の実施例のブロック図である。 １・・入力信号、２・・・信号源インターフェース部、
３′°°信号源インターフェース回路、４・・ディノタ
ル信号、５・・受信信号クロック、６・・速度変換回路
、７・・多重化回路、８・・・高速伝送用信号、９・・
パターン発生回路、１０°・°アドレス情報、１１°°
。 チャネルアドレスコントロール回路、１２・・・アドレ
スコントロール情報、１３・・・多重化バス、１４゛ア
ドレス設定回路、１５−°゛個有アドレス情報、１６・
・・アドレス一致検出回路、１７・・・読出し指定信号
、１８・・信号結合回路、１ｇ、″・・付加信号、２０
・・アドレス変更情報、２１・・設定変更情報、２２・
情報変更部、２３・・変更情報、２４・・・情報転送部
。 特許出願人　沖電気工業株式会社 手続補正書輸発） 、オ。♀９・１鳴２４Ｂ 特許庁長官　殿 １　事件の表示 昭和５９年　特　許　願第０９４５７３号２、発明の名
称 多重化装置 ３　補正をする者 事件との関係　特許出願人 任　所（〒１０５）　東京都港区虎ノ門１丁目７番１２
号４、代理人 住　所（〒１０５）　東京都港区虎ノ門１丁目７番１２
号５、補正の対象　明細書中「特許請求の範囲」の欄及
び「発明の詳細な説明」の欄 ６、補正の内容　別紙の通シ ロ、補正の内容 （１）明細書中「特許請求の範囲」の欄を別紙の通シ補
正する。 （２）明細書第３頁第１１行目から第１２行目に［入力
信号を、信号速度を変換して蓄積し、」とあるのを［入
力信号を蓄積し、］と補正するＯ 別紙 特許請求の範囲 種々の信号速度の信号源からの入力を有する多重化装置
において、 ａ）各々の信号源に対応して、入力信号を蓄積し、チャ
ネルに送出する手段と、 ｂ）前記チャネルに割当てられた個有のアドレスを設定
する手段と、 Ｃ）任意のチャネルアドレスを発生させる手段と、 ｄ）前記チャネルアドレスをデコードシ、前記ｂ）項の
個有のアドレスとの一致を検出する手段と、ｅ）前記ｄ
）項の手段で得られた一致の検出情報−によって、前記
ａ）項の手段へ、蓄積した信号をチャネルへ送出するこ
とを許可する信号を送出する手段と、 ｆ）バス形式の信号結合回路からなり、複数チャネルに
対し複数信号を多重化する手段と、ｇ）　前記ｃ）項の
チャネルアドレスのアドレス情報を任意に変更できる手
段と、 ｈ）前記ｂ）項の個有のアドレスの、アドレス情報を任
意に変更できる手段とを有することを特徴とする多重化
装置。FIG. 1 is a block diagram of an embodiment of the invention. 1...Input signal, 2...Signal source interface section,
3'°° signal source interface circuit, 4... Dinotal signal, 5... Reception signal clock, 6... Speed conversion circuit, 7... Multiplexing circuit, 8... High-speed transmission signal, 9...
Pattern generation circuit, 10°・°address information, 11°°
. Channel address control circuit, 12... address control information, 13... multiplexed bus, 14' address setting circuit, 15-' unique address information, 16.
...Address match detection circuit, 17...Read designation signal, 18...Signal combination circuit, 1g,''...Additional signal, 20
・・Address change information, 21・・Setting change information, 22・
Information change unit, 23... change information, 24... information transfer unit. Patent applicant: Oki Electric Industry Co., Ltd. Procedural Amendment (Import), O. ♀9.1 Ning 24B Commissioner of the Japan Patent Office 1 Indication of the case 1982 Patent Application No. 094573 2, Title of invention multiplexing device 3 Relationship with the person making the amendment case Patent applicant office (105) Tokyo 1-7-12 Toranomon, Miyakominato-ku
No. 4, Agent address (105) 1-7-12 Toranomon, Minato-ku, Tokyo
No. 5, Subject of amendment Column 6 of “Claims” and “Detailed Description of the Invention” in the specification, Contents of the amendment. Correct the "Range" column in the attached document. (2) In the 11th to 12th lines of page 3 of the specification, the text "The input signal is converted to a signal speed and stored," is corrected to "The input signal is stored," O Attachment Claims: A multiplexing device having inputs from signal sources of various signal rates, comprising: a) means for accumulating and transmitting input signals to channels corresponding to each signal source; b) means for transmitting input signals to channels; C) means for generating an arbitrary channel address; d) means for decoding the channel address and detecting a match with the unique address in item b) above; , e) the above d
means for transmitting a signal to the means of item a), based on the match detection information obtained by the means of item a), which permits sending out the accumulated signal to the channel; and f) a bus-type signal coupling circuit. g) means for arbitrarily changing the address information of the channel address in item c) above; and h) an address for the unique address in item b) above. 1. A multiplexing device comprising means for arbitrarily changing information.

Claims (1)

【特許請求の範囲】 種々の信号速度の信号源からの入力を有する多重化装置
において、 ａ）各々の信号源に対応して、入力信号を、信号速度を
変換して蓄積し、チャネルに送出する手段と、 ｂ）前記チャネルに割当てられた個有のアドレスを設定
する手段と、 Ｃ）任意のチャネルアドレスを発生させる手段と、 ｄ）前記チャネルアドレスをデコードし、前記ｂ）項の
個有のアドレスとの一致を検出する手段と、ｅ）前記ｄ
）項の手段で得られた一致の検出情報によって、前記ａ
）項の手段へ、蓄積した信号をチャネルへ送出すること
を許可する信号を送出する手段と、 ｆ）パス形式の信号結合回路から々す、複数チャネルに
対し複数信号を多重化する手段、と、ｇ）前記ｃ）項の
チャネルアドレスのアドレス情報を任意に変更できる手
段と、 ｈ）　前記ｂ）項の個有のアドレスの、アドレス情報を
任意に変更できる手段とを有することを特徴とする多重
化装置。[Claims] In a multiplexing device having inputs from signal sources with various signal speeds, a) corresponding to each signal source, the input signals are converted in signal speed, stored, and sent to a channel. b) means for setting a unique address assigned to the channel; C) means for generating an arbitrary channel address; and d) decoding the channel address to generate the unique address of item b). e) means for detecting a match with the address of said d.
Based on the match detection information obtained by the means in section ), the above a
f) means for multiplexing a plurality of signals for a plurality of channels from a path-type signal combining circuit; , g) means for arbitrarily changing the address information of the channel address in item c) above, and h) means for arbitrarily changing the address information for the unique address in item b) above. Multiplexer.