JPS6022842A - 時分割多重化装置 - Google Patents
時分割多重化装置Info
- Publication number
- JPS6022842A JPS6022842A JP13027083A JP13027083A JPS6022842A JP S6022842 A JPS6022842 A JP S6022842A JP 13027083 A JP13027083 A JP 13027083A JP 13027083 A JP13027083 A JP 13027083A JP S6022842 A JPS6022842 A JP S6022842A
- Authority
- JP
- Japan
- Prior art keywords
- time division
- channel
- circuit
- signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複数の信号を時分割多重化する装置に関し、
特に、各信号の多重化位置をチャンネル単位毎に任意に
設定可能な時分割多重化装置に門する。
特に、各信号の多重化位置をチャンネル単位毎に任意に
設定可能な時分割多重化装置に門する。
従来の複数の信号を時分割多重化する時分割多重化装置
（例えば音声、２１チ−Ｖンネル分を時分割多重化する
ｐａＭＬ、２１Ｉ端局装置等）においては１人力信号の
時間軸上での多重化の順番は装置内において固定的に決
められており、 ４ＩＩＥって、装置への各入力信号は
目的のＯＨ番号（上６Ｃ時間軸上での多重化の順番を示
すチャンネル番号）が割当てられた装置入力端子に接続
されていた。、ξの為に、この様な装置においては、入
力信号の＋３Ｈ番号ｔχ更する場合には装置入力への接
続ｆ：ｉ更しｒンＩｔ）ればならない事、又、例えば特
願昭左Ｊ−ＡＪ！ｒｇ１号明細ｆ（特開昭計−／り１８
１０号公報）に示されＡ１時分割多方向多重通信方式の
子局に上記時分割多重化装置を使用した場合の如く、最
大ｎチャンネルの信号を多重化可能な装置においてｍチ
ャンネル（ｍ＜ｎ）のみの信号を多重化する場合に、ｍ
チャンネルの信号のＯ，Ｈ番号をｎチャンネルの中から
任意に選ぶ事が出来る様にする為にン」、ｎチャンネル
全部の回路を装置に実装する必要があるので非効率的で
ある等の欠点があった。
（例えば音声、２１チ−Ｖンネル分を時分割多重化する
ｐａＭＬ、２１Ｉ端局装置等）においては１人力信号の
時間軸上での多重化の順番は装置内において固定的に決
められており、 ４ＩＩＥって、装置への各入力信号は
目的のＯＨ番号（上６Ｃ時間軸上での多重化の順番を示
すチャンネル番号）が割当てられた装置入力端子に接続
されていた。、ξの為に、この様な装置においては、入
力信号の＋３Ｈ番号ｔχ更する場合には装置入力への接
続ｆ：ｉ更しｒンＩｔ）ればならない事、又、例えば特
願昭左Ｊ−ＡＪ！ｒｇ１号明細ｆ（特開昭計−／り１８
１０号公報）に示されＡ１時分割多方向多重通信方式の
子局に上記時分割多重化装置を使用した場合の如く、最
大ｎチャンネルの信号を多重化可能な装置においてｍチ
ャンネル（ｍ＜ｎ）のみの信号を多重化する場合に、ｍ
チャンネルの信号のＯ，Ｈ番号をｎチャンネルの中から
任意に選ぶ事が出来る様にする為にン」、ｎチャンネル
全部の回路を装置に実装する必要があるので非効率的で
ある等の欠点があった。
本発明は前記欠点を改善する為になされたものであり、
従って本発明の目的は、装置内において入力信号のチャ
ンネル番号を任意に設定可能で且つ効率的な回路構成の
出来る新規な時分割多重化装置を提供する事にある。
従って本発明の目的は、装置内において入力信号のチャ
ンネル番号を任意に設定可能で且つ効率的な回路構成の
出来る新規な時分割多重化装置を提供する事にある。
上記目的ｆ、達成する為は一１４発明に係る時分割多重
化装置Ｆよ、入力信号をバースト信号に変換する複数の
インターフェイス回路と、前記各インターフェイス回路
からの出カイＲ＊金時分割多重化する時分割多重回路と
、前記インターフェイス回路を制御する制御信号を出力
する制御回路とにより構成される時分割多重化装置にお
いて、前記制御回路は前記各インターフェイス回路へ向
けて７し一ムタイミング信号と該フレームタイミング信
号を基準として前記各インターフェイス回路より出力さ
れるバースト信号の時間位置を示すチャンネルタ・イミ
ング信号の少なくともλつの信号を出力し、前記各・イ
ンターフエ・イス回）’ｉｓ ＆よ、チャンネル指定ス
・インチを有し、前記制御回路より出力され７’ｃ ７
レームタイミング信号を基準としてグ′ヤンネルタイ
ミング信号と前記チャンネル指定スイッチにより指定さ
れた時間位置に出力バースト信号を前記時分割多重回路
へ向けて出力するようにｔｒｙ成される。
化装置Ｆよ、入力信号をバースト信号に変換する複数の
インターフェイス回路と、前記各インターフェイス回路
からの出カイＲ＊金時分割多重化する時分割多重回路と
、前記インターフェイス回路を制御する制御信号を出力
する制御回路とにより構成される時分割多重化装置にお
いて、前記制御回路は前記各インターフェイス回路へ向
けて７し一ムタイミング信号と該フレームタイミング信
号を基準として前記各インターフェイス回路より出力さ
れるバースト信号の時間位置を示すチャンネルタ・イミ
ング信号の少なくともλつの信号を出力し、前記各・イ
ンターフエ・イス回）’ｉｓ ＆よ、チャンネル指定ス
・インチを有し、前記制御回路より出力され７’ｃ ７
レームタイミング信号を基準としてグ′ヤンネルタイ
ミング信号と前記チャンネル指定スイッチにより指定さ
れた時間位置に出力バースト信号を前記時分割多重回路
へ向けて出力するようにｔｒｙ成される。
次に本発明をその好ましい一実施例についてＩ゛：：１
面を参照しながら具体的に説明しよう。
面を参照しながら具体的に説明しよう。
第１図は本発明による時分割多重化装置の一実施例を示
すブロック構成図、第２図は第１図に示した構成におけ
る各部の波形のタ、イミング図である。
すブロック構成図、第２図は第１図に示した構成におけ
る各部の波形のタ、イミング図である。
第１図において、参照番号ｌθθ−／〜ｎは・＾々イン
ターフェイス回路を示し、該インター７７４１回路１０
０−’／−ｎは入力信号／−／〜！ｌを各インターフェ
イス回路内に持つチャンネル指定スイッチにより指定さ
れたＯＨ番号の時間位置のバースト信号、１−ｔ−ｎ（
第２図のｆｃｌ〜（ｅ））として出力する回路である。
ターフェイス回路を示し、該インター７７４１回路１０
０−’／−ｎは入力信号／−／〜！ｌを各インターフェ
イス回路内に持つチャンネル指定スイッチにより指定さ
れたＯＨ番号の時間位置のバースト信号、１−ｔ−ｎ（
第２図のｆｃｌ〜（ｅ））として出力する回路である。
２θＯは上記／θσ−／−ｎの各インターフェイス回路
より出力されたバースト信号λ−／〜ｎを時分割多重化
する時分割多重回路、３００ｕ各インタ一フエイス回路
１００− ／〜ｎヘフレームタイミング信号ｌ（第２図
の（ａ））及び各チャンネルの時間軸上でのバーストタ
イミング位置を示すチャンネルタイミング信号Ｓ（第２
図の（ｂ））を出力する制御回路をそれぞれ示す。以下
に第２図のタイミングチャートを参照しながら第１図に
示した回路の動作を詳細に説明する。
より出力されたバースト信号λ−／〜ｎを時分割多重化
する時分割多重回路、３００ｕ各インタ一フエイス回路
１００− ／〜ｎヘフレームタイミング信号ｌ（第２図
の（ａ））及び各チャンネルの時間軸上でのバーストタ
イミング位置を示すチャンネルタイミング信号Ｓ（第２
図の（ｂ））を出力する制御回路をそれぞれ示す。以下
に第２図のタイミングチャートを参照しながら第１図に
示した回路の動作を詳細に説明する。
第１図において、制御回路３ｏｏからは第一図の（ａ）
の如きフレームタイミング信号ダと第一図の（ｂ）の如
き各チャンネルのバースト位置（各チャンネルの多重化
位置）を示すチャンネルタイミング信号Ｓを各インター
フェイス回路／θθ〜／−７ｌへ向は出力し、インター
フェイス回路１００− ／〜ｎにおいては上記フレーム
信号ダ（第一図の（ＰＬ） ）を基準としてチャンネル
タイミング信号Ｓにより指定される各チャンネルの多重
化位置の内、各インクー７エイス回路が持つチャンネル
指定スイッチによシ指定されたＯＨ番号の位置を各イン
ターフェイス回路の入力信号に割当てられた多重化位置
として第一図−（ｃ）〜（ｅ）の如きバースト信号を出
力する。ここで、第一図の（Ｃ）はチャンネル指定スイ
ッチがｒ／Ｊを指定したインターフェイス回路より出力
されるバースト信号を、第一図の（ａ）及び（０）は各
々チャンネル指定スイッチが「コ」及びｒｎＪを指定し
たインターフェイス回路より出力されたバースト信号を
それぞれ示す。又、第１図の時分割多重回路λθＯは上
記インターフェイス回路より出力された第２図−（ａ）
〜（θ）の如きバースト信号を時分割多重化し、第一図
の（ｆ）の如き出力信号３として出力する。
の如きフレームタイミング信号ダと第一図の（ｂ）の如
き各チャンネルのバースト位置（各チャンネルの多重化
位置）を示すチャンネルタイミング信号Ｓを各インター
フェイス回路／θθ〜／−７ｌへ向は出力し、インター
フェイス回路１００− ／〜ｎにおいては上記フレーム
信号ダ（第一図の（ＰＬ） ）を基準としてチャンネル
タイミング信号Ｓにより指定される各チャンネルの多重
化位置の内、各インクー７エイス回路が持つチャンネル
指定スイッチによシ指定されたＯＨ番号の位置を各イン
ターフェイス回路の入力信号に割当てられた多重化位置
として第一図−（ｃ）〜（ｅ）の如きバースト信号を出
力する。ここで、第一図の（Ｃ）はチャンネル指定スイ
ッチがｒ／Ｊを指定したインターフェイス回路より出力
されるバースト信号を、第一図の（ａ）及び（０）は各
々チャンネル指定スイッチが「コ」及びｒｎＪを指定し
たインターフェイス回路より出力されたバースト信号を
それぞれ示す。又、第１図の時分割多重回路λθＯは上
記インターフェイス回路より出力された第２図−（ａ）
〜（θ）の如きバースト信号を時分割多重化し、第一図
の（ｆ）の如き出力信号３として出力する。
この様な時分割多重化装置においては、入力信号のＯＨ
番号はインターフェイス回路内のチャンネル指定スイッ
チによシ任意設定でき、又この装置を前記時分割多方向
多重通信方式の子局に使用した場合には、 Ｏｎｎ番号
上上記如く任意に設定できる為に、第１図のｎ個のイン
ターフェイス回路の内ｍ個のインターフェイス回路のみ
を実装すれば良く、従って１回ＶＭ ＜ｎ成が効率的に
なる。
番号はインターフェイス回路内のチャンネル指定スイッ
チによシ任意設定でき、又この装置を前記時分割多方向
多重通信方式の子局に使用した場合には、 Ｏｎｎ番号
上上記如く任意に設定できる為に、第１図のｎ個のイン
ターフェイス回路の内ｍ個のインターフェイス回路のみ
を実装すれば良く、従って１回ＶＭ ＜ｎ成が効率的に
なる。
以」二の説明で９１らかな如く、インターフェイス回路
にチャンネル指定スイッチを持った第１図の如く構成さ
れる本発明によれば、各入力信号のチャンネル番号を任
意に設定でき且つ効率的な回路構成の出来る時分割多重
化装置が容易に提供できる。
にチャンネル指定スイッチを持った第１図の如く構成さ
れる本発明によれば、各入力信号のチャンネル番号を任
意に設定でき且つ効率的な回路構成の出来る時分割多重
化装置が容易に提供できる。
第１図は本発明による時分割多重化装置の一実施例を示
すブロック構成図、第コ因り、第１図の各部の波形のタ
イミングを示す図である。 １００・・・インターフェイス回ｒＪ ２００・・・時
分割多重回路、 ３０θ・・・制御回路 特許出願人 日本亀気株式会社 代 理 人 弁理士 熊谷雄太部 第１ 図
すブロック構成図、第コ因り、第１図の各部の波形のタ
イミングを示す図である。 １００・・・インターフェイス回ｒＪ ２００・・・時
分割多重回路、 ３０θ・・・制御回路 特許出願人 日本亀気株式会社 代 理 人 弁理士 熊谷雄太部 第１ 図
Claims (1)
- 入力信号をバースト信号に変換する複数のインターフェ
イス回１ｔ１Ｇと、前記各・インターフェイス回路から
の出力信号を時分割多重化する時分割多重回路と、前記
インターフェイス回路を制御する制御信号を出力する制
御回路とにより構成される時分割多重化装置において、
前記制御回路は前記各インターフェイス回路へ向けてフ
レームタイミング４１号と該７レーノ・タイミング信号
を基準として前記各インターフェイス回路より出力され
るバースト信号の時間位置を示すチャンネルタイミング
信号の少なくともス−りのイ「１号全出力し、ＲｉＪ記
各インターフェイス回路（」１、チャンネル指定スイッ
チを有し、前記制徊１回路より出力された７レ一ムタイ
ミング信号を基準としてチャ／ネルタイミング信号と前
記チャンネル指定スイッチにより指定された時間位１〃
に出力バースト信号を前記時分割多重回路へ向けて出力
する４１に：％徴とした時分割多重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13027083A JPS6022842A (ja) | 1983-07-19 | 1983-07-19 | 時分割多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13027083A JPS6022842A (ja) | 1983-07-19 | 1983-07-19 | 時分割多重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6022842A true JPS6022842A (ja) | 1985-02-05 |
Family
ID=15030275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13027083A Pending JPS6022842A (ja) | 1983-07-19 | 1983-07-19 | 時分割多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022842A (ja) |
-
1983
- 1983-07-19 JP JP13027083A patent/JPS6022842A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0730365A3 (en) | Audio communication control unit | |
| JPS63500763A (ja) | 加入者線カ−ド装置 | |
| GB1510080A (en) | Switching systems | |
| CA2110029A1 (en) | Mobile Radio Communication System | |
| JPS6022842A (ja) | 時分割多重化装置 | |
| KR940012937A (ko) | 일차군 다중화장치의 시그날링 채널 데이터 송수신회로 | |
| JPH0326120A (ja) | 多重スタッフ処理回路 | |
| JP3758849B2 (ja) | データ変換装置 | |
| JPH033500A (ja) | 多重変換装置 | |
| JPS60140969A (ja) | 可聴信号音送出方式 | |
| JPS56162536A (en) | Sequential switcher | |
| JPS6215958A (ja) | Ｄｔｍｆ信号送出装置 | |
| KR100197437B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 통신 장치 | |
| SU1297098A1 (ru) | Цифровой синтезатор речи | |
| US3519747A (en) | Signal insertion and conferencing in a resonant transfer integrated time division switching and frequency division multiplexing communication system | |
| JPS63109696A (ja) | ホ−ムコントロ−ラ | |
| JP2621346B2 (ja) | 映像信号処理回路 | |
| JPS62112430A (ja) | チヤネルパルス発生装置 | |
| JPS61161885A (ja) | 映像信号送出回路 | |
| JPH01243799A (ja) | 信号データリンクと信号端末装置との接続方式 | |
| JPH04369728A (ja) | ディジタル符号処理システム | |
| JPH04363925A (ja) | 時分割多重化回路 | |
| JPH02234528A (ja) | 多重化装置 | |
| JPS61164380A (ja) | カメラシステム | |
| JPH04150336A (ja) | 回線編集方式 |