JPS60226770A - スイツチング電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パルス巾制御型のスイッチング電源回路に関
するものである。

［従来の技術］ 一般に、パルス巾制御のスイッチング電源回路は、電源
入力側において、変圧器の１次巻線と主開閉素子を直列
に結合し、また、変圧器の２次巻線には整流器、ろ波器
を介して出力端子を設け、出力側からの誤差検出信号を
パルス巾制御用等の電源用ＩＣへフィードバックし、こ
の電源用ＩＣの出力で前記主開閉素子のオン、オフを制
御するように構成されている。

しかるに、このようなフォワードコンバータ等において
は、負荷の急変、短絡等の事故が発生すると、主開閉素
子に異常な過渡電圧が発生する。

しかし、従来は、主開閉素子として耐電圧容量の定格値
に対する余力が充分あるバイポーラトランジスタが用い
られていたため、この過渡電圧によって破損するような
ことはほとんどなかった。

［発明が解決しようとする問題点］ ところが、最近数百ＫＨｚの高周波化が要求されるに至
り、この主開閉素子に電界効果トランジスタ（以下ＭＯ
８ＦＥＴという）が利用されるようになってきている。

このＭＯＳＦＥＴは従来用いられていたバイポーラトラ
ンジスタ等に比較して耐電圧容量の定格値に対する余力
が小さく、瞬時の前記過渡電圧によっても破損するおそ
れがある。

まず、負荷急変時の過渡異常電圧発生の仕組みについて
詳しく説明する。

主開閉素子としてのＭＯＳＦＥＴの動作中の電圧、電流
は第２図（ａ）　（ｂ）　（ｃ）のように３段階が存在
する。すなわち、入力側電圧一定時において、２図（ｃ
）は無制御時でかつ導通角τ３が限界までに達した時の
それぞれのドレン電流（Ｉ、）とドレン・ソース間電圧
（Ｖｐｓ）の特性である。これらの図からも明らかなよ
うに、ドレン・ソース間電圧（ＶＤＳ）のピーク値は導
通角（τ）に略比例する。また、第３図は負荷が軽負荷
より重負荷に急変した場合のＭＯＳＦＥＴのドレン・ソ
ース間電圧（Ｖｏｓ）とドレン電流（Ｉ、）の過渡状態
を示している。この第３図において、ａ段階は軽負荷時
、ｂ段階は重負荷時のそれぞれの定常状態であるが、ａ
段階からｂ段階へ移行する際の負荷の急変時に、この変
化に追随するフィードバック系の作用により導通角（τ
）を全開するＣ状態が必ず存在する。ここで、第３図ａ
、　ｂ、　ｃの各状態は第２図（ａ）　（ｂ）　（Ｃ）
に相当する。

この第３図のＣ状態は負荷が急変したときのみならず、
負荷の急激な短絡、または短絡からの急速な解除時など
にも存在する。したがって、前記Ｃ状態をＣ′状態に改
善することにより過渡時の異常電圧を抑制しＭＯＳＦＥ
Ｔの破壊を防止することが必要である。主開閉素子がＭ
Ｏ８ＦＥＴ以外のトランジスタ等であっても過渡時の異
常電圧を抑制することが望ましいことはもちろんである
。

［問題点を解決するための手段］ 本発明は、電源入力側に、変圧器の１次巻線と主開閉素
子とを直列に結合し、また前記変圧器の２次巻線に整流
器、ろ波器を介して出力端子を結合し、出力側からの誤
差検出信号をパルス巾制御用等の電源用ＩＣに入力し、
この電源用ＩＣの出力パルスにて主開閉素子のオン、オ
フを制御するスイッチング電源回路において、入力電源
電圧に比例した電圧を取出すための検出回路を設け、こ
の検出回路を電源用ＩＣのデッドアングル制御用端子に
結合してなるものである。

前記パルス巾制御用等の電源用ＩＣの代表的素子である
Ｍ　Ｂ　３７５９型の内部の概略が第４図に示されてい
る。なお、本発明の目的のためにはＴＬ４９４型のＩＣ
も同様に使用することができる。

［作用］ 第５図は前記Ｍ　Ｂ　３７５９型電源用ＩＣの内部のＡ
ルス巾制御部分の波形で、実線の鋸歯状波（Ｍ）は、８
番ピンと９番ピン間の出力１点線鋸歯状波（Ｎ）は１０
番ピンと１１番ピン間の出力である。ｖＯは出力電圧と
基準値との誤差を増幅して得られた電圧で、この電圧（
Ｖｏ）と鋸歯状波ＣＭ）とを比較すると、この電圧（Ｖ
ｏ）の高低によりパルス出力に相当する時間の導通角τ
１、τ２、τ３などが得られる。

なお、Ｔは１周期である。

つぎに、第６図は電源用ＩＣの４番ピンによるデッドタ
イム調整機能を示す図である。この図において、１４番
ピンの基準電圧（Ｖに）を抵抗（１）（２）によってｖ
ｌとｖ２に分割する。このとき電圧（Ｖ□）が高い程導
通角（τ）は減少することを示している。

今、入力電圧に比例した電圧をＶｉｎとし、この電圧（
Ｖｉｎ）を抵抗（３）　（４）で分割して抵抗（４）に
よる電圧をＶｆとし、この電圧（Ｖｆ）を４番ビンに印
加することにより導通角（τ）を制限することが可能と
なる。すなわち、第２図（ａ）の導通角（τ貫）、第２
図（ｂ）の導通角（τ２）はそれぞれ第５図（τｌ）（
τ２）に相当するが、この制限電圧（Ｖｆ）を４番ピン
に印加する。すると、フィードバック系のみによっては
導通角（τ３）迄全開しようとするものを、制限電圧（
Ｖｆ）のため導通角はτｆに制限される。したがって、
第２図（Ｃ）および第３図の特性Ｃの状態は第３図のＣ
′の特性のように抑制することが可能となる。

なお、第６図は具体的実施例であるが、原理的には第７
図に示すように、抵抗（１）（３）のみによっても可能
である。

以上のように、従来の回路では入力電圧の高いとき、過
渡異常電圧は極めて危険のものとなるが、本発明の回路
ではそれを抑制して極めて有効に機能する。すなわち、
入力電圧が高いときは必要とする導通角（τ２）はより
低い値となるが、入力電圧に比例して制限電圧（Ｖｆ）
を高め て、τ２より少し大きなτＦに設定すれば入力電圧の高
いときも第２図（Ｃ）および第３図の特性Ｃの状態は極
めて有効に抑制することが可能である。

なお、第６図においてツェナーダイオード（５）は入力
電圧に比例した電圧（Ｖｉｎ）の特性を改善するための
ものであり、また、ダイオード（６）は調整作業を容易
にするために付加したもので、本発明の必須条件ではな
い。

前記実施例では、電源用ＩＣであるＭ　Ｂ　３７５９の
出力ビンのうち、８．９番のピンのみを利用したが、こ
の場合は第７図が有効であり、１０．１１番ピンをも利
用する場合は第６図が実施上有効である。

［実施例］ 本発明の第一実施例を第１図に基づき説明する。

（７）　（８）は入力電源端子で、一方の端子（７）か
ら主変圧器（９）の１次巻線（１０）、主開閉素子とし
てのＭＯＳＦＥＴ（１１）のドレン・ソースを経て他方
の端子（８）に結合されている。また、ドレン・ソース
間にはダイオード（１２）とコンデンサ（１３）の直列
回路が並列に接続され、かつ、このダイオード（１２）
とコンデンサ（１３）の結合点と端子（７）との間に抵
抗（１４）が結合されている。

前記端子（７）　（８）間にはまた入力側を絶縁した補
助電源回路（１５）が結合され、この補助電源回路（１
５）の出力側の補助変圧器（１６）を介して前記ＭＯ３
Ｆ　Ｅ　Ｔ　（１１）のゲート・ソース間に結合されて
いる。

前記変圧器（９）の２次巻線（１７）は、整流器（１８
）、転流ダイオード（１９）を経、さらにリアクタ（２
０）とコンデンサ（２１）からなるろ波器（２２）を介
して出力端子（２３）　（２４）に結合されているにの
出力端子（２３）　（２４）間には誤差検出抵抗（２５
）　（２６）を介して前記第４図等で説明したパルス巾
制御用等の電源用ＩＣ（２７）が結合されている。この
電源用ＩＣ（２７）の１番ピンは前記抵抗（２５）に、
２番ピンは１４番ピンと端子（２４）間の抵抗（２ｇ）
　（２９）の結合点にそれぞれ結合されている。１５番
ピンは抵抗（３０ａ）を介して出力端子（２３）に結合
されるとともに抵抗（３０）を介して抵抗（３１）の一
端に結合され、また１６番ピンは直接抵抗（３１）の他
端に結合されている。

前記主変圧器（９）には、さらに入力電圧と比例した電
圧（Ｖｉｎ）を取出すための検出回路（３２）が設けら
れている。この検出回路（３２）は３次巻線（３３）と
コンデンサインプットとして入力電圧を取出すためのダ
イオード（３４）とコンデンサ（３５）を結合する。そ
して、ダイオード（３４）とコンデンサ（３５）の結合
点は分圧抵抗（３６）　（３７）を介し、また３次巻線
（３３）の他端は直接、出力端子（２４）側へ結合され
、さらに、前記分圧抵抗（３６）　（３７）の結合点は
電源用ＩＣ（２７）の４番ビンに結合されている。この
電源用ＩＣ（２７）の８番ピンと９番ピンは、それぞれ
前記補助変圧器（１６）と出力端子（２４）側へ結合さ
れ、１２番ピンは補助電源回路（１５）に結合されてい
る。

以上のような構成において、直流入力電圧がＭＯＳＦＥ
Ｔ（１１）のオン、オフにより主変圧器（９）の２次巻
線（１７）に交番電圧が発生し、これが整流器（１８）
、ろ波器（２２）、転流ダイオード（１９）等で整流、
平滑化され出力端子（２３）　（２４）に所定の直流出
力電圧が得られる。そして、この出力電圧は、電源用Ｉ
Ｃ（２７）の１．２番ビン間および１５．１６番ピン間
から入力し、第５図のようにこの入力した電圧（Ｖｏ）
と鋸歯状電圧（Ｍ）とから所定の導通角（τ）のパルス
信号が得られる。そして、このパルス信号によりＭＯＳ
ＦＥＴ（１１）のオン、オフ時間が制御され、常に所定
の電圧となるように制御される。

ここで、入力電圧に比例した電圧が検出回路（３２）の
３次巻線（３３）で検出され、この電圧が整流器（３４
）で整流され、コンデンサ（３５）の両端には第６図お
よび第７図の入力電圧（Ｖｉｎ）が検出され、この電圧
（Ｖｉｎ）が抵抗（３６）　（３７）で分圧されて制限
電圧（Ｖｆ）となって４番ビンに入力する。この制限電
圧（Ｖｆ）は、出力電圧の検出電圧（ＶＯ）と鋸歯状波
（Ｍ）とから得られる導通角（τ）を（τｆ）以上にな
るのを制限していることは前述の通りである。したがっ
て、過渡異常電圧が発生しても、その大きさは大巾に抑
制される。

つぎに、第８図は本発明の第二実施例を示すものである
。第１図の第一実施例では、電源用ＩＣ（２７）を２次
側に設け、１次側とは変圧器によって絶縁するようにし
た。これに対し、第８図では、電源用ＩＣ（２７）を１
次側に設け、２次側の出力電圧の誤差信号は、フォトカ
プラ（３８）によって絶縁してとり出すようにしてる。

すなわち、２次側の誤差検出抵抗（２５）　（２６）と
並列に、フォトカプラ（３８）の発光ダイオード（３９
）と抵抗（４７）と可変シャントレギュレータ（４０）
の直列回路を挿入し、前記抵抗（２５）　（２６）の結
合点を可変シャントレギュレータ（４０）に結合する。

また、１次側に設けた電源用ＩＣ（２７）の４番ビンに
結合される抵抗（３６）　（３７）は直接入力端批（７
）　（８）に結合する。さらに、１番ビンはフォトカプ
ラ（３８）の受光用トランジスタ（４１）と直列な抵抗
（４２）と（４２ａ）の結合点に結合する。なお、主変
圧器（９）の３次巻線（３３）はダイオード（３４）、
コンデンサ（３５）、抵抗（４３）によって補助電源（
１５）を構成している。さらにＭＯＳＦＥＴ（１１）の
ゲートには補助電源（１５）間に直列に挿入した２個の
トランジスタ（４４）　（４５）のエミッタに結合され
、これらのトランジスタ（４４）　（４５）のベースは
９番ピンに結合され、８番ピンは抵抗（４６）を介して
補助電源（１５）に結合されている。その他の符号は第
１図と同様である。

このような構成において、入力電圧（Ｖｉｎ）に比例し
た制限電圧（Ｖｆ）は抵抗（３７）の両端に発生し、こ
れが４番ビンに供給される。その他の作用は第１図の場
合と同様である。

［発明の効果］ 本発明は上述のように構成したので、いわゆるフィード
フォワードの作用を電源用ＩＣを利用して作用せしめる
ものであり、過渡時の異常電圧を抑制するという安全上
のみならず乱調防止上からも有効な作用をなすものであ
る。したがって、ＭＯＳＦＥＴ等の主開閉素子のスイッ
チング電源回路には必要不可欠である。

【図面の簡単な説明】

第１図は本発明によるスイッチング電源回路の第一実施
例を示す電気回路図、第２図（ａ）　（ｂ）　（ｃ）は
それぞれＭＯＳＦＥＴの軽負荷時、重負荷時、無制御時
のｖｃｌ！ｉｌとＩ、の特性図、第３図は、軽負荷より
重負荷に急変した場合のＭＯＳＦＥＴのＶｏａとＩｐの
特性図、第４図は電源用Ｉ　Ｃ（Ｍ　Ｂ　３７５９）の
概略図、第５図は、電源用ＩＣの出力波形図、第６図は
、電源用ＩＣのデッドタイム調整機能を示す図、第７図
は第６図の原理図、第８図は本発明の第二実施例を示す
電気回路図である。 （１）　（２）　（３）　（４）・・・抵抗、（５）・
・・ツェナーダイオード、（６）・・・ダイオード、　
（７）（８）・・・入力端子、（９）・・・主変圧器、
（１０）・１次巻線、（１１）−ＭＯＳ　Ｆ　Ｅ　Ｔ。 （１５）補助電源、（１７）・・・２次巻線、（１８）
・・・整流器、（２２）・・・ろ波器、（２３）　（２
４）・・・出力端子、（２７）・・・電源用ＩＣ１（３
２）・・・検出回路、（３３）・・・３次巻線、　（３
４）・・・整流器、　（３５）・・・コンデンサ、（３
６）　（３７）・・・分圧抵抗、（３８）・・・フォト
カプラ。 出願人　電設機器工業株式会社 寥　４　ｍ ９７ ＄６　口 第　５　父 第　７　図

Claims (3)

【特許請求の範囲】
1. （１）電源入力側に、変圧器の１次巻線と主開閉素子と
   を直列に結合し、また前記変圧器の２次巻線に整流器、
   ろ波器を介して出力端子を結合し、出力側からの誤差検
   出信号をパルス巾制御用等の電源用ＩＣに入力し、この
   電源用ＩＣ，の出力パルスにて主開閉素子のオン、オフ
   を制御するスイッチング電源回路において、入力電源電
   圧に比例した電圧を取出すための検出回路を設け、この
   検出回路を電源用ＩＣのデッドアングル制御用端子に結
   合してなることを特徴とするスイッチング電源回路。
2. （２）入力電源電圧に比例した電圧を取出すための検出
   回路は、変圧器に３次巻線を巻回し、この３次巻線に、
   整流器とコンデンサとを結合したいわゆるコンデンサイ
   ンプット型に形成し、この検出回路を２次側に設けた電
   源用ＩＣに結合してなる特許請求の範囲第１項記載のス
   イッチング電源回路。
3. （３）入力電源電圧に比例した電圧を取出すための検出
   回路は、１次側の電源入力端子間に直接抵抗を結合し、
   この抵抗を１次側に設けた電源用ＩＣに結合してなる特
   許請求の範囲第１項記載のスイッチング電源回路。