JPS60226770A - Switching power source circuit - Google Patents

Abstract

PURPOSE:To suppress a transient abnormal voltage by applying a voltage proportional to an input power source voltage to a terminal for controlling the dead angle of an IC for the power source. CONSTITUTION:A DC input voltage is applied to a main transformer 9 by ON or OFF of an MOSFET11. An alternating voltage generated at the secondary winding 17 is rectified and smoothed by a rectifier 18, a filter 22 and a commutation diode 19 to obtain the prescribed DC output voltages at terminals 23, 24. This voltage is input to an IC27 for a power source, and a pulse voltage of the prescribed conduction angle is obtained from the input voltage and a sawtooth wave voltage. ON and OFF of the MOSFET11 is controlled by the pulse signal. A voltage proportional to the input voltage is detected by the tertiary winding 33 of a detector 32, and the voltage is limited so that the conduction angle becomes the prescribed value or higher.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パルス巾制御型のスイッチング電源回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pulse width control type switching power supply circuit.

［従来の技術］ 一般に、パルス巾制御のスイッチング電源回路は、電源
入力側において、変圧器の１次巻線と主開閉素子を直列
に結合し、また、変圧器の２次巻線には整流器、ろ波器
を介して出力端子を設け、出力側からの誤差検出信号を
パルス巾制御用等の電源用ＩＣへフィードバックし、こ
の電源用ＩＣの出力で前記主開閉素子のオン、オフを制
御するように構成されている。[Prior Art] Generally, a pulse width controlled switching power supply circuit connects the primary winding of a transformer and a main switching element in series on the power input side, and also connects a rectifier to the secondary winding of the transformer. , an output terminal is provided via a filter, and the error detection signal from the output side is fed back to a power supply IC for pulse width control, etc., and the output of this power supply IC controls on/off of the main switching element. is configured to do so.

しかるに、このようなフォワードコンバータ等において
は、負荷の急変、短絡等の事故が発生すると、主開閉素
子に異常な過渡電圧が発生する。However, in such a forward converter or the like, when an accident such as a sudden load change or a short circuit occurs, an abnormal transient voltage is generated in the main switching element.

しかし、従来は、主開閉素子として耐電圧容量の定格値
に対する余力が充分あるバイポーラトランジスタが用い
られていたため、この過渡電圧によって破損するような
ことはほとんどなかった。However, in the past, bipolar transistors were used as the main switching elements, which had sufficient extra power for the rated value of withstand voltage capacity, so there was almost no chance of damage caused by this transient voltage.

［発明が解決しようとする問題点］ ところが、最近数百ＫＨｚの高周波化が要求されるに至
り、この主開閉素子に電界効果トランジスタ（以下ＭＯ
８ＦＥＴという）が利用されるようになってきている。[Problems to be solved by the invention] However, recently there has been a demand for higher frequencies of several hundred KHz, and field effect transistors (hereinafter referred to as MO) have been used as main switching elements.
8FET) has come into use.

このＭＯＳＦＥＴは従来用いられていたバイポーラトラ
ンジスタ等に比較して耐電圧容量の定格値に対する余力
が小さく、瞬時の前記過渡電圧によっても破損するおそ
れがある。This MOSFET has a smaller margin of withstanding voltage capacity than the rated value of a conventionally used bipolar transistor, and may be damaged even by the instantaneous transient voltage.

まず、負荷急変時の過渡異常電圧発生の仕組みについて
詳しく説明する。First, we will explain in detail the mechanism of transient abnormal voltage generation during sudden load changes.

主開閉素子としてのＭＯＳＦＥＴの動作中の電圧、電流
は第２図（ａ）　（ｂ）　（ｃ）のように３段階が存在
する。すなわち、入力側電圧一定時において、２図（ｃ
）は無制御時でかつ導通角τ３が限界までに達した時の
それぞれのドレン電流（Ｉ、）とドレン・ソース間電圧
（Ｖｐｓ）の特性である。これらの図からも明らかなよ
うに、ドレン・ソース間電圧（ＶＤＳ）のピーク値は導
通角（τ）に略比例する。また、第３図は負荷が軽負荷
より重負荷に急変した場合のＭＯＳＦＥＴのドレン・ソ
ース間電圧（Ｖｏｓ）とドレン電流（Ｉ、）の過渡状態
を示している。この第３図において、ａ段階は軽負荷時
、ｂ段階は重負荷時のそれぞれの定常状態であるが、ａ
段階からｂ段階へ移行する際の負荷の急変時に、この変
化に追随するフィードバック系の作用により導通角（τ
）を全開するＣ状態が必ず存在する。ここで、第３図ａ
、　ｂ、　ｃの各状態は第２図（ａ）　（ｂ）　（Ｃ）
に相当する。There are three levels of voltage and current during operation of the MOSFET as the main switching element, as shown in FIGS. 2(a), 2(b), and 2(c). In other words, when the input side voltage is constant, Figure 2 (c
) are the characteristics of the respective drain currents (I, ) and drain-source voltages (Vps) when the conduction angle τ3 reaches the limit without control. As is clear from these figures, the peak value of the drain-source voltage (VDS) is approximately proportional to the conduction angle (τ). Furthermore, FIG. 3 shows the transient state of the drain-source voltage (Vos) and drain current (I, ) of the MOSFET when the load suddenly changes from light to heavy. In this Figure 3, stage a is the steady state when the load is light, and stage b is the steady state when the load is heavy.
When the load suddenly changes when transitioning from stage to stage b, the conduction angle (τ
) is always fully open. Here, Fig. 3a
, b, and c are shown in Figure 2 (a), (b), and (C).
corresponds to

この第３図のＣ状態は負荷が急変したときのみならず、
負荷の急激な短絡、または短絡からの急速な解除時など
にも存在する。したがって、前記Ｃ状態をＣ′状態に改
善することにより過渡時の異常電圧を抑制しＭＯＳＦＥ
Ｔの破壊を防止することが必要である。主開閉素子がＭ
Ｏ８ＦＥＴ以外のトランジスタ等であっても過渡時の異
常電圧を抑制することが望ましいことはもちろんである
。This state C in Fig. 3 occurs not only when the load suddenly changes, but also when the load changes suddenly.
It also exists when a load is suddenly short-circuited or rapidly released from a short-circuit. Therefore, by improving the C state to the C' state, the abnormal voltage during transient can be suppressed and the MOSFE
It is necessary to prevent T from being destroyed. The main switching element is M
It goes without saying that it is desirable to suppress abnormal voltages during transients even in transistors other than O8FETs.

［問題点を解決するための手段］ 本発明は、電源入力側に、変圧器の１次巻線と主開閉素
子とを直列に結合し、また前記変圧器の２次巻線に整流
器、ろ波器を介して出力端子を結合し、出力側からの誤
差検出信号をパルス巾制御用等の電源用ＩＣに入力し、
この電源用ＩＣの出力パルスにて主開閉素子のオン、オ
フを制御するスイッチング電源回路において、入力電源
電圧に比例した電圧を取出すための検出回路を設け、こ
の検出回路を電源用ＩＣのデッドアングル制御用端子に
結合してなるものである。[Means for Solving the Problems] The present invention connects the primary winding of a transformer and a main switching element in series on the power input side, and also connects a rectifier and a filter to the secondary winding of the transformer. The output terminals are connected via a pulse width converter, and the error detection signal from the output side is input to a power supply IC for pulse width control, etc.
In the switching power supply circuit that controls the on/off of the main switching element using the output pulse of the power supply IC, a detection circuit is provided to extract a voltage proportional to the input power supply voltage, and this detection circuit is connected to the dead angle of the power supply IC. It is connected to a control terminal.

前記パルス巾制御用等の電源用ＩＣの代表的素子である
Ｍ　Ｂ　３７５９型の内部の概略が第４図に示されてい
る。なお、本発明の目的のためにはＴＬ４９４型のＩＣ
も同様に使用することができる。FIG. 4 shows an outline of the inside of the M B 3759 type, which is a typical element of the power supply IC for controlling the pulse width and the like. Note that for the purpose of the present invention, a TL494 type IC is used.
can be used as well.

［作用］ 第５図は前記Ｍ　Ｂ　３７５９型電源用ＩＣの内部のＡ
ルス巾制御部分の波形で、実線の鋸歯状波（Ｍ）は、８
番ピンと９番ピン間の出力１点線鋸歯状波（Ｎ）は１０
番ピンと１１番ピン間の出力である。ｖＯは出力電圧と
基準値との誤差を増幅して得られた電圧で、この電圧（
Ｖｏ）と鋸歯状波ＣＭ）とを比較すると、この電圧（Ｖ
ｏ）の高低によりパルス出力に相当する時間の導通角τ
１、τ２、τ３などが得られる。[Function] Figure 5 shows the internal A of the M B 3759 type power supply IC.
In the waveform of the loop width control part, the solid line sawtooth wave (M) is 8
The output 1-dot line sawtooth wave (N) between pin No. 9 and pin No. 9 is 10
This is the output between pin No. 1 and pin No. 11. vO is the voltage obtained by amplifying the error between the output voltage and the reference value, and this voltage (
Comparing the voltage (Vo) and sawtooth wave CM), this voltage (V
The conduction angle τ of the time corresponding to the pulse output depending on the height of o)
1, τ2, τ3, etc. are obtained.

なお、Ｔは１周期である。Note that T is one period.

つぎに、第６図は電源用ＩＣの４番ピンによるデッドタ
イム調整機能を示す図である。この図において、１４番
ピンの基準電圧（Ｖに）を抵抗（１）（２）によってｖ
ｌとｖ２に分割する。このとき電圧（Ｖ□）が高い程導
通角（τ）は減少することを示している。Next, FIG. 6 is a diagram showing a dead time adjustment function using the No. 4 pin of the power supply IC. In this figure, the reference voltage (V) at pin 14 is connected to V by resistors (1) and (2).
Divide into l and v2. At this time, it is shown that the conduction angle (τ) decreases as the voltage (V□) increases.

今、入力電圧に比例した電圧をＶｉｎとし、この電圧（
Ｖｉｎ）を抵抗（３）　（４）で分割して抵抗（４）に
よる電圧をＶｆとし、この電圧（Ｖｆ）を４番ビンに印
加することにより導通角（τ）を制限することが可能と
なる。すなわち、第２図（ａ）の導通角（τ貫）、第２
図（ｂ）の導通角（τ２）はそれぞれ第５図（τｌ）（
τ２）に相当するが、この制限電圧（Ｖｆ）を４番ピン
に印加する。すると、フィードバック系のみによっては
導通角（τ３）迄全開しようとするものを、制限電圧（
Ｖｆ）のため導通角はτｆに制限される。したがって、
第２図（Ｃ）および第３図の特性Ｃの状態は第３図のＣ
′の特性のように抑制することが可能となる。Now, let Vin be the voltage proportional to the input voltage, and this voltage (
It is possible to limit the conduction angle (τ) by dividing the voltage (Vin) by the resistors (3) and (4) and making the voltage across the resistor (4) Vf, and applying this voltage (Vf) to the 4th bin. Become. That is, the conduction angle (τ through) in Fig. 2(a), the second
The conduction angle (τ2) in Figure (b) is the same as Figure 5 (τl) (
τ2), this limiting voltage (Vf) is applied to the No. 4 pin. Then, the limiting voltage (
Vf), the conduction angle is limited to τf. therefore,
The state of characteristic C in Fig. 2 (C) and Fig. 3 is C in Fig. 3.
It becomes possible to suppress the characteristic of .

なお、第６図は具体的実施例であるが、原理的には第７
図に示すように、抵抗（１）（３）のみによっても可能
である。Although FIG. 6 shows a specific example, in principle, FIG.
As shown in the figure, this is also possible using only resistors (1) and (3).

以上のように、従来の回路では入力電圧の高いとき、過
渡異常電圧は極めて危険のものとなるが、本発明の回路
ではそれを抑制して極めて有効に機能する。すなわち、
入力電圧が高いときは必要とする導通角（τ２）はより
低い値となるが、入力電圧に比例して制限電圧（Ｖｆ）
を高め て、τ２より少し大きなτＦに設定すれば入力電圧の高
いときも第２図（Ｃ）および第３図の特性Ｃの状態は極
めて有効に抑制することが可能である。As described above, in the conventional circuit, when the input voltage is high, transient abnormal voltage becomes extremely dangerous, but the circuit of the present invention suppresses this and functions extremely effectively. That is,
When the input voltage is high, the required conduction angle (τ2) becomes a lower value, but the limiting voltage (Vf) increases in proportion to the input voltage.
By increasing τ and setting τF slightly larger than τ2, it is possible to extremely effectively suppress the state of characteristic C in FIGS. 2(C) and 3 even when the input voltage is high.

なお、第６図においてツェナーダイオード（５）は入力
電圧に比例した電圧（Ｖｉｎ）の特性を改善するための
ものであり、また、ダイオード（６）は調整作業を容易
にするために付加したもので、本発明の必須条件ではな
い。In addition, in Fig. 6, the Zener diode (5) is used to improve the characteristics of the voltage (Vin) proportional to the input voltage, and the diode (6) is added to facilitate the adjustment work. However, it is not an essential condition of the present invention.

前記実施例では、電源用ＩＣであるＭ　Ｂ　３７５９の
出力ビンのうち、８．９番のピンのみを利用したが、こ
の場合は第７図が有効であり、１０．１１番ピンをも利
用する場合は第６図が実施上有効である。In the above embodiment, only pins 8 and 9 of the output bins of the power IC MB 3759 were used, but in this case, the method shown in FIG. 7 is valid, and pins 10 and 11 are also used. In this case, FIG. 6 is effective for implementation.

［実施例］ 本発明の第一実施例を第１図に基づき説明する。[Example] A first embodiment of the present invention will be described based on FIG.

（７）　（８）は入力電源端子で、一方の端子（７）か
ら主変圧器（９）の１次巻線（１０）、主開閉素子とし
てのＭＯＳＦＥＴ（１１）のドレン・ソースを経て他方
の端子（８）に結合されている。また、ドレン・ソース
間にはダイオード（１２）とコンデンサ（１３）の直列
回路が並列に接続され、かつ、このダイオード（１２）
とコンデンサ（１３）の結合点と端子（７）との間に抵
抗（１４）が結合されている。(7) (8) are input power supply terminals, from one terminal (7) to the primary winding (10) of the main transformer (9), to the drain and source of the MOSFET (11) as the main switching element, and to the other terminal. is coupled to the terminal (8) of. Further, a series circuit of a diode (12) and a capacitor (13) is connected in parallel between the drain and source, and this diode (12)
A resistor (14) is coupled between the connection point of the capacitor (13) and the terminal (7).

前記端子（７）　（８）間にはまた入力側を絶縁した補
助電源回路（１５）が結合され、この補助電源回路（１
５）の出力側の補助変圧器（１６）を介して前記ＭＯ３
Ｆ　Ｅ　Ｔ　（１１）のゲート・ソース間に結合されて
いる。An auxiliary power supply circuit (15) whose input side is insulated is also connected between the terminals (7) and (8).
5) through the auxiliary transformer (16) on the output side of the MO3
It is coupled between the gate and source of FET (11).

前記変圧器（９）の２次巻線（１７）は、整流器（１８
）、転流ダイオード（１９）を経、さらにリアクタ（２
０）とコンデンサ（２１）からなるろ波器（２２）を介
して出力端子（２３）　（２４）に結合されているにの
出力端子（２３）　（２４）間には誤差検出抵抗（２５
）　（２６）を介して前記第４図等で説明したパルス巾
制御用等の電源用ＩＣ（２７）が結合されている。この
電源用ＩＣ（２７）の１番ピンは前記抵抗（２５）に、
２番ピンは１４番ピンと端子（２４）間の抵抗（２ｇ）
　（２９）の結合点にそれぞれ結合されている。１５番
ピンは抵抗（３０ａ）を介して出力端子（２３）に結合
されるとともに抵抗（３０）を介して抵抗（３１）の一
端に結合され、また１６番ピンは直接抵抗（３１）の他
端に結合されている。The secondary winding (17) of the transformer (9) is connected to a rectifier (18).
), through the commutation diode (19), and then through the reactor (2
An error detection resistor (25) is connected between the output terminals (23) (24) of
) (26) is connected to the power supply IC (27) for controlling the pulse width as explained in FIG. 4 and the like. The 1st pin of this power supply IC (27) is connected to the resistor (25),
The 2nd pin is the resistance (2g) between the 14th pin and the terminal (24).
(29), respectively. The 15th pin is coupled to the output terminal (23) via the resistor (30a) and also to one end of the resistor (31) via the resistor (30), and the 16th pin is directly coupled to the output terminal (23) via the resistor (30). joined at the ends.

前記主変圧器（９）には、さらに入力電圧と比例した電
圧（Ｖｉｎ）を取出すための検出回路（３２）が設けら
れている。この検出回路（３２）は３次巻線（３３）と
コンデンサインプットとして入力電圧を取出すためのダ
イオード（３４）とコンデンサ（３５）を結合する。そ
して、ダイオード（３４）とコンデンサ（３５）の結合
点は分圧抵抗（３６）　（３７）を介し、また３次巻線
（３３）の他端は直接、出力端子（２４）側へ結合され
、さらに、前記分圧抵抗（３６）　（３７）の結合点は
電源用ＩＣ（２７）の４番ビンに結合されている。この
電源用ＩＣ（２７）の８番ピンと９番ピンは、それぞれ
前記補助変圧器（１６）と出力端子（２４）側へ結合さ
れ、１２番ピンは補助電源回路（１５）に結合されてい
る。The main transformer (9) is further provided with a detection circuit (32) for extracting a voltage (Vin) proportional to the input voltage. This detection circuit (32) combines a tertiary winding (33) with a diode (34) and a capacitor (35) for taking out the input voltage as a capacitor input. The connection point between the diode (34) and the capacitor (35) is connected to the voltage dividing resistor (36) (37), and the other end of the tertiary winding (33) is directly connected to the output terminal (24). Furthermore, the connection point of the voltage dividing resistors (36) and (37) is connected to the No. 4 bin of the power supply IC (27). The 8th and 9th pins of this power supply IC (27) are coupled to the auxiliary transformer (16) and the output terminal (24), respectively, and the 12th pin is coupled to the auxiliary power circuit (15). .

以上のような構成において、直流入力電圧がＭＯＳＦＥ
Ｔ（１１）のオン、オフにより主変圧器（９）の２次巻
線（１７）に交番電圧が発生し、これが整流器（１８）
、ろ波器（２２）、転流ダイオード（１９）等で整流、
平滑化され出力端子（２３）　（２４）に所定の直流出
力電圧が得られる。そして、この出力電圧は、電源用Ｉ
Ｃ（２７）の１．２番ビン間および１５．１６番ピン間
から入力し、第５図のようにこの入力した電圧（Ｖｏ）
と鋸歯状電圧（Ｍ）とから所定の導通角（τ）のパルス
信号が得られる。そして、このパルス信号によりＭＯＳ
ＦＥＴ（１１）のオン、オフ時間が制御され、常に所定
の電圧となるように制御される。In the above configuration, the DC input voltage is
When T (11) is turned on and off, an alternating voltage is generated in the secondary winding (17) of the main transformer (9), which is connected to the rectifier (18).
, rectified by filter (22), commutation diode (19), etc.
After smoothing, a predetermined DC output voltage is obtained at the output terminals (23) and (24). Then, this output voltage is
The input voltage (Vo) is input from between the 1st and 2nd bins and between the 15th and 16th pins of C (27), as shown in Figure 5.
A pulse signal with a predetermined conduction angle (τ) is obtained from the sawtooth voltage (M) and the sawtooth voltage (M). Then, this pulse signal causes the MOS
The on/off time of the FET (11) is controlled so that a predetermined voltage is always maintained.

ここで、入力電圧に比例した電圧が検出回路（３２）の
３次巻線（３３）で検出され、この電圧が整流器（３４
）で整流され、コンデンサ（３５）の両端には第６図お
よび第７図の入力電圧（Ｖｉｎ）が検出され、この電圧
（Ｖｉｎ）が抵抗（３６）　（３７）で分圧されて制限
電圧（Ｖｆ）となって４番ビンに入力する。この制限電
圧（Ｖｆ）は、出力電圧の検出電圧（ＶＯ）と鋸歯状波
（Ｍ）とから得られる導通角（τ）を（τｆ）以上にな
るのを制限していることは前述の通りである。したがっ
て、過渡異常電圧が発生しても、その大きさは大巾に抑
制される。Here, a voltage proportional to the input voltage is detected by the tertiary winding (33) of the detection circuit (32), and this voltage is transferred to the rectifier (34).
), and the input voltage (Vin) shown in Figures 6 and 7 is detected across the capacitor (35), and this voltage (Vin) is divided by the resistors (36) and (37) to obtain the limiting voltage. (Vf) and input to the fourth bin. As mentioned above, this limiting voltage (Vf) limits the conduction angle (τ) obtained from the output voltage detection voltage (VO) and the sawtooth wave (M) from exceeding (τf). It is. Therefore, even if a transient abnormal voltage occurs, its magnitude is greatly suppressed.

つぎに、第８図は本発明の第二実施例を示すものである
。第１図の第一実施例では、電源用ＩＣ（２７）を２次
側に設け、１次側とは変圧器によって絶縁するようにし
た。これに対し、第８図では、電源用ＩＣ（２７）を１
次側に設け、２次側の出力電圧の誤差信号は、フォトカ
プラ（３８）によって絶縁してとり出すようにしてる。Next, FIG. 8 shows a second embodiment of the present invention. In the first embodiment shown in FIG. 1, the power supply IC (27) is provided on the secondary side and is insulated from the primary side by a transformer. On the other hand, in FIG. 8, the power supply IC (27) is
It is provided on the next side, and the error signal of the output voltage on the secondary side is isolated and taken out by a photocoupler (38).

すなわち、２次側の誤差検出抵抗（２５）　（２６）と
並列に、フォトカプラ（３８）の発光ダイオード（３９
）と抵抗（４７）と可変シャントレギュレータ（４０）
の直列回路を挿入し、前記抵抗（２５）　（２６）の結
合点を可変シャントレギュレータ（４０）に結合する。That is, the light emitting diode (39) of the photocoupler (38) is connected in parallel with the error detection resistor (25) (26) on the secondary side.
), resistor (47), and variable shunt regulator (40)
A series circuit of the resistors (25) and (26) is connected to the variable shunt regulator (40).

また、１次側に設けた電源用ＩＣ（２７）の４番ビンに
結合される抵抗（３６）　（３７）は直接入力端批（７
）　（８）に結合する。さらに、１番ビンはフォトカプ
ラ（３８）の受光用トランジスタ（４１）と直列な抵抗
（４２）と（４２ａ）の結合点に結合する。なお、主変
圧器（９）の３次巻線（３３）はダイオード（３４）、
コンデンサ（３５）、抵抗（４３）によって補助電源（
１５）を構成している。さらにＭＯＳＦＥＴ（１１）の
ゲートには補助電源（１５）間に直列に挿入した２個の
トランジスタ（４４）　（４５）のエミッタに結合され
、これらのトランジスタ（４４）　（４５）のベースは
９番ピンに結合され、８番ピンは抵抗（４６）を介して
補助電源（１５）に結合されている。その他の符号は第
１図と同様である。In addition, the resistors (36) (37) connected to the 4th pin of the power supply IC (27) provided on the primary side are directly connected to the input terminal (7).
) Combines with (8). Furthermore, the No. 1 bin is coupled to the connection point between the resistor (42) and (42a) which are connected in series with the light receiving transistor (41) of the photocoupler (38). In addition, the tertiary winding (33) of the main transformer (9) is a diode (34),
Auxiliary power supply (
15). Furthermore, the gate of MOSFET (11) is coupled to the emitters of two transistors (44) (45) inserted in series between the auxiliary power supply (15), and the bases of these transistors (44) (45) are connected to No. 9. Pin No. 8 is coupled to the auxiliary power supply (15) via a resistor (46). Other symbols are the same as in FIG. 1.

このような構成において、入力電圧（Ｖｉｎ）に比例し
た制限電圧（Ｖｆ）は抵抗（３７）の両端に発生し、こ
れが４番ビンに供給される。その他の作用は第１図の場
合と同様である。In such a configuration, a limiting voltage (Vf) proportional to the input voltage (Vin) is generated across the resistor (37), and is supplied to the fourth bin. Other operations are the same as in the case of FIG.

［発明の効果］ 本発明は上述のように構成したので、いわゆるフィード
フォワードの作用を電源用ＩＣを利用して作用せしめる
ものであり、過渡時の異常電圧を抑制するという安全上
のみならず乱調防止上からも有効な作用をなすものであ
る。したがって、ＭＯＳＦＥＴ等の主開閉素子のスイッ
チング電源回路には必要不可欠である。[Effects of the Invention] Since the present invention is configured as described above, the so-called feedforward action is performed using a power supply IC, which not only improves safety by suppressing abnormal voltage during transients, but also prevents disturbances. It also has an effective preventive effect. Therefore, it is indispensable for switching power supply circuits for main switching elements such as MOSFETs.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明によるスイッチング電源回路の第一実施
例を示す電気回路図、第２図（ａ）　（ｂ）　（ｃ）は
それぞれＭＯＳＦＥＴの軽負荷時、重負荷時、無制御時
のｖｃｌ！ｉｌとＩ、の特性図、第３図は、軽負荷より
重負荷に急変した場合のＭＯＳＦＥＴのＶｏａとＩｐの
特性図、第４図は電源用Ｉ　Ｃ（Ｍ　Ｂ　３７５９）の
概略図、第５図は、電源用ＩＣの出力波形図、第６図は
、電源用ＩＣのデッドタイム調整機能を示す図、第７図
は第６図の原理図、第８図は本発明の第二実施例を示す
電気回路図である。 （１）　（２）　（３）　（４）・・・抵抗、（５）・
・・ツェナーダイオード、（６）・・・ダイオード、　
（７）（８）・・・入力端子、（９）・・・主変圧器、
（１０）・１次巻線、（１１）−ＭＯＳ　Ｆ　Ｅ　Ｔ。 （１５）補助電源、（１７）・・・２次巻線、（１８）
・・・整流器、（２２）・・・ろ波器、（２３）　（２
４）・・・出力端子、（２７）・・・電源用ＩＣ１（３
２）・・・検出回路、（３３）・・・３次巻線、　（３
４）・・・整流器、　（３５）・・・コンデンサ、（３
６）　（３７）・・・分圧抵抗、（３８）・・・フォト
カプラ。 出願人　電設機器工業株式会社 寥　４　ｍ ９７ ＄６　口 第　５　父 第　７　図Fig. 1 is an electric circuit diagram showing a first embodiment of the switching power supply circuit according to the present invention, and Fig. 2 (a), (b), and (c) show the vcl of the MOSFET at light load, heavy load, and no control, respectively. ! Figure 3 is a characteristic diagram of MOSFET Voa and Ip when the load suddenly changes from light to heavy. Figure 4 is a schematic diagram of power supply IC (MB 3759). Figure 5 is an output waveform diagram of the power supply IC, Figure 6 is a diagram showing the dead time adjustment function of the power supply IC, Figure 7 is the principle diagram of Figure 6, and Figure 8 is the second implementation of the present invention. FIG. 3 is an electrical circuit diagram illustrating an example. (1) (2) (3) (4)...Resistance, (5)...
... Zener diode, (6) ... diode,
(7) (8)...Input terminal, (9)...Main transformer,
(10)-Primary winding, (11)-MOS FET. (15) Auxiliary power supply, (17)...Secondary winding, (18)
... Rectifier, (22) ... Filter, (23) (2
4)...Output terminal, (27)...Power supply IC1 (3
2)...detection circuit, (33)...tertiary winding, (3
4)... Rectifier, (35)... Capacitor, (3
6) (37)...Voltage dividing resistor, (38)...Photocoupler. Applicant Denseki Kogyo Co., Ltd. 4 m 97 $6 Port No. 5 Father No. 7

Claims (3)

【特許請求の範囲】[Claims] （１）電源入力側に、変圧器の１次巻線と主開閉素子と
を直列に結合し、また前記変圧器の２次巻線に整流器、
ろ波器を介して出力端子を結合し、出力側からの誤差検
出信号をパルス巾制御用等の電源用ＩＣに入力し、この
電源用ＩＣ，の出力パルスにて主開閉素子のオン、オフ
を制御するスイッチング電源回路において、入力電源電
圧に比例した電圧を取出すための検出回路を設け、この
検出回路を電源用ＩＣのデッドアングル制御用端子に結
合してなることを特徴とするスイッチング電源回路。(1) The primary winding of the transformer and the main switching element are coupled in series on the power input side, and a rectifier is connected to the secondary winding of the transformer.
The output terminals are connected through a filter, and the error detection signal from the output side is input to a power supply IC for pulse width control, etc., and the output pulse of this power supply IC turns the main switching element on and off. 1. A switching power supply circuit for controlling a power supply IC, characterized in that the switching power supply circuit is provided with a detection circuit for extracting a voltage proportional to the input power supply voltage, and the detection circuit is coupled to a dead angle control terminal of a power supply IC. . （２）入力電源電圧に比例した電圧を取出すための検出
回路は、変圧器に３次巻線を巻回し、この３次巻線に、
整流器とコンデンサとを結合したいわゆるコンデンサイ
ンプット型に形成し、この検出回路を２次側に設けた電
源用ＩＣに結合してなる特許請求の範囲第１項記載のス
イッチング電源回路。(2) The detection circuit for extracting a voltage proportional to the input power supply voltage winds a tertiary winding around the transformer, and around this tertiary winding,
2. A switching power supply circuit according to claim 1, which is formed into a so-called capacitor input type in which a rectifier and a capacitor are combined, and this detection circuit is coupled to a power supply IC provided on the secondary side. （３）入力電源電圧に比例した電圧を取出すための検出
回路は、１次側の電源入力端子間に直接抵抗を結合し、
この抵抗を１次側に設けた電源用ＩＣに結合してなる特
許請求の範囲第１項記載のスイッチング電源回路。(3) The detection circuit for extracting a voltage proportional to the input power supply voltage connects a resistor directly between the power supply input terminals on the primary side,
A switching power supply circuit according to claim 1, wherein this resistor is coupled to a power supply IC provided on the primary side.