JPS60213126A - Ｄ―ａコンバータ - Google Patents
Ｄ―ａコンバータInfo
- Publication number
- JPS60213126A JPS60213126A JP6933184A JP6933184A JPS60213126A JP S60213126 A JPS60213126 A JP S60213126A JP 6933184 A JP6933184 A JP 6933184A JP 6933184 A JP6933184 A JP 6933184A JP S60213126 A JPS60213126 A JP S60213126A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current source
- converter
- switch
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタルオーディオ用のム一り。
Ｄ−Ａコンバータに関するものである。
従来例の構成とその問題点
近年、コンパクトディスクや、ディジタルオーディオテ
ープレコーダに見られるようにオーディオのディジタル
化が急速に進んでいる。これらのディジタルオーディオ
機器には、必ず、ムーＤコンバータやＤ−Ａコンバータ
が使用されているが、それらには非常に精度がめられて
いるため、トリミング工程を必要とし、非常にコスト高
になっているのが現状である。
ープレコーダに見られるようにオーディオのディジタル
化が急速に進んでいる。これらのディジタルオーディオ
機器には、必ず、ムーＤコンバータやＤ−Ａコンバータ
が使用されているが、それらには非常に精度がめられて
いるため、トリミング工程を必要とし、非常にコスト高
になっているのが現状である。
以下に従来のム一り、Ｄ−ムコンバータについて説明す
る。
る。
第１図は従来のＤ−人コンバータの回路図を示すもので
あり、１はＭＳＢに対する電流値工の電３Ｆ！、電流源
１をオン・オフするスイッチ、４は電流源２をオン・オ
フするスイッチ１ｓＦｉ電流値−工のバイポーラ用電流
源、６Ｖｉ電流加算点、７は１〜６を含むＤ−人コンバ
ータの主要部、８は演算増幅器、９は帰還抵抗、１０は
アナログ電圧出力点である。
あり、１はＭＳＢに対する電流値工の電３Ｆ！、電流源
１をオン・オフするスイッチ、４は電流源２をオン・オ
フするスイッチ１ｓＦｉ電流値−工のバイポーラ用電流
源、６Ｖｉ電流加算点、７は１〜６を含むＤ−人コンバ
ータの主要部、８は演算増幅器、９は帰還抵抗、１０は
アナログ電圧出力点である。
以上のように構成された従来のＤ−Ａコンバータについ
て、以下その動作を説明する。
て、以下その動作を説明する。
まず、与えられたＮビットのディジタル入力データに従
−）でＮ個のスイッチ３．４の状態が設定される。そし
て、オン状態の各スイッチに対応した電流源１，２の電
流と、電流源６の電流とが加算されて、電流加算点６か
ら、演算増幅器の逆相人力に供給されて電圧に変換され
、アナログ電圧出力点１ｏに現れる。
−）でＮ個のスイッチ３．４の状態が設定される。そし
て、オン状態の各スイッチに対応した電流源１，２の電
流と、電流源６の電流とが加算されて、電流加算点６か
ら、演算増幅器の逆相人力に供給されて電圧に変換され
、アナログ電圧出力点１ｏに現れる。
以上のようにして、与えられたディジタル入力データに
応じてアナログ電圧が得られ、Ｄ−ム変換が行われる。
応じてアナログ電圧が得られ、Ｄ−ム変換が行われる。
なお、電流源６は正負両極性出力金得るだめのものであ
る。
る。
つぎに、第１図に示すＤ−ムコンノ（−夕の主要部７を
用いて、遂次比較型ムーＤコンバータを構成した従来例
を第２図に示す。
用いて、遂次比較型ムーＤコンバータを構成した従来例
を第２図に示す。
第２図において、７は第１図に示す７と同じものであり
、１１はアナログ入力点、１２は抵抗。
、１１はアナログ入力点、１２は抵抗。
１３は比較器、１４は遂次比較用レジスタである。
以上のように構成された従来のムーＤコンノ（−タにつ
いて、以下その動作を説明する０まず、アナログ入力点
１１に加えられたアナログ電圧と抵抗１２の値で決まる
入力電流値と、Ｄ−Ａコンバータ７のＭＳＢのみを１に
しくＭｉＳＢに対応したスイッチ３のみをオンにし）だ
時のＤ−人コンバータ７の出力電流とが加算され、その
値が正か負かを比較器１３で比較し、正なら１、負なら
０を遂次比較用レジスタのＭＳＢの所に収納する。とい
う操作’１Ｍ５Ｂから順次ＬＳＢまで繰り返すことによ
って、人−り変換が行われる。
いて、以下その動作を説明する０まず、アナログ入力点
１１に加えられたアナログ電圧と抵抗１２の値で決まる
入力電流値と、Ｄ−Ａコンバータ７のＭＳＢのみを１に
しくＭｉＳＢに対応したスイッチ３のみをオンにし）だ
時のＤ−人コンバータ７の出力電流とが加算され、その
値が正か負かを比較器１３で比較し、正なら１、負なら
０を遂次比較用レジスタのＭＳＢの所に収納する。とい
う操作’１Ｍ５Ｂから順次ＬＳＢまで繰り返すことによ
って、人−り変換が行われる。
以上、第１図および第２図のように構成されたム−Ｄお
よびＤ−Ａコンバータは、特にディジタルオーディオ用
のようにビット数の多いものでは、製造したままの状態
では誤差が大きくなり、そのままでは、ディジタルオー
ディオ用に使用した場合、ひずみが大きくなって実用に
ならない。
よびＤ−Ａコンバータは、特にディジタルオーディオ用
のようにビット数の多いものでは、製造したままの状態
では誤差が大きくなり、そのままでは、ディジタルオー
ディオ用に使用した場合、ひずみが大きくなって実用に
ならない。
誤差は、あるビットが１でそれ以下のビットがすべて０
０状態から、そのビットが０でそれ以下のビットがすべ
て１の状態へ変化する時、およびその逆の時に大きくな
る。そして、この誤差が、ひずみになる。
０状態から、そのビットが０でそれ以下のビットがすべ
て１の状態へ変化する時、およびその逆の時に大きくな
る。そして、この誤差が、ひずみになる。
第３図に、各ビットに対する電流源１．２が同程度のパ
ーセントの誤差を持つ場合、アナログ電圧に対するＡ−
Ｄ、Ｄ−Ａ変換誤差の絶対値の最悪値の分布を示す。
ーセントの誤差を持つ場合、アナログ電圧に対するＡ−
Ｄ、Ｄ−Ａ変換誤差の絶対値の最悪値の分布を示す。
以上のような変換誤差を小さくするため、従来は、各ビ
ットの電流源１，２をトリミングするという方法が行わ
れていた。しかし、このトリミングの工程が入ることで
、非常にコスト高になるという問題があった。
ットの電流源１，２をトリミングするという方法が行わ
れていた。しかし、このトリミングの工程が入ることで
、非常にコスト高になるという問題があった。
発明の目的
本発明は、上記従来の問題点を解消するもので、トリミ
ングを必要としない、ディジタルオーディオ用のＡ−Ｄ
、Ｄ−ムコンバータを実現することを目的とする０ 発明の構成 本発明は、補正用の電流源を設け、それをディジタルデ
ータ０１１・・・・・・１に対する電流加算値が１Ｌｓ
Ｂ分になるようにし、またＭＳＢに対する電流源を可変
にし、それをディジタルデータ１００・・・・・・０に
対する電流加算値がゼロになるように制御することによ
り、アナログ振幅ゼロ点に対する変換誤差を少くして、
聴感上のひずみ感を小さくすると共に、トリミングを必
要としないＡ−Ｄ 。
ングを必要としない、ディジタルオーディオ用のＡ−Ｄ
、Ｄ−ムコンバータを実現することを目的とする０ 発明の構成 本発明は、補正用の電流源を設け、それをディジタルデ
ータ０１１・・・・・・１に対する電流加算値が１Ｌｓ
Ｂ分になるようにし、またＭＳＢに対する電流源を可変
にし、それをディジタルデータ１００・・・・・・０に
対する電流加算値がゼロになるように制御することによ
り、アナログ振幅ゼロ点に対する変換誤差を少くして、
聴感上のひずみ感を小さくすると共に、トリミングを必
要としないＡ−Ｄ 。
Ｄ−Ａコンバータを実現することができるものである。
実施例の説明
前述のように、第１図および第２図に示す従来例のＤ−
Ａ、Ａ−Ｄコンバータは、トリミングを行わなければ第
３図に示すような変換誤差の分布を持っているが、第３
図からもわかる通り、アナログ振幅ゼロ点での変換誤差
が最も大きくなっており、これはオーディオ信号に対し
て、そのゼロクロス点でのひずみが非常に犬きくなると
いうことを意味している。
Ａ、Ａ−Ｄコンバータは、トリミングを行わなければ第
３図に示すような変換誤差の分布を持っているが、第３
図からもわかる通り、アナログ振幅ゼロ点での変換誤差
が最も大きくなっており、これはオーディオ信号に対し
て、そのゼロクロス点でのひずみが非常に犬きくなると
いうことを意味している。
このひずみの値は、オーディオ信号の振幅に対して一定
であるため、信号レベルが小さくなるに従ってひずみ率
は増加して行き、聴感上非常に有害なものになっている
。
であるため、信号レベルが小さくなるに従ってひずみ率
は増加して行き、聴感上非常に有害なものになっている
。
そこで、もしこのゼロクロス点でのひずみが除去できた
とすれば、残りのひずみ成分は、第３図点線で示すよう
に、信号振幅に比例したものになるため、聴感上はあま
り問題にならないと言える。
とすれば、残りのひずみ成分は、第３図点線で示すよう
に、信号振幅に比例したものになるため、聴感上はあま
り問題にならないと言える。
このゼロクロス点でのひずみは、ム−Ｄ又はＤ−人コン
バータにおいて、ディジタルデータ０１１・・・・・・
１に対するアナログ振幅にＩ ＬＳＢ分のアナログ振幅
を加えたものと、ディジタルデータ１００・−・・・・
０に対するアナログ振幅との間の誤差によるものである
。
バータにおいて、ディジタルデータ０１１・・・・・・
１に対するアナログ振幅にＩ ＬＳＢ分のアナログ振幅
を加えたものと、ディジタルデータ１００・−・・・・
０に対するアナログ振幅との間の誤差によるものである
。
第４図は本発明の第１の実施例におけるＤ−人コンバー
タの回路図を示すものである０第４図において、１〜１
ｏは第１図に示す回路図中の同番号と同じものであり、
１６は制御入力点、１６は制御入力抵抗、１７．１８は
制御入力スイッチ、１９．２０は制御レベルホールド用
コンデンサ、２１．２２は演算増幅器である。
タの回路図を示すものである０第４図において、１〜１
ｏは第１図に示す回路図中の同番号と同じものであり、
１６は制御入力点、１６は制御入力抵抗、１７．１８は
制御入力スイッチ、１９．２０は制御レベルホールド用
コンデンサ、２１．２２は演算増幅器である。
以上のように構成された本実施例のＤ−人コンバータに
ついて、以下その動作を説明する０まず、１〜１０で構
成される部分の動作は、第１図に示したものと全く同様
であるので省略し、ここでは、電流源６およびＭＳＢに
対する電流源１の補正動作を中心に説明する０ 補正用テスト信号のタイムチャートの一例を第５図に示
す。第６図の例では、オーディオ信号の１サンプル周期
の間に、テスト信号１、Ｌチャンネルデータ、テスト信
号２．Ｒチャンネルデータという順序で動作させている
。
ついて、以下その動作を説明する０まず、１〜１０で構
成される部分の動作は、第１図に示したものと全く同様
であるので省略し、ここでは、電流源６およびＭＳＢに
対する電流源１の補正動作を中心に説明する０ 補正用テスト信号のタイムチャートの一例を第５図に示
す。第６図の例では、オーディオ信号の１サンプル周期
の間に、テスト信号１、Ｌチャンネルデータ、テスト信
号２．Ｒチャンネルデータという順序で動作させている
。
まずテスト信号１で、スイッチ３をオフにし、マス１．
羊Ａ今ナベイ千ソｖｒｌ−矛の曲のアナログ出力を端子
１５から抵抗１６とスイッチ１７を通して演算増幅器２
１の入力に供給する。そして、演算増幅器２１の出力電
圧で電流源６を、アナログ出力電圧がゼロになる方向に
制御する。スイッチ１７がオフの期間は、演算増幅器２
１の出力はコンデンサ１９でホールドされる。
羊Ａ今ナベイ千ソｖｒｌ−矛の曲のアナログ出力を端子
１５から抵抗１６とスイッチ１７を通して演算増幅器２
１の入力に供給する。そして、演算増幅器２１の出力電
圧で電流源６を、アナログ出力電圧がゼロになる方向に
制御する。スイッチ１７がオフの期間は、演算増幅器２
１の出力はコンデンサ１９でホールドされる。
つぎにテスト信号２で、スイッチ３をオンにし、スイッ
チ４をすべてオンにし、その時のアナログ出力を端子１
６から抵抗１６とスイッチ１Ｂを通して演算増幅器２２
の入力に供給する。そして演算増幅器２２の出力電圧で
電流源１を、アナログ出力電圧がゼロになる方向に制御
する。スイッチ１８がオフの期間は、演算増幅器２２の
出力はコンデンサ２０によってホールドされる。
チ４をすべてオンにし、その時のアナログ出力を端子１
６から抵抗１６とスイッチ１Ｂを通して演算増幅器２２
の入力に供給する。そして演算増幅器２２の出力電圧で
電流源１を、アナログ出力電圧がゼロになる方向に制御
する。スイッチ１８がオフの期間は、演算増幅器２２の
出力はコンデンサ２０によってホールドされる。
以上の動作をくり返すことにより、テスト信号１に対す
るアナログ出力電圧とテスト信号２に対するアナログ出
力電圧が共にゼロに近づいて行き、その結果、ゼロクロ
ス点における誤差が非常に小さいＤ−Ａコンバータが実
現できるのである。
るアナログ出力電圧とテスト信号２に対するアナログ出
力電圧が共にゼロに近づいて行き、その結果、ゼロクロ
ス点における誤差が非常に小さいＤ−Ａコンバータが実
現できるのである。
なお、第４図に示す実施例における電流源２およびスイ
ッチ４は、ＬＳＨに対応する電流源とスイ、ヴチが、２
個づつ設けられており、そのうちの１個は、テスト信号
１０時にのみスイッチがオンになり、その他の時は、常
にオフになっている。
ッチ４は、ＬＳＨに対応する電流源とスイ、ヴチが、２
個づつ設けられており、そのうちの１個は、テスト信号
１０時にのみスイッチがオンになり、その他の時は、常
にオフになっている。
それによって、ゼロクロス点における誤差はゼロに近づ
いて行く。しかし、この＋１個の電流源とスイッチがな
い場合には、ゼロクロス点における誤差１ｌｔ１ＬｓＢ
分に近づいて行くが、その値は非常に小さいため、実用
的には無視できる場合もある。したがって、そのような
場合でも本発明は有効である。
いて行く。しかし、この＋１個の電流源とスイッチがな
い場合には、ゼロクロス点における誤差１ｌｔ１ＬｓＢ
分に近づいて行くが、その値は非常に小さいため、実用
的には無視できる場合もある。したがって、そのような
場合でも本発明は有効である。
つぎに、本発明における第２の実施例について、図面を
参照しながら説明する。
参照しながら説明する。
第６図は本発明の第２の実施例を示す回路図である。第
６図において、１〜２ｏは第４図の同番号のものと同じ
ものであり、２３はコンパレ〜りである。
６図において、１〜２ｏは第４図の同番号のものと同じ
ものであり、２３はコンパレ〜りである。
本実施例の補正動作について説明する。本実施例におけ
るスイッチ１７．１８も、第６図に示すように動作する
◇ まず、テスト信号１に対して電流加算点６の電圧の極性
ヲコンパレータ２３で検出し、スイッチ１７をオンにし
て、電流源５を第１の実施例と同様に制御する。
るスイッチ１７．１８も、第６図に示すように動作する
◇ まず、テスト信号１に対して電流加算点６の電圧の極性
ヲコンパレータ２３で検出し、スイッチ１７をオンにし
て、電流源５を第１の実施例と同様に制御する。
つぎにテスト信号２に対して、同様に電流源１を制御す
る。
る。
本実施例は、第４図に示す実施例と比較して。
演算増幅器２個がコンパレータ１個に置換えられること
によって、コストダウンになると共ｖｃ、 ｙＩ算増幅
器２１．２２間の入力オフセットの差の影響がなくなる
という利点がある。
によって、コストダウンになると共ｖｃ、 ｙＩ算増幅
器２１．２２間の入力オフセットの差の影響がなくなる
という利点がある。
つぎに、本発明における第３の実施例について図面を参
照しながら説明する。
照しながら説明する。
第７図は本発明の第３の実施例を示す回路図で、第７図
において、１〜２３は第６図の同番号のものと同じもの
である。
において、１〜２３は第６図の同番号のものと同じもの
である。
本実施例は第６図に示す実施例の電流源５を、固定の電
流源５ａと可変の電流源５ｂに分割し、可変の電流源６
ｂの方を制御して補正するようにしたもので、動作は第
６図に示す実施例と全く同様である。
流源５ａと可変の電流源５ｂに分割し、可変の電流源６
ｂの方を制御して補正するようにしたもので、動作は第
６図に示す実施例と全く同様である。
ところで、第４図２Ｍ５図、第６図に示す実施例におけ
る可変電流源１および５については、アナログ的な可変
電流源の外に、補正範囲をカバーできる程度のビット数
を持った補助り一部コンバータで置き換えることが可能
である。
る可変電流源１および５については、アナログ的な可変
電流源の外に、補正範囲をカバーできる程度のビット数
を持った補助り一部コンバータで置き換えることが可能
である。
第８図に第７図に示す実施例の電流源１，６を補助り一
ムコンバータに置きかえた、本発明の第４の実施例を示
す。
ムコンバータに置きかえた、本発明の第４の実施例を示
す。
第８図において１〜２３は第７図に示す同番号のものと
同じものであり、可変電流源５ｂｉ補助り一部コンバー
タで構成すると共に、ＭＳＢに対する電流源１も固定電
流源１ａと補助り一部コンバータ１ｂで構成したもので
ある。そして、２４゜２６はテスト信号１，２に対する
比較器２３の出力によって、補助り一部コンバータ６ｂ
、１ｂに補正用ディジタルデータを与えるためのカウン
タである。
同じものであり、可変電流源５ｂｉ補助り一部コンバー
タで構成すると共に、ＭＳＢに対する電流源１も固定電
流源１ａと補助り一部コンバータ１ｂで構成したもので
ある。そして、２４゜２６はテスト信号１，２に対する
比較器２３の出力によって、補助り一部コンバータ６ｂ
、１ｂに補正用ディジタルデータを与えるためのカウン
タである。
本実施例は、第７図に示す実施例と比較して、コンデン
サ１９ 、２０が不要であるため、ＩＣで構成した時の
外付部品が少くなるという利点がある０ 以上、第１〜第４の実施例は、いずれも本発明ｉＤ〜ム
コンバータに実施した例であるが、これらは、従来例の
項で説明したように遂次比較聖人−Ｄコンバータの一部
として構成できることはいうまでもない。
サ１９ 、２０が不要であるため、ＩＣで構成した時の
外付部品が少くなるという利点がある０ 以上、第１〜第４の実施例は、いずれも本発明ｉＤ〜ム
コンバータに実施した例であるが、これらは、従来例の
項で説明したように遂次比較聖人−Ｄコンバータの一部
として構成できることはいうまでもない。
そして、Ａ−Ｄコンバータとして実施した場合は、人−
Ｄコンパルり用比較器１３を補正用比較器２３と共用で
きるため経済的であるという利点がある。
Ｄコンパルり用比較器１３を補正用比較器２３と共用で
きるため経済的であるという利点がある。
発明の効果
本発明は、バイポーラ用の電流源６とＭＳＢ用の電流源
１をそれぞれテスト信号０１１ ・・・・・１十１と１
００・・・・・・０で共に電流加算値がゼロになる方向
に補正することにより、トリミングなしでゼロクロス点
における誤差を少くし、聴感上満足な性能を持ったディ
ジタルオーディオ用のＡ−ＤおよびＤ−ムコンバータを
実現することができるものであり、テスト信号に対する
電流加算値の極性検出用として比較器を用いることによ
り、オフセットの影響をなくすことができ、さらに可変
電流源として補助り一部コンバータを用いることにより
、外付はコンデンサをなくせるというすぐれた効果があ
るものである。
１をそれぞれテスト信号０１１ ・・・・・１十１と１
００・・・・・・０で共に電流加算値がゼロになる方向
に補正することにより、トリミングなしでゼロクロス点
における誤差を少くし、聴感上満足な性能を持ったディ
ジタルオーディオ用のＡ−ＤおよびＤ−ムコンバータを
実現することができるものであり、テスト信号に対する
電流加算値の極性検出用として比較器を用いることによ
り、オフセットの影響をなくすことができ、さらに可変
電流源として補助り一部コンバータを用いることにより
、外付はコンデンサをなくせるというすぐれた効果があ
るものである。
第１図は従来のＤ−人コンバータの回路図、第２図は従
来の人−Ｄコンバータの回路図、第３図は変換誤差の分
布図、第４図は本発明の第１の実施例におけるＤ−人コ
ンバータの回路図、第６図は第４図の実施例の動作説明
図、第６図〜第８図は本発明の第２．第３、第４の実施
例におけるＤ−Ａコンバータの回路図である。 １・・・・・・第１の電流源、２・・・・・・第２の電
流源、３・・・・・・第１のスイッチ、４・・・・・・
第２のスイッチ、６・・・・・・第３の電流源、６・・
・・・・電流加算手段、８〜９゜１６〜２６・・・・・
・制御手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名？ 第１図 第３図 −Ｖｍａｂｘ 、 ｕ −−−一−＋ｖｍＩＬｘア１■
ゲＭむ弔 第４図 第５図 スづ！すｆＢ にソ 第 ６ＦＩ４
来の人−Ｄコンバータの回路図、第３図は変換誤差の分
布図、第４図は本発明の第１の実施例におけるＤ−人コ
ンバータの回路図、第６図は第４図の実施例の動作説明
図、第６図〜第８図は本発明の第２．第３、第４の実施
例におけるＤ−Ａコンバータの回路図である。 １・・・・・・第１の電流源、２・・・・・・第２の電
流源、３・・・・・・第１のスイッチ、４・・・・・・
第２のスイッチ、６・・・・・・第３の電流源、６・・
・・・・電流加算手段、８〜９゜１６〜２６・・・・・
・制御手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名？ 第１図 第３図 −Ｖｍａｂｘ 、 ｕ −−−一−＋ｖｍＩＬｘア１■
ゲＭむ弔 第４図 第５図 スづ！すｆＢ にソ 第 ６ＦＩ４
Claims (1)
- 【特許請求の範囲】 （１） はぼＩの電流値を持つ第１の電流源と、はぼ流
源と、上記第１の電流源をオン・オフする第１のスイッ
チと、上記第２の各電流源をオン・オフする第２のスイ
ッチと、はぼ−工の電流値を持つ第３の電流源と、上記
第１および第２の各電流源のうち上記第１および第２の
各スイッチを通過した電流と上記第３の電流源の電流と
を加算する電流加算手段とを備え、上記第１および第２
の各スイッチのうちでオンになるものの組合せによって
上記電流加算手段の出力電流値を設足するようにしたム
一り、Ｄ−ムコンバータであって、上記第１および第３
の電流源の電流値を可変にすると共に、上記第１のスイ
ッチがオフで、上記第２のスイッチがすべてオンとなる
第１のテスト信号に対する上記電流加算手段の出力電流
値と、上記第１のスイッチがオンで上記第２のスイッチ
がすべてオフとなる第２のテスト信号に対する上記電流
加算手段の出力電流値とが共にゼロになる方向に制御す
る制御手段を備えたことを特徴とするムーＤ、Ｄ−ムコ
ンバータ〇 持つ電流源およびそれに対応する第２のスイッチについ
ては、各々２個設けたことを特徴とする特許請求の範囲
第１項記載のム一り、Ｄ−人コンバータ〇 （３）制御手段が、電流加算手段の出力に設けられた電
流−電圧変換手段と、上記電流〜電圧変換手段の出力電
圧を第１および第２のテスト信号に対してサンプリング
し、その極性によってそれぞれ第１および第２のコンデ
ンサを充電または放電し、上記コンデンサの電圧によっ
て第３の電流源および第１の電流源を制御するようにし
たことを特徴とする特許請求の範囲第１項または第２項
記載のＡ−Ｄ 、Ｄ−人コンバータ。 （４）第３の電流源と第１の電流源のうち一方またハ両
方が、補助り一部コンバータで構成されたことを特徴と
する特許請求の範囲第１項または第２項記載のムーＤ、
Ｄ−Ａコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069331A JPH0622331B2 (ja) | 1984-04-06 | 1984-04-06 | Ｄ―ａコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069331A JPH0622331B2 (ja) | 1984-04-06 | 1984-04-06 | Ｄ―ａコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60213126A true JPS60213126A (ja) | 1985-10-25 |
| JPH0622331B2 JPH0622331B2 (ja) | 1994-03-23 |
Family
ID=13399456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59069331A Expired - Lifetime JPH0622331B2 (ja) | 1984-04-06 | 1984-04-06 | Ｄ―ａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622331B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251323A (ja) * | 2006-03-14 | 2007-09-27 | Renesas Technology Corp | 半導体集積回路 |
| JP2012063810A (ja) * | 2010-09-14 | 2012-03-29 | Hitachi Ltd | 電源回路 |
| JP2013051697A (ja) * | 2007-01-03 | 2013-03-14 | Sk Hynix Inc | 温度情報出力装置の温度情報出力方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029912A (ja) * | 1973-07-17 | 1975-03-26 | ||
| JPS55133129A (en) * | 1979-04-04 | 1980-10-16 | Nec Corp | Digital analog converter |
| JPS56141620A (en) * | 1980-04-08 | 1981-11-05 | Casio Comput Co Ltd | Output error compensating circuit of digital-to-analog converter |
| JPS57178417A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Digital to analog converting circuit |
| JPS58145227A (ja) * | 1982-02-24 | 1983-08-30 | Hitachi Ltd | デイジタル・アナログ変換回路 |
-
1984
- 1984-04-06 JP JP59069331A patent/JPH0622331B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029912A (ja) * | 1973-07-17 | 1975-03-26 | ||
| JPS55133129A (en) * | 1979-04-04 | 1980-10-16 | Nec Corp | Digital analog converter |
| JPS56141620A (en) * | 1980-04-08 | 1981-11-05 | Casio Comput Co Ltd | Output error compensating circuit of digital-to-analog converter |
| JPS57178417A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Digital to analog converting circuit |
| JPS58145227A (ja) * | 1982-02-24 | 1983-08-30 | Hitachi Ltd | デイジタル・アナログ変換回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251323A (ja) * | 2006-03-14 | 2007-09-27 | Renesas Technology Corp | 半導体集積回路 |
| JP2013051697A (ja) * | 2007-01-03 | 2013-03-14 | Sk Hynix Inc | 温度情報出力装置の温度情報出力方法 |
| JP2012063810A (ja) * | 2010-09-14 | 2012-03-29 | Hitachi Ltd | 電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0622331B2 (ja) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098243B2 (ja) | 電界効果トランジスタ差動増幅器 | |
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| JP2004519964A (ja) | Ｄ／ａ変換器 | |
| JPH0566774B2 (ja) | ||
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| JPS60213126A (ja) | Ｄ―ａコンバータ | |
| US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
| US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| JPH1065542A (ja) | アナログ／ディジタル変換回路 | |
| JPS62173809A (ja) | 増幅装置 | |
| JPH0436609B2 (ja) | ||
| JPS60213125A (ja) | Ｄ―ａコンバータ | |
| JPH0526372B2 (ja) | ||
| JPS60194829A (ja) | Ａ−ｄ・ｄ−ａコンバ−タ | |
| JP3303839B2 (ja) | 高精度ｄ／ａ変換器とその制御方法 | |
| JP2980035B2 (ja) | Ａ／ｄ変換回路 | |
| JPH09162738A (ja) | 直並列型ａ／ｄ変換器 | |
| SU1043671A1 (ru) | Устройство дл масштабного преобразовани дифференциальных сигналов | |
| SU1691964A1 (ru) | Функциональный цифроаналоговый преобразователь | |
| JPH01228203A (ja) | 電圧発生回路 | |
| JPH03255722A (ja) | Ｄ／ａ変換器 | |
| JPS6329203A (ja) | ひずみ増幅器 | |
| JPH02114720A (ja) | Ａ／ｄ変換回路 | |
| JPH0348516A (ja) | クランプ回路 | |
| JPS6035829A (ja) | 自動レンジ切換ａ−ｄ変換器 |