JPS60211376A - 集積回路の試験回路 - Google Patents
集積回路の試験回路Info
- Publication number
- JPS60211376A JPS60211376A JP59068481A JP6848184A JPS60211376A JP S60211376 A JPS60211376 A JP S60211376A JP 59068481 A JP59068481 A JP 59068481A JP 6848184 A JP6848184 A JP 6848184A JP S60211376 A JPS60211376 A JP S60211376A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signals
- output
- test
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の属する分野の説明
本発明は、牛導体集積囲路に内蔵されるタイミ・ング発
生回路の試験回路に関する。
生回路の試験回路に関する。
（２）従来の技術の説明
従来のこの種の試験回路は、第１図に示すように、タイ
ミング発生回路２がらの出力とデータ処理回路３からの
出力との切換え回路４ｔ−内蔵させて、タイミング発生
回路２ｔ−試験するときにはタイミング発生回路２がら
の信号ａ、ｂ。
ミング発生回路２がらの出力とデータ処理回路３からの
出力との切換え回路４ｔ−内蔵させて、タイミング発生
回路２ｔ−試験するときにはタイミング発生回路２がら
の信号ａ、ｂ。
ｃ、ｄｆ出力端子５に出して試験するのが一般的であっ
たので、集積回路ｌの外部端子数以上の数の信号を試験
することはできず、完全な試験ができないことが多かっ
たり （３） 発明の目的 本発明の目的は、このような欠点を除去し、タイミング
発生回路からの信号の数にかかわらず完全な試験の行え
る試験回路を提供することにある。
たので、集積回路ｌの外部端子数以上の数の信号を試験
することはできず、完全な試験ができないことが多かっ
たり （３） 発明の目的 本発明の目的は、このような欠点を除去し、タイミング
発生回路からの信号の数にかかわらず完全な試験の行え
る試験回路を提供することにある。
（４）発明の一成
本発明によれば、タイミング発生回路の出方をシフトレ
ジスタに一時記憶してシリアルに読み出すことによル、
少数の端子で多くの信号を次に図面を参照して本発明を
よル詳細に説明する。
ジスタに一時記憶してシリアルに読み出すことによル、
少数の端子で多くの信号を次に図面を参照して本発明を
よル詳細に説明する。
第２図は本発明の一実施例であって、１は集積回路全体
、２はタイミング発生回路、３はデータ処理回路、４は
出力切換え回路、５は出力端子、６はプリセット入力付
のシフトレジスタ、７はシフトクロック入力端子、８は
データ入力端子である。
、２はタイミング発生回路、３はデータ処理回路、４は
出力切換え回路、５は出力端子、６はプリセット入力付
のシフトレジスタ、７はシフトクロック入力端子、８は
データ入力端子である。
この回路は、試験状態でないとき（通常使用時）には、
タイミング発生回路２からの信号ａ。
タイミング発生回路２からの信号ａ。
ｂ、ｃ、ｄ によってデータ処理回路３を制御して、デ
ータ入力端子８から入力したデータを処理して、結果を
出力端子５に出力する。次に試験状態では、タイミング
発生回路２からの信号ａ。
ータ入力端子８から入力したデータを処理して、結果を
出力端子５に出力する。次に試験状態では、タイミング
発生回路２からの信号ａ。
ｂ、ｃ、ｄはシフトレジスタ６に記憶されて、クロック
人カフからのシフトクロックによって順次出力される。
人カフからのシフトクロックによって順次出力される。
シフトレジスタ６の出力端子は切換回路４に入力されて
おり、試験状態では、シフトレジスタ６からの入力を選
択して、出力端子５に出力する。
おり、試験状態では、シフトレジスタ６からの入力を選
択して、出力端子５に出力する。
このような構造になっているため、本実施例では４つの
信号を１本の出力端子で試験することができる、これは
信号の数が増加しても同様に応用できる。
信号を１本の出力端子で試験することができる、これは
信号の数が増加しても同様に応用できる。
Ｎ３図は、第２図の実施例のシフトレジスタ６の動作を
示すタイミングチャートである。同図に示すように信号
ａ、、 ｂ 、 ｃ 、 ｄが一周期の間に各−回有効
な信号がくるように回路を接続しておけば、シフトレジ
スタ６から出力されたシリアル出力を観測して、各信号
が正常に出力されているかどうか試験ができる。
示すタイミングチャートである。同図に示すように信号
ａ、、 ｂ 、 ｃ 、 ｄが一周期の間に各−回有効
な信号がくるように回路を接続しておけば、シフトレジ
スタ６から出力されたシリアル出力を観測して、各信号
が正常に出力されているかどうか試験ができる。
以上説明したように、本発明によれは、多くの信号を最
低一本の出力端子で試験できるため、端子数の開眼を受
けずに半導体集積回路のいかなる箇所でも試験すること
が可能にな９、故障検出率の高い試験が容易に行なえる
ようになる。
低一本の出力端子で試験できるため、端子数の開眼を受
けずに半導体集積回路のいかなる箇所でも試験すること
が可能にな９、故障検出率の高い試験が容易に行なえる
ようになる。
第１図は従来の半導体集積回路の試験回路の一例を示す
ブロック図、第２＠は、本発明の一実施例によるブロッ
ク図、第３図は第２図の回路の動作を示すタイミングチ
ャートである。 １・・・半導体集積回路、２・・・タイミング発生回路
、３・・・データ処理回路、４・・・出力切換回路、５
・・・出力端子、６・・・プリセット付シフトレジスタ
、７・・・シフトクロック入力、８・・・データ入力端
子、ａ。 ｂ、ｃ、ｄ・・タイミング発生回路の出力信号衿Ｚ図
ブロック図、第２＠は、本発明の一実施例によるブロッ
ク図、第３図は第２図の回路の動作を示すタイミングチ
ャートである。 １・・・半導体集積回路、２・・・タイミング発生回路
、３・・・データ処理回路、４・・・出力切換回路、５
・・・出力端子、６・・・プリセット付シフトレジスタ
、７・・・シフトクロック入力、８・・・データ入力端
子、ａ。 ｂ、ｃ、ｄ・・タイミング発生回路の出力信号衿Ｚ図
Claims (1)
- 集積回路の中にデータ処理回路とタイミング発生回路と
シフトレジスタとを有し、前記タイミング発生回路の出
力を検査する時にこの出力を前記シフトレジスタに一時
記憶させ、該シフトレジスタから前記出力を順次取シ出
すことによって少数の端子で多数の信号を検査できるよ
うにしたことを特徴とする集積回路の試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068481A JPS60211376A (ja) | 1984-04-06 | 1984-04-06 | 集積回路の試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068481A JPS60211376A (ja) | 1984-04-06 | 1984-04-06 | 集積回路の試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211376A true JPS60211376A (ja) | 1985-10-23 |
Family
ID=13374917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59068481A Pending JPS60211376A (ja) | 1984-04-06 | 1984-04-06 | 集積回路の試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211376A (ja) |
-
1984
- 1984-04-06 JP JP59068481A patent/JPS60211376A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4669061A (en) | Scannable flip-flop | |
| US5305284A (en) | Semiconductor memory device | |
| US4682330A (en) | Hierarchical test system architecture | |
| JPS6232511B2 (ja) | ||
| JPS63310046A (ja) | テスト補助回路 | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| US5629946A (en) | High speed test pattern generator | |
| US4910734A (en) | Intergrated circuit having testing function circuit and control circuit therefor | |
| JPS60211376A (ja) | 集積回路の試験回路 | |
| JPH0192673A (ja) | カウンタ・テスト装置 | |
| JP2874248B2 (ja) | 診断用スキャンパス付き電子回路 | |
| JPH0391195A (ja) | メモリ回路 | |
| JPS63108747A (ja) | ゲ−トアレイ集積回路 | |
| JPS62133371A (ja) | 半導体装置 | |
| JPS61126821A (ja) | ロジツクｌｓｉ回路 | |
| JPS62291579A (ja) | テスト回路 | |
| KR100258871B1 (ko) | 반도체 메모리소자 테스트장치 | |
| JPH0235700A (ja) | メモリ回路 | |
| JPH05249185A (ja) | 半導体集積回路装置のテスト回路 | |
| JPS6116099B2 (ja) | ||
| JPH06251600A (ja) | 半導体集積回路装置 | |
| JPH026772A (ja) | 集積回路 | |
| JPS63161600A (ja) | 論理ｌｓｉ用組込みテスト回路 | |
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| JPS57168337A (en) | Asynchronous logic circuit |