JPH0377355A - 放熱型半導体装置 - Google Patents
放熱型半導体装置Info
- Publication number
- JPH0377355A JPH0377355A JP1213262A JP21326289A JPH0377355A JP H0377355 A JPH0377355 A JP H0377355A JP 1213262 A JP1213262 A JP 1213262A JP 21326289 A JP21326289 A JP 21326289A JP H0377355 A JPH0377355 A JP H0377355A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- semiconductor chip
- heat dissipation
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 230000017525 heat dissipation Effects 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000010931 gold Substances 0.000 description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 238000003466 welding Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
放熱型半導体装置の新規な構造に関し、半導体チップか
らの熱放散性を改善することを目的とし、 半導体チップの主面に設けた単数または複数の金属バン
プをキャップの放熱部材に接着して熱放散させる構造を
備えてなることを特徴とする。
らの熱放散性を改善することを目的とし、 半導体チップの主面に設けた単数または複数の金属バン
プをキャップの放熱部材に接着して熱放散させる構造を
備えてなることを特徴とする。
本発明は放熱型半導体装置の新規な構造に関する。
半導体装置が高集積化され、ＬＳＩなどの消費電力が増
大するに伴って、放熱部材を取付けた表面実装型半導体
装置が増加しており、このような表面実装型半導体装置
では一層の熱抵抗の低下が望まれている。
大するに伴って、放熱部材を取付けた表面実装型半導体
装置が増加しており、このような表面実装型半導体装置
では一層の熱抵抗の低下が望まれている。
高集積化半導体装置（高集積化ＩＣ）のパッケージには
Ｄ Ｉ Ｐ （Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇ
ｅ）タイプ。
Ｄ Ｉ Ｐ （Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇ
ｅ）タイプ。
Ｐ Ｇ Ａ （Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）タイプ
などのビン挿入タイプ、Ｓ ＯＰ （Ｓｎｉａｌｌ ０
ｕｔｌｉｎｅ Ｐａｃｋａｇｅ）タイプ。
などのビン挿入タイプ、Ｓ ＯＰ （Ｓｎｉａｌｌ ０
ｕｔｌｉｎｅ Ｐａｃｋａｇｅ）タイプ。
Ｑ Ｆ Ｐ （Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
タイプ、ＬＣＣ（Ｌｅａｄ）ｅｓｓ Ｃｈｉｐ Ｃａｒ
ｒｉｅｒ）タイプなどの表面実装タイプが知られている
が、これらの高集積化パッケージに搭載する半導体チッ
プは熱放散を良くする目的で放熱部材（例えば放熱フィ
ン）を配設し、半導体チップに発生した熱を放熱部材に
伝達して、その放熱部材面から放熱させる構造が採られ
ている。
タイプ、ＬＣＣ（Ｌｅａｄ）ｅｓｓ Ｃｈｉｐ Ｃａｒ
ｒｉｅｒ）タイプなどの表面実装タイプが知られている
が、これらの高集積化パッケージに搭載する半導体チッ
プは熱放散を良くする目的で放熱部材（例えば放熱フィ
ン）を配設し、半導体チップに発生した熱を放熱部材に
伝達して、その放熱部材面から放熱させる構造が採られ
ている。
第４図は従来の放熱型半導体装置の断面図を示し、本例
はＰＧＡタイプのパッケージであって、図中の記号１は
キャップ、２は半導体チップ、３は基板、４はリードビ
ン、５は放熱部材、６は溶着材である。本図に示す半導
体チップ２はフＬ−スダウン型で、その表面には多数の
タブ７が設けられ、このタブ７から基板３面に配置した
配線に接続し、基板内に作製した多層配線やビヤホール
を通してリードビン４に導出されている。 その放熱部
材（放熱フィン）５は熱伝導性の良いアル逅ニウムや銅
が用いられ、また、溶着材６には例えば、組成Ｐｂ：５
ｎ−９： ＬのＰｂ／Ｓｎ合金半田やＡｕ／Ｓｎ共晶合
金半田が用いられている。
はＰＧＡタイプのパッケージであって、図中の記号１は
キャップ、２は半導体チップ、３は基板、４はリードビ
ン、５は放熱部材、６は溶着材である。本図に示す半導
体チップ２はフＬ−スダウン型で、その表面には多数の
タブ７が設けられ、このタブ７から基板３面に配置した
配線に接続し、基板内に作製した多層配線やビヤホール
を通してリードビン４に導出されている。 その放熱部
材（放熱フィン）５は熱伝導性の良いアル逅ニウムや銅
が用いられ、また、溶着材６には例えば、組成Ｐｂ：５
ｎ−９： ＬのＰｂ／Ｓｎ合金半田やＡｕ／Ｓｎ共晶合
金半田が用いられている。
［発明が解決しようとする課題］
ところで、上記した第４図に示す放熱型半導体装置は半
導体チップの背面からの熱放散であるから半導体チップ
内部を通過して熱放散させる構成であり、半導体チップ
材料の熱伝導率が大きく熱放散に影響する。
導体チップの背面からの熱放散であるから半導体チップ
内部を通過して熱放散させる構成であり、半導体チップ
材料の熱伝導率が大きく熱放散に影響する。
しかし、その半導体チップの熱伝導率は余り良くないと
いう欠点があり、例えば、金（Ａｕ）の熱伝導率は３１
９ワフト／ｍＫ（メータ・ケルビン）。
いう欠点があり、例えば、金（Ａｕ）の熱伝導率は３１
９ワフト／ｍＫ（メータ・ケルビン）。
アルミニウム（ＡＩ）の熱伝導率は２３６ワフト／ｍＫ
であるのに対して、シリコンチップの熱伝導率は１６８
ワフト／ ｍ Ｋ程度と低い。
であるのに対して、シリコンチップの熱伝導率は１６８
ワフト／ ｍ Ｋ程度と低い。
本発明はこのような問題点を低減させて、半導体チップ
からの熱放散性を改善した放熱型半導体装置を提案する
ものである。
からの熱放散性を改善した放熱型半導体装置を提案する
ものである。
その課題は、第１図に示す実施例のように、半導体チッ
プ２の主面１０に設けた単数または複数の金属バンプ８
をキャンプの放熱部材５に接着して熱放散させる構造を
備えている放熱型半導体装置によって解決される。
プ２の主面１０に設けた単数または複数の金属バンプ８
をキャンプの放熱部材５に接着して熱放散させる構造を
備えている放熱型半導体装置によって解決される。
即ち、本発明は、放熱用の金属バンプ８を半導体チップ
２の表面（主面）に設け、これを放熱部材に密着させて
熱放散を図るものである。
２の表面（主面）に設け、これを放熱部材に密着させて
熱放散を図るものである。
且つ、その金属バンプ８を金（＾Ｕ）などの熱伝導率の
良い材料で形成すれば、半導体チップからの直接の熱放
散の構造で、熱伝導率の良い金属バンプ８を通じての熱
放散であるから、半導体チップの熱伝導率に無関係にな
って熱放散性を改善することができる。
良い材料で形成すれば、半導体チップからの直接の熱放
散の構造で、熱伝導率の良い金属バンプ８を通じての熱
放散であるから、半導体チップの熱伝導率に無関係にな
って熱放散性を改善することができる。
以下に図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかる放熱型半導体装置の断面図を示
しており、第４図と同じ＜ＰＧＡタイプのパッケージで
、記号１はキャップ、２は半導体チップ、３は基板、４
はリードビン、５は放熱部材、６は溶着材、７はタブ（
Ｔａｂ）、８は金属バンプ、９はタブリードである。即
ち、電気的接続にはタブリード９を用いて基板３面に配
置した配線に接続しており、複数の金属バンプ８は放熱
用として放熱部材５に接着した構成である。このように
すれば、半導体チップ内部を通して熱放散させる必要が
なく、半導体チップ主面１０から熱伝導率の良い金属バ
ンプを通じて放熱部材に熱放散させることができるから
熱放散効率を向上させることができる。
しており、第４図と同じ＜ＰＧＡタイプのパッケージで
、記号１はキャップ、２は半導体チップ、３は基板、４
はリードビン、５は放熱部材、６は溶着材、７はタブ（
Ｔａｂ）、８は金属バンプ、９はタブリードである。即
ち、電気的接続にはタブリード９を用いて基板３面に配
置した配線に接続しており、複数の金属バンプ８は放熱
用として放熱部材５に接着した構成である。このように
すれば、半導体チップ内部を通して熱放散させる必要が
なく、半導体チップ主面１０から熱伝導率の良い金属バ
ンプを通じて放熱部材に熱放散させることができるから
熱放散効率を向上させることができる。
第２図は本発明にかかる放熱用金属バンプの断面図を示
しており、記号１０は半導体チップ主面。
しており、記号１０は半導体チップ主面。
１１は酸化シリコン（Ｓｔｏｗ ）膜からなるフィール
ド絶縁膜、１２はＳｉＯ２膜からなる絶縁膜、１３は平
坦なアルミニウム膜、 １４は燐シリケートガラス（Ｐ
ＳＧ）膜からなる絶縁膜、１５はＴｉ （チタン）とＰ
ｄ （パラジウム）の複合膜からなるバリヤメタル膜、
１６はマツシュルーム型の金（Ａｕ）バンプである。こ
こに、バリヤメタル膜はアルミニウム膜１３と金バンプ
１６との反応を抑制するために介在させる膜で、この放
熱用金属バンプはＴＡＢ用の金属バンプ電極と同等のも
のである。
ド絶縁膜、１２はＳｉＯ２膜からなる絶縁膜、１３は平
坦なアルミニウム膜、 １４は燐シリケートガラス（Ｐ
ＳＧ）膜からなる絶縁膜、１５はＴｉ （チタン）とＰ
ｄ （パラジウム）の複合膜からなるバリヤメタル膜、
１６はマツシュルーム型の金（Ａｕ）バンプである。こ
こに、バリヤメタル膜はアルミニウム膜１３と金バンプ
１６との反応を抑制するために介在させる膜で、この放
熱用金属バンプはＴＡＢ用の金属バンプ電極と同等のも
のである。
図のように、能動領域（発熱源となる）をもつ半導体チ
ップ主面１０に設けた熱伝導率の良い金バタブ１６を通
じて直ちに熱放散させることができる。
ップ主面１０に設けた熱伝導率の良い金バタブ１６を通
じて直ちに熱放散させることができる。
なお、このような金バンプの形成性は通常の金製バンプ
電極の形成方法と同じである。しかし、その金バンプの
形成位置は能動′６Ｊｉ域に近くて、例えば、ドレイン
領域にフィールド絶縁膜を介在して近接して設けたり、
また、直接ソース領域やドレイン領域に接続して形成し
ても良い。
電極の形成方法と同じである。しかし、その金バンプの
形成位置は能動′６Ｊｉ域に近くて、例えば、ドレイン
領域にフィールド絶縁膜を介在して近接して設けたり、
また、直接ソース領域やドレイン領域に接続して形成し
ても良い。
次に、第３図（＆）〜（ｄ）は本発明にかかる他の放熱
用金属バンプの断面図を示しており、第１図と同一部位
には同一記号が付けであるが、他の１２゛は第２層目の
別０□膜、１３′は第２層目のアルａニウム膜、１７は
膜厚５００ Ａ程度の薄いＳｉｎ、膜である。第３図（
ａｌは平坦なアルミニウム膜１３をＳｉｎ。
用金属バンプの断面図を示しており、第１図と同一部位
には同一記号が付けであるが、他の１２゛は第２層目の
別０□膜、１３′は第２層目のアルａニウム膜、１７は
膜厚５００ Ａ程度の薄いＳｉｎ、膜である。第３図（
ａｌは平坦なアルミニウム膜１３をＳｉｎ。
膜からなるフィールド絶縁膜１１の上に延在させた構造
で、半導体チップの設計上から他の位置に放熱用金属バ
ンプを移した構造である。第３開山）は平坦化して放熱
用金属バンプの高さを揃えるために第２層目のアルミニ
ウム膜１３’を介在させた構造、第３図（Ｃ１は絶縁を
保つために膜厚５００人程度の簿い５ｉＯｚ膜を介して
放熱用金属バンプを設けた構造、第３図（ｄｌは平坦な
アルミニウム膜を介在させることなく、直ちに半導体チ
ップ主面１０に放熱用金属バンプを設けた構造である。
で、半導体チップの設計上から他の位置に放熱用金属バ
ンプを移した構造である。第３開山）は平坦化して放熱
用金属バンプの高さを揃えるために第２層目のアルミニ
ウム膜１３’を介在させた構造、第３図（Ｃ１は絶縁を
保つために膜厚５００人程度の簿い５ｉＯｚ膜を介して
放熱用金属バンプを設けた構造、第３図（ｄｌは平坦な
アルミニウム膜を介在させることなく、直ちに半導体チ
ップ主面１０に放熱用金属バンプを設けた構造である。
上記のいずれも本発明にかかる他の放熱用金属バンプの
構造例を示すものである。
構造例を示すものである。
そのようにすれば、同様に従来の放熱型半導体装置に比
べれば放熱性が改善され、半導体装置の信頼性を向上さ
せることができる。
べれば放熱性が改善され、半導体装置の信頼性を向上さ
せることができる。
上記は金バンプについて説明したが、モの他の半田バン
プを設けても同様の効果が得られるものである。
プを設けても同様の効果が得られるものである。
以上の説明から明らかなように、本発明にかかる放熱用
半導体装置によれば、放熱性が改善されて半導体チップ
の発熱温度を低下させることができ、半導体回路の劣化
や破壊を一層減少させて、その信頼性向上に貢献するも
のである。
半導体装置によれば、放熱性が改善されて半導体チップ
の発熱温度を低下させることができ、半導体回路の劣化
や破壊を一層減少させて、その信頼性向上に貢献するも
のである。
第１図は本発明にかかる放熱型半導体装置の断面図、
第２図は本発明にかかる放熱用金属バンプの断面図、
第３図（ａ）〜（ｄ）は本発明にかかる他の放熱用金属
バンプの断面図、 第４図は従来の放熱型半導体装置の断面図である。 図において、 ｌはキャップ、 ２は半導体チップ、 ３は基板、 ４はリードビン、 ５は放熱部材、 ６は溶着材、 ７はタブ、 ８は金属バンプ、 ９はタブリード、 １０は半導体チップ主面、 １１はＳｉＯ□膜からなるフィールド絶縁膜、１２、１
２°、１７はＳｉＯ□膜、 １３．１３’はアルミニウム膜、 １４はＰＳＧ膜、 １５はバリヤメタル膜、 １６は金バンプ を示している。
バンプの断面図、 第４図は従来の放熱型半導体装置の断面図である。 図において、 ｌはキャップ、 ２は半導体チップ、 ３は基板、 ４はリードビン、 ５は放熱部材、 ６は溶着材、 ７はタブ、 ８は金属バンプ、 ９はタブリード、 １０は半導体チップ主面、 １１はＳｉＯ□膜からなるフィールド絶縁膜、１２、１
２°、１７はＳｉＯ□膜、 １３．１３’はアルミニウム膜、 １４はＰＳＧ膜、 １５はバリヤメタル膜、 １６は金バンプ を示している。
Claims (1)
- 半導体チップの主面に設けた単数または複数の金属バン
プをキャップの放熱部材に接着して熱放散させる構造を
備えてなることを特徴とする放熱型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213262A JPH0377355A (ja) | 1989-08-19 | 1989-08-19 | 放熱型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213262A JPH0377355A (ja) | 1989-08-19 | 1989-08-19 | 放熱型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0377355A true JPH0377355A (ja) | 1991-04-02 |
Family
ID=16636185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213262A Pending JPH0377355A (ja) | 1989-08-19 | 1989-08-19 | 放熱型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0377355A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508230A (en) * | 1993-07-29 | 1996-04-16 | Motorola, Inc. | Method for making a semiconductor device with diamond heat dissipation layer |
| US5786635A (en) * | 1996-12-16 | 1998-07-28 | International Business Machines Corporation | Electronic package with compressible heatsink structure |
| KR100423383B1 (ko) * | 1995-06-09 | 2004-06-16 | 비디오칼라, 에스.피.에이. | 편향요크로킹장치 |
-
1989
- 1989-08-19 JP JP1213262A patent/JPH0377355A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508230A (en) * | 1993-07-29 | 1996-04-16 | Motorola, Inc. | Method for making a semiconductor device with diamond heat dissipation layer |
| KR100423383B1 (ko) * | 1995-06-09 | 2004-06-16 | 비디오칼라, 에스.피.에이. | 편향요크로킹장치 |
| US5786635A (en) * | 1996-12-16 | 1998-07-28 | International Business Machines Corporation | Electronic package with compressible heatsink structure |
| US6245186B1 (en) | 1996-12-16 | 2001-06-12 | International Business Machines Corporation | Electronic package with compressible heatsink structure |
| US6255136B1 (en) | 1996-12-16 | 2001-07-03 | International Business Machines Corporation | Method of making electronic package with compressible heatsink structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764804A (en) | Semiconductor device and process for producing the same | |
| US7319051B2 (en) | Thermally enhanced metal capped BGA package | |
| US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US7786486B2 (en) | Double-sided package for power module | |
| US7936054B2 (en) | Multi-chip package | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| US7772692B2 (en) | Semiconductor device with cooling member | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| JP2002270743A (ja) | 半導体素子の実装構造 | |
| US20020185726A1 (en) | Heat pipe thermal management of high potential electronic chip packages | |
| JPH01253942A (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| KR100855790B1 (ko) | 마이크로전자 장치 및 이를 제조하는 방법 | |
| JPH0677357A (ja) | 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法 | |
| JP3905580B2 (ja) | 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路 | |
| KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2000174180A (ja) | 半導体装置 | |
| TWI460831B (zh) | 電子組裝體 | |
| JPH0377355A (ja) | 放熱型半導体装置 | |
| JP2002141436A (ja) | 半導体装置及びその製造方法 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JP3193142B2 (ja) | 基 板 | |
| JPH10233473A (ja) | 半導体素子の放熱構造とその放熱方法 | |
| TWM593659U (zh) | 直接導出電子元件熱能的封裝結構 | |
| CN102194802A (zh) | 电子组装体 |