JPS6017484A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、情報処理装置などに用いられる表示装置に関
する。

〈従来例の構成とその問題点シ 一般に、漢字などの文字情報以外に図形や画像をも処理
できる情報処理装置においては、図形や画像の所望領域
に文字や別の図形を発生したり、異なる画像を挿入する
などの操作を表示装置の画面上において行うことが多い
。この場合、オペレータは所望領域に発生可能な文字数
や、挿入可能な画像の大きさを知る必要がある。つまり
所望領域の距離情報または面積情報を知る必要があるが
、従来はそのような情報をつぎのイないし）・の方法に
よって得ている。

イ　表示装置の画面に一文字長のカーソルを表示させ、
このカーソルを所望領域内に水平方向、垂直方向に移動
することにより、その移動量から上記の距離または面積
情報を得る。

口　第１図に示すように、画面１の隅にスケ−ルパター
ン２を表示し、このスケールパターンを基準として所望
領域の距離または面積情報を得る。

ハ　第２図に示すように、画面１に１文字ピ・ソテの格
子状のパターン（罫線パターン）３を発生し、このパタ
ーンから上記距離または面積情報を知る。

しかしながら、イの方法はカーソルを移動させる操作が
必要であ知オペレータの負担が大きいという問題がある
。口の方法は画面が大型化すると、所望領域からスケー
ルパターンが遠くなるため、オペレータの視線の移動量
が増加しオペレータの疲労度が大きいこと、さらに距離
または面積情報を誤まって認識する危険が大きいという
欠点がある。ハの方法は、所定領域以外にも格子状パタ
ーンが表示されるため、表示文字が読みにくくなる外、
表示画像の点部分においては格子状パターンを識別でき
なくなるという問題点がある。

〈発明の目的〉 本発明は、上記従来の問題点を解消するもので、画面の
任意の領域にのみ格子状の罫線パターンを発生させるこ
とができ、かつ、そのパターンを表示画像にかかわらず
容易に識別可能とした表示装置を提供することを目的と
する。

〈発明の構成〉 本発明は、表示手段の画面走査と同期をとって記憶手段
から読出したデータをパターン変換手段によって対応す
るパターンの信号に変換し、表示手段に入力し表示させ
る表示装置において、表示手段の画面走査と同期をとっ
て罫線パターンの信号を発生し、出力するパターン発生
手段と、パターン変換手段の出力信号とパターン発生手
段の出力信号との論理演算信号を出力する論理演算手段
と、論理演算手段の出力信号またはパターン変換手段の
出力信号の一方を選択して表示手段に入力する信号選択
手段とをもうけ、その信号選択を記憶手段から読み出さ
れたデータの一部のビットの値により制御することによ
って上述の目的を達成せんとするものである。

〈実施例の説明〉 以下、図面を参照し本発明の詳細な説明する。

第３図は、本発明の一実施例による表示装置のブロック
図である。この図において、１１はＣＲＴユニットであ
り、画面をラスク走査しながらマルチプレクサ１２より
入力される信号に対応するパターンを表示する。１３は
表示メモリ、１４はそのアドレスカウンタである。この
アドレスカウンタの値はＣＲＴユニット１１の画面走査
と同期して更新されるものであシ、表示メモリ１３の記
憶データはアドレスカウンタ１４の値で指定されるアド
レスよｊｊ）ＣＲＴユニー、　ト１１の画面走査と同期
して順次読み出される。表示メモリ１３の記憶データは
、ＣＲＴユニット１１の画面に表示すべきパターンを指
定するアドレス情報ビットＡと、後述の罫線パターンの
表示を制御するための罫線表示を制御するための罫線制
御情報ピッ）Ｂとがらなシ、アドレス情報ビットへはパ
ターンメモリ１６に入力され、罫線表示制御情報ピッ）
Ｂは同期化回路１６に入力される。パターンメモリ１６
はパターン変換手段として働くものであり、アドレスカ
ウンタ１４の出力信号（走査線番号情報）によって指定
されるアドレスにより、特定のドツトパターンの信号を
シリアルに出力する。このドツトパターンの信号はマル
チプレクサ１２と排他的論理和ゲート１７に入力される
。

１８は罫線パターンを記憶している罫線パターンメモリ
、１９はアドレスカウンタ１４の値から罫線パターンメ
モリ１已に対するアドレス信号を作成するアドレス変換
回路である。これらの罫線パターンメモリ１Ｂとアドレ
ス変換回路１９、およびアドレスカウンタ１４は、ＣＲ
Ｔユニット１１の画面走査と同期をとって罫線パターン
（ドツトパターン）の信号をシリアルに発生するための
パターン発生手段を構成している。発生された罫線パタ
ーンの信号は排他的論理和ゲート１７に入力され、この
ゲートの出力信号はマルチプレクサ１２に入力される。

同期化回路１６からは、罫線表示制御情報ピッ）Ｂが表
示メモリ１３の読出し動作と同期化されてマルチプレク
サに入力される。マルチプレクサ１２は、罫線表示制御
情報ビットがｏｎの時はパターンメモリ１６の出力信号
を選択してＣＲＴユニット１１に入力し、罫線表示制御
情報ビットが１”の時、排他的論理和ゲート１７の出力
信号を選択してＣＲＴユニット１１に入力する。

第４図は上記パターン発生手段によって発生される罫線
パターンの単位ブロックを示す図であり、第５図は罫線
パターンメモリ１８に記憶されているパターンを示す図
である。この図に示されるように、ｍＸ１ビツトの３つ
のパターンＰＡ　、　ＰＢ　。

ＰＣが罫線パターンメモリ１８に記憶されている。

この場合、アドレス変換回路１９の動作は次の通りであ
る。まず、アドレスカウンタ１４で示される走査線番号
をＯ−ｍ　−１までの値、すなわち走査線番号をｍで除
した時の全数に変換する。次にこの全数を罫線パターン
メモリ１８のアドレスに変換する。具体的に言うと、全
数がＱまたはｍ−１の時に、パターンＰＡを指定するア
ドレス信号を出力し、全数が１から３またはｍ　−４か
らｍ　−２の時にはパターンＰＢを指定するアドレス信
号を出力し、また全数がそれ以外の値の時はノシターン
ＰＣを指定するアドレス信号を出力する。

次に第３図を再び参照して動作を説明する。

ＣＲＴユニット１１の画面走査と同期して表示メモリ１
３の記憶データが順次読み出され、それに対応するパタ
ーンの信号がノ（ターンメモリ１５より順次送出される
。同時に罫線）くターンメモリ１８より、第４図に示す
パターンを単位ブロックとした罫線パターンの信号が１
臓次読み出される。

表示メモリ１３より読出されるデータの罫線表示制御情
報ビットがａＯ＃の場合、ツクターンメモリ１６の出力
信号がマルチプレクサ１２を経由してＣＲＴディスプレ
イ１１に送られ、画面に表示される。

罫線表示制御情報ビットが１”の時は、排他的論理和ゲ
ート１７の出力信号がマルチプレクサ１２を介してＣＲ
Ｔユニット１１に送られ画面に表示される。すなわち、
表示メモリ１３の記憶データに対応するパターンと、罫
線ノくターンとの排他的論理和パターンがＣＲＴユニッ
ト１１の画面に表示される。しだがって１画面の所望の
領域の走査期間を表示メモリ１３よシ読出されるデータ
の罫線表示制御情報のビットのみ１”にセットしておけ
ば、その領域でのみ罫線パターンを表示させ、それ以外
の領域には罫線パターンを表示させないようにすること
ができる。

第６図は表示例を示す図である。この図において、点線
２０で囲んだ領域の走査期間においては、罫線表示制御
情報ビットが１”であり、罫線パターンが図示のように
表示される。ここで２１は表示メモリ１３の記憶データ
に対応するパターンであり、このパターン２１の内部に
おいては、罫線パターンは白ぬきのパターンとして表示
される。

したがって、表示画像と関係なく、常に罫線パターンは
明瞭に識別可能となる。

なお、本実施例において罫線パターンメモリ８より全ピ
ット“Ｏ＃　（全ピット白）の信号を常時発生させた場
合、罫線表示制御情報ビソトパ１”に設定した画面領域
でのみ、画像を白黒反転して表示させることができる。

また、罫線パターンメモリ１８に適当なパターンを記憶
させておくことにより、図形や画像に専用のカーソル（
ブロックカーソル）を表示させることができる。

以上、１実施例について詳細に説明したが、本発明は同
実施例にのみ限定されるものではない。

たとえば、罫線パターンは必要に応じ変更してもよく、
また表示装置の各部の構成も適宜変更し得るものである
。

〈発明の効果〉 上述のように本発明は、記憶手段の読出しデータに対応
するパターン、またはそのノくターンと罫線パターンと
を論理演算したノくターンを、記憶手段の読出しデータ
の一部ビットの値にしたがって選択的に画面に表示させ
る構成であり、オペレータは記憶手段の記憶データの一
部のビットの設定のみによって、画面の必要な領域に表
示画像との識別が容易な罫線パターンを表示させること
ができるだめ、オペレータは所望領域に発生可能な文字
数や挿入可能な画像の大きさを迅速かつ確実に知ること
ができ、文字発生や画像挿入などの操作の効率を向上し
、かつオペレータの疲労を軽減できるという効果が得ら
れる。

【図面の簡単な説明】

第１図は従来の表示装置における表示例を示す図、第２
図は従来の表示装装置における他の表示例を示す図、第
３図は本発明の一実施例による表示装置のブロック図、
第４図は罫線パターンの単位ブロックを示す図、第６図
は罫線パターンメモリに記憶されたパターンを示す図、
第６図は同実施例における表示例を示す図である。 １１・・・・・・ＣＲＴユニット、１２・・・・・・マ
ルチフレフサ、１３・・・・・・表示メモリ、１４・・
・・・・アドレスカウンタ、１６・・・・・・パターン
メモリ、１６°゛・・・同期化回路、１７・・・・・・
排他的論理和ゲート、１８・・・・・・罫線パターンメ
モリ、１９・・・・・・アドレス変換回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第３図 第４図 ティ〉 第５図 第６図

Claims (1)

【特許請求の範囲】
1. 表示手段と、この表示手段の画面走査と同期をとって記
   憶データを順次出力する記憶手段と、上記記憶手段の出
   力データを対応するパターンの信号に変換し出力するパ
   ターン変換手段と、上記表示手段の画面走査と同期をと
   って罫線パターンの信号を発生し出力するパターン発生
   手段と、上記パターン変換手段の出力信号と上記パター
   ン発生手段の出力信号との間で特定の論理演算を行い、
   その論理演算の結果の信号を出力する論理演算手段と、
   上記記憶手段の出力データの２部ビットの値に従って、
   上記パターン変換手段の出力信号または上記論理演算手
   段の出力信号の一方を選択して上記表示手段へ入力する
   信号選択手段とを有し、上記表示手段は上記信号選択手
   段よシ入力される（ｉ４のパターンを画面に表示するよ
   うにしてなる表示装置。