JPS6017484A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6017484A JPS6017484A JP58125056A JP12505683A JPS6017484A JP S6017484 A JPS6017484 A JP S6017484A JP 58125056 A JP58125056 A JP 58125056A JP 12505683 A JP12505683 A JP 12505683A JP S6017484 A JPS6017484 A JP S6017484A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- signal
- display
- ruled line
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Or Creating Images (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、情報処理装置などに用いられる表示装置に関
する。
する。
〈従来例の構成とその問題点シ
一般に、漢字などの文字情報以外に図形や画像をも処理
できる情報処理装置においては、図形や画像の所望領域
に文字や別の図形を発生したり、異なる画像を挿入する
などの操作を表示装置の画面上において行うことが多い
。この場合、オペレータは所望領域に発生可能な文字数
や、挿入可能な画像の大きさを知る必要がある。つまり
所望領域の距離情報または面積情報を知る必要があるが
、従来はそのような情報をつぎのイないし)・の方法に
よって得ている。
できる情報処理装置においては、図形や画像の所望領域
に文字や別の図形を発生したり、異なる画像を挿入する
などの操作を表示装置の画面上において行うことが多い
。この場合、オペレータは所望領域に発生可能な文字数
や、挿入可能な画像の大きさを知る必要がある。つまり
所望領域の距離情報または面積情報を知る必要があるが
、従来はそのような情報をつぎのイないし)・の方法に
よって得ている。
イ 表示装置の画面に一文字長のカーソルを表示させ、
このカーソルを所望領域内に水平方向、垂直方向に移動
することにより、その移動量から上記の距離または面積
情報を得る。
このカーソルを所望領域内に水平方向、垂直方向に移動
することにより、その移動量から上記の距離または面積
情報を得る。
口 第1図に示すように、画面1の隅にスケ−ルパター
ン2を表示し、このスケールパターンを基準として所望
領域の距離または面積情報を得る。
ン2を表示し、このスケールパターンを基準として所望
領域の距離または面積情報を得る。
ハ 第2図に示すように、画面1に1文字ピ・ソテの格
子状のパターン(罫線パターン)3を発生し、このパタ
ーンから上記距離または面積情報を知る。
子状のパターン(罫線パターン)3を発生し、このパタ
ーンから上記距離または面積情報を知る。
しかしながら、イの方法はカーソルを移動させる操作が
必要であ知オペレータの負担が大きいという問題がある
。口の方法は画面が大型化すると、所望領域からスケー
ルパターンが遠くなるため、オペレータの視線の移動量
が増加しオペレータの疲労度が大きいこと、さらに距離
または面積情報を誤まって認識する危険が大きいという
欠点がある。ハの方法は、所定領域以外にも格子状パタ
ーンが表示されるため、表示文字が読みにくくなる外、
表示画像の点部分においては格子状パターンを識別でき
なくなるという問題点がある。
必要であ知オペレータの負担が大きいという問題がある
。口の方法は画面が大型化すると、所望領域からスケー
ルパターンが遠くなるため、オペレータの視線の移動量
が増加しオペレータの疲労度が大きいこと、さらに距離
または面積情報を誤まって認識する危険が大きいという
欠点がある。ハの方法は、所定領域以外にも格子状パタ
ーンが表示されるため、表示文字が読みにくくなる外、
表示画像の点部分においては格子状パターンを識別でき
なくなるという問題点がある。
〈発明の目的〉
本発明は、上記従来の問題点を解消するもので、画面の
任意の領域にのみ格子状の罫線パターンを発生させるこ
とができ、かつ、そのパターンを表示画像にかかわらず
容易に識別可能とした表示装置を提供することを目的と
する。
任意の領域にのみ格子状の罫線パターンを発生させるこ
とができ、かつ、そのパターンを表示画像にかかわらず
容易に識別可能とした表示装置を提供することを目的と
する。
〈発明の構成〉
本発明は、表示手段の画面走査と同期をとって記憶手段
から読出したデータをパターン変換手段によって対応す
るパターンの信号に変換し、表示手段に入力し表示させ
る表示装置において、表示手段の画面走査と同期をとっ
て罫線パターンの信号を発生し、出力するパターン発生
手段と、パターン変換手段の出力信号とパターン発生手
段の出力信号との論理演算信号を出力する論理演算手段
と、論理演算手段の出力信号またはパターン変換手段の
出力信号の一方を選択して表示手段に入力する信号選択
手段とをもうけ、その信号選択を記憶手段から読み出さ
れたデータの一部のビットの値により制御することによ
って上述の目的を達成せんとするものである。
から読出したデータをパターン変換手段によって対応す
るパターンの信号に変換し、表示手段に入力し表示させ
る表示装置において、表示手段の画面走査と同期をとっ
て罫線パターンの信号を発生し、出力するパターン発生
手段と、パターン変換手段の出力信号とパターン発生手
段の出力信号との論理演算信号を出力する論理演算手段
と、論理演算手段の出力信号またはパターン変換手段の
出力信号の一方を選択して表示手段に入力する信号選択
手段とをもうけ、その信号選択を記憶手段から読み出さ
れたデータの一部のビットの値により制御することによ
って上述の目的を達成せんとするものである。
〈実施例の説明〉
以下、図面を参照し本発明の詳細な説明する。
第3図は、本発明の一実施例による表示装置のブロック
図である。この図において、11はCRTユニットであ
り、画面をラスク走査しながらマルチプレクサ12より
入力される信号に対応するパターンを表示する。13は
表示メモリ、14はそのアドレスカウンタである。この
アドレスカウンタの値はCRTユニット11の画面走査
と同期して更新されるものであシ、表示メモリ13の記
憶データはアドレスカウンタ14の値で指定されるアド
レスよjj)CRTユニー、 ト11の画面走査と同期
して順次読み出される。表示メモリ13の記憶データは
、CRTユニット11の画面に表示すべきパターンを指
定するアドレス情報ビットAと、後述の罫線パターンの
表示を制御するための罫線表示を制御するための罫線制
御情報ピッ)Bとがらなシ、アドレス情報ビットへはパ
ターンメモリ16に入力され、罫線表示制御情報ピッ)
Bは同期化回路16に入力される。パターンメモリ16
はパターン変換手段として働くものであり、アドレスカ
ウンタ14の出力信号(走査線番号情報)によって指定
されるアドレスにより、特定のドツトパターンの信号を
シリアルに出力する。このドツトパターンの信号はマル
チプレクサ12と排他的論理和ゲート17に入力される
。
図である。この図において、11はCRTユニットであ
り、画面をラスク走査しながらマルチプレクサ12より
入力される信号に対応するパターンを表示する。13は
表示メモリ、14はそのアドレスカウンタである。この
アドレスカウンタの値はCRTユニット11の画面走査
と同期して更新されるものであシ、表示メモリ13の記
憶データはアドレスカウンタ14の値で指定されるアド
レスよjj)CRTユニー、 ト11の画面走査と同期
して順次読み出される。表示メモリ13の記憶データは
、CRTユニット11の画面に表示すべきパターンを指
定するアドレス情報ビットAと、後述の罫線パターンの
表示を制御するための罫線表示を制御するための罫線制
御情報ピッ)Bとがらなシ、アドレス情報ビットへはパ
ターンメモリ16に入力され、罫線表示制御情報ピッ)
Bは同期化回路16に入力される。パターンメモリ16
はパターン変換手段として働くものであり、アドレスカ
ウンタ14の出力信号(走査線番号情報)によって指定
されるアドレスにより、特定のドツトパターンの信号を
シリアルに出力する。このドツトパターンの信号はマル
チプレクサ12と排他的論理和ゲート17に入力される
。
18は罫線パターンを記憶している罫線パターンメモリ
、19はアドレスカウンタ14の値から罫線パターンメ
モリ1已に対するアドレス信号を作成するアドレス変換
回路である。これらの罫線パターンメモリ1Bとアドレ
ス変換回路19、およびアドレスカウンタ14は、CR
Tユニット11の画面走査と同期をとって罫線パターン
(ドツトパターン)の信号をシリアルに発生するための
パターン発生手段を構成している。発生された罫線パタ
ーンの信号は排他的論理和ゲート17に入力され、この
ゲートの出力信号はマルチプレクサ12に入力される。
、19はアドレスカウンタ14の値から罫線パターンメ
モリ1已に対するアドレス信号を作成するアドレス変換
回路である。これらの罫線パターンメモリ1Bとアドレ
ス変換回路19、およびアドレスカウンタ14は、CR
Tユニット11の画面走査と同期をとって罫線パターン
(ドツトパターン)の信号をシリアルに発生するための
パターン発生手段を構成している。発生された罫線パタ
ーンの信号は排他的論理和ゲート17に入力され、この
ゲートの出力信号はマルチプレクサ12に入力される。
同期化回路16からは、罫線表示制御情報ピッ)Bが表
示メモリ13の読出し動作と同期化されてマルチプレク
サに入力される。マルチプレクサ12は、罫線表示制御
情報ビットがonの時はパターンメモリ16の出力信号
を選択してCRTユニット11に入力し、罫線表示制御
情報ビットが1”の時、排他的論理和ゲート17の出力
信号を選択してCRTユニット11に入力する。
示メモリ13の読出し動作と同期化されてマルチプレク
サに入力される。マルチプレクサ12は、罫線表示制御
情報ビットがonの時はパターンメモリ16の出力信号
を選択してCRTユニット11に入力し、罫線表示制御
情報ビットが1”の時、排他的論理和ゲート17の出力
信号を選択してCRTユニット11に入力する。
第4図は上記パターン発生手段によって発生される罫線
パターンの単位ブロックを示す図であり、第5図は罫線
パターンメモリ18に記憶されているパターンを示す図
である。この図に示されるように、mX1ビツトの3つ
のパターンPA 、 PB 。
パターンの単位ブロックを示す図であり、第5図は罫線
パターンメモリ18に記憶されているパターンを示す図
である。この図に示されるように、mX1ビツトの3つ
のパターンPA 、 PB 。
PCが罫線パターンメモリ18に記憶されている。
この場合、アドレス変換回路19の動作は次の通りであ
る。まず、アドレスカウンタ14で示される走査線番号
をO−m −1までの値、すなわち走査線番号をmで除
した時の全数に変換する。次にこの全数を罫線パターン
メモリ18のアドレスに変換する。具体的に言うと、全
数がQまたはm−1の時に、パターンPAを指定するア
ドレス信号を出力し、全数が1から3またはm −4か
らm −2の時にはパターンPBを指定するアドレス信
号を出力し、また全数がそれ以外の値の時はノシターン
PCを指定するアドレス信号を出力する。
る。まず、アドレスカウンタ14で示される走査線番号
をO−m −1までの値、すなわち走査線番号をmで除
した時の全数に変換する。次にこの全数を罫線パターン
メモリ18のアドレスに変換する。具体的に言うと、全
数がQまたはm−1の時に、パターンPAを指定するア
ドレス信号を出力し、全数が1から3またはm −4か
らm −2の時にはパターンPBを指定するアドレス信
号を出力し、また全数がそれ以外の値の時はノシターン
PCを指定するアドレス信号を出力する。
次に第3図を再び参照して動作を説明する。
CRTユニット11の画面走査と同期して表示メモリ1
3の記憶データが順次読み出され、それに対応するパタ
ーンの信号がノ(ターンメモリ15より順次送出される
。同時に罫線)くターンメモリ18より、第4図に示す
パターンを単位ブロックとした罫線パターンの信号が1
臓次読み出される。
3の記憶データが順次読み出され、それに対応するパタ
ーンの信号がノ(ターンメモリ15より順次送出される
。同時に罫線)くターンメモリ18より、第4図に示す
パターンを単位ブロックとした罫線パターンの信号が1
臓次読み出される。
表示メモリ13より読出されるデータの罫線表示制御情
報ビットがaO#の場合、ツクターンメモリ16の出力
信号がマルチプレクサ12を経由してCRTディスプレ
イ11に送られ、画面に表示される。
報ビットがaO#の場合、ツクターンメモリ16の出力
信号がマルチプレクサ12を経由してCRTディスプレ
イ11に送られ、画面に表示される。
罫線表示制御情報ビットが1”の時は、排他的論理和ゲ
ート17の出力信号がマルチプレクサ12を介してCR
Tユニット11に送られ画面に表示される。すなわち、
表示メモリ13の記憶データに対応するパターンと、罫
線ノくターンとの排他的論理和パターンがCRTユニッ
ト11の画面に表示される。しだがって1画面の所望の
領域の走査期間を表示メモリ13よシ読出されるデータ
の罫線表示制御情報のビットのみ1”にセットしておけ
ば、その領域でのみ罫線パターンを表示させ、それ以外
の領域には罫線パターンを表示させないようにすること
ができる。
ート17の出力信号がマルチプレクサ12を介してCR
Tユニット11に送られ画面に表示される。すなわち、
表示メモリ13の記憶データに対応するパターンと、罫
線ノくターンとの排他的論理和パターンがCRTユニッ
ト11の画面に表示される。しだがって1画面の所望の
領域の走査期間を表示メモリ13よシ読出されるデータ
の罫線表示制御情報のビットのみ1”にセットしておけ
ば、その領域でのみ罫線パターンを表示させ、それ以外
の領域には罫線パターンを表示させないようにすること
ができる。
第6図は表示例を示す図である。この図において、点線
20で囲んだ領域の走査期間においては、罫線表示制御
情報ビットが1”であり、罫線パターンが図示のように
表示される。ここで21は表示メモリ13の記憶データ
に対応するパターンであり、このパターン21の内部に
おいては、罫線パターンは白ぬきのパターンとして表示
される。
20で囲んだ領域の走査期間においては、罫線表示制御
情報ビットが1”であり、罫線パターンが図示のように
表示される。ここで21は表示メモリ13の記憶データ
に対応するパターンであり、このパターン21の内部に
おいては、罫線パターンは白ぬきのパターンとして表示
される。
したがって、表示画像と関係なく、常に罫線パターンは
明瞭に識別可能となる。
明瞭に識別可能となる。
なお、本実施例において罫線パターンメモリ8より全ピ
ット“O# (全ピット白)の信号を常時発生させた場
合、罫線表示制御情報ビソトパ1”に設定した画面領域
でのみ、画像を白黒反転して表示させることができる。
ット“O# (全ピット白)の信号を常時発生させた場
合、罫線表示制御情報ビソトパ1”に設定した画面領域
でのみ、画像を白黒反転して表示させることができる。
また、罫線パターンメモリ18に適当なパターンを記憶
させておくことにより、図形や画像に専用のカーソル(
ブロックカーソル)を表示させることができる。
させておくことにより、図形や画像に専用のカーソル(
ブロックカーソル)を表示させることができる。
以上、1実施例について詳細に説明したが、本発明は同
実施例にのみ限定されるものではない。
実施例にのみ限定されるものではない。
たとえば、罫線パターンは必要に応じ変更してもよく、
また表示装置の各部の構成も適宜変更し得るものである
。
また表示装置の各部の構成も適宜変更し得るものである
。
〈発明の効果〉
上述のように本発明は、記憶手段の読出しデータに対応
するパターン、またはそのノくターンと罫線パターンと
を論理演算したノくターンを、記憶手段の読出しデータ
の一部ビットの値にしたがって選択的に画面に表示させ
る構成であり、オペレータは記憶手段の記憶データの一
部のビットの設定のみによって、画面の必要な領域に表
示画像との識別が容易な罫線パターンを表示させること
ができるだめ、オペレータは所望領域に発生可能な文字
数や挿入可能な画像の大きさを迅速かつ確実に知ること
ができ、文字発生や画像挿入などの操作の効率を向上し
、かつオペレータの疲労を軽減できるという効果が得ら
れる。
するパターン、またはそのノくターンと罫線パターンと
を論理演算したノくターンを、記憶手段の読出しデータ
の一部ビットの値にしたがって選択的に画面に表示させ
る構成であり、オペレータは記憶手段の記憶データの一
部のビットの設定のみによって、画面の必要な領域に表
示画像との識別が容易な罫線パターンを表示させること
ができるだめ、オペレータは所望領域に発生可能な文字
数や挿入可能な画像の大きさを迅速かつ確実に知ること
ができ、文字発生や画像挿入などの操作の効率を向上し
、かつオペレータの疲労を軽減できるという効果が得ら
れる。
第1図は従来の表示装置における表示例を示す図、第2
図は従来の表示装装置における他の表示例を示す図、第
3図は本発明の一実施例による表示装置のブロック図、
第4図は罫線パターンの単位ブロックを示す図、第6図
は罫線パターンメモリに記憶されたパターンを示す図、
第6図は同実施例における表示例を示す図である。 11・・・・・・CRTユニット、12・・・・・・マ
ルチフレフサ、13・・・・・・表示メモリ、14・・
・・・・アドレスカウンタ、16・・・・・・パターン
メモリ、16°゛・・・同期化回路、17・・・・・・
排他的論理和ゲート、18・・・・・・罫線パターンメ
モリ、19・・・・・・アドレス変換回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 第4図 ティ〉 第5図 第6図
図は従来の表示装装置における他の表示例を示す図、第
3図は本発明の一実施例による表示装置のブロック図、
第4図は罫線パターンの単位ブロックを示す図、第6図
は罫線パターンメモリに記憶されたパターンを示す図、
第6図は同実施例における表示例を示す図である。 11・・・・・・CRTユニット、12・・・・・・マ
ルチフレフサ、13・・・・・・表示メモリ、14・・
・・・・アドレスカウンタ、16・・・・・・パターン
メモリ、16°゛・・・同期化回路、17・・・・・・
排他的論理和ゲート、18・・・・・・罫線パターンメ
モリ、19・・・・・・アドレス変換回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 第4図 ティ〉 第5図 第6図
Claims (1)
- 表示手段と、この表示手段の画面走査と同期をとって記
憶データを順次出力する記憶手段と、上記記憶手段の出
力データを対応するパターンの信号に変換し出力するパ
ターン変換手段と、上記表示手段の画面走査と同期をと
って罫線パターンの信号を発生し出力するパターン発生
手段と、上記パターン変換手段の出力信号と上記パター
ン発生手段の出力信号との間で特定の論理演算を行い、
その論理演算の結果の信号を出力する論理演算手段と、
上記記憶手段の出力データの2部ビットの値に従って、
上記パターン変換手段の出力信号または上記論理演算手
段の出力信号の一方を選択して上記表示手段へ入力する
信号選択手段とを有し、上記表示手段は上記信号選択手
段よシ入力される(i4のパターンを画面に表示するよ
うにしてなる表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58125056A JPS6017484A (ja) | 1983-07-08 | 1983-07-08 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58125056A JPS6017484A (ja) | 1983-07-08 | 1983-07-08 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6017484A true JPS6017484A (ja) | 1985-01-29 |
Family
ID=14900725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58125056A Pending JPS6017484A (ja) | 1983-07-08 | 1983-07-08 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6017484A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61272880A (ja) * | 1985-05-29 | 1986-12-03 | Hitachi Ltd | 図形編集装置 |
-
1983
- 1983-07-08 JP JP58125056A patent/JPS6017484A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61272880A (ja) * | 1985-05-29 | 1986-12-03 | Hitachi Ltd | 図形編集装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5010324A (en) | Sequential page unit image display device having display control memory | |
JPS6017484A (ja) | 表示装置 | |
JPS644189B2 (ja) | ||
JPS5890692A (ja) | 文字情報処理装置の表示制御装置 | |
JPS60144789A (ja) | 文字図形表示制御装置 | |
JPS63104085A (ja) | デイスプレイ装置 | |
JPS628192A (ja) | カ−ソル制御回路 | |
JPS6314194A (ja) | 文字パタ−ンの編集登録装置 | |
JPH0334098B2 (ja) | ||
JPH0764524A (ja) | 画像表示装置 | |
JP2830113B2 (ja) | 図面入力方法 | |
JPS6057378A (ja) | ディスプレイ装置 | |
JPS58121090A (ja) | デイスプレイの表示制御装置 | |
JPS60170892A (ja) | デイスプレイ装置 | |
JPH0546137A (ja) | 矩形パターン発生回路 | |
JPS63201820A (ja) | 対話型計算機システムの画面レイアウト設定方式 | |
JPS58107583A (ja) | 表示装置 | |
JPS62269192A (ja) | 罫線発生・消去装置 | |
JPS5887587A (ja) | 文字表示装置 | |
JPS59211130A (ja) | 図形表示装置 | |
JPH0328719B2 (ja) | ||
JPH05273954A (ja) | 表示装置 | |
JPS63221386A (ja) | Crt表示方式 | |
JPH01142914A (ja) | 文字データ入出力方式 | |
JPS5866991A (ja) | カ−ソル表示制御方式 |