JPS6016781A - Character broadcast receiver - Google Patents

Abstract

PURPOSE:To improve the picture quality of a character broadcast screen and to simplify the entire function of a receiver by making the timing of synchronism due to a horizontal synchronizing signal prper at both signal input and output. CONSTITUTION:A television video signal is given to a character signal extracting section 9 and a synchronism separation section 1. A character signal extracted by the character signal extracting section 9 is serial/parallel-converted and stored in a memory 11 and then fed to a video switching section 15 as a display output signal from a display control section 12. The synchronism separation section 1 separates a vertical synchronizing signal S1 and the 1st horizontal synchronizing signal S2 and supplies them to the next stage. The 2nd horizontal synchronizing signal S3 having more stable phase is generated from this horizontal synchronizing signal S2 at a horizontal synchronizing signal generating circuit 2 and both horizontal synchronizing signals S2, S3 are fed to a basic clock section 6 and an address counter 7 through a switching circuit 5. A control signal S4 from the address counter 7 is used as the start timing of data storage and display.

Description

【発明の詳細な説明】 く技術分野〉 本発明は、テレビジョン映１象信号の垂直帰ｈｊ哨去期
間を利用し、その−水平走査期間を単位１にとするデー
タパケットにより伝送されてくる文字イ１゜号を受信す
る文字放送受信機に係り、特には文字信号入力を、処理
して表示出力信号に変ｌ突する／ステムに対する制御技
術に関する。[Detailed Description of the Invention] [Technical Field] The present invention utilizes the vertical homing period of a television image signal, and transmits data packets whose unit is a horizontal scanning period. The present invention relates to a teletext receiver that receives character A1, and in particular to a control technique for processing a character signal input and converting it into a display output signal/stem.

〈従来技術〉 文字を主体とする簡単な図形を含む文字情報イ１７、標
準方式のシーンビジョン信号を有する電波に多重して伝
送し、受信側ではテレビジョン受像機により上記文字１
；１ｆ報を随時受信し、必要に応じてテレビジョン画Ｉ
（１１上に映し出す文字情報の伝送方式が提案されてい
る。このような伝送方式において適用される一Ｊ二記文
字放送受信機１ｄ、一般にテレビジョン受信（幾に文字
放送デコーダを設けたものであり。この文字〕々送デコ
ーダは、テレビのアンテナから人力したテレビ電波の映
像信号の垂直帰線消去期間に重畳した文字信号を抜き出
し、これをテレビ画商に表示できるようにする操作を行
っている。ところで、このような文字放送受信機では、
人力電波からのデータの読込み、データ処理、文字信号
表示等をタイミングよく行うには、同期信号によってコ
ントロールすることが必要である。<Prior art> Character information 17, which includes simple graphics mainly consisting of characters, is multiplexed onto radio waves containing standard scene vision signals and transmitted, and on the receiving side, the above characters 1 are transmitted by a television receiver.
;Receive 1f news from time to time, and check TV picture I as needed.
(11) A transmission system for displaying text information on TV has been proposed. The 1J2 text broadcast receiver 1d applied in such a transmission system is generally a television reception system (which is equipped with a teletext decoder). Yes.This character] decoder extracts the character signal superimposed on the vertical blanking period of the video signal of the TV radio wave manually input from the TV antenna, and performs the operation to make it possible to display this to the TV picture dealer. By the way, in such a teletext receiver,
In order to read data from human-powered radio waves, process data, display character signals, etc. in a timely manner, it is necessary to control using synchronization signals.

この同期信号を得る方法の１つとして、テレビ電波の映
１象憤りに含まれる水平同期信号を分離して、これをタ
イミング信号として基本クロックその他に利用する方法
が広く行われている。Ｌころが、水平同期１ｄ号は、テ
レビ電波の低入力時にはノイズやゴースト等によって妨
害を受けやすく、そｉｔが画質低下やビット誤りなどの
一因となっている６、又、デコーダ内への文字信号人力
時と、表示出力のだめの表示メモリーへの書込み等を同
一のクロック信号によって行うと、タイミングのズレ等
を生じやすく、一般に望捷しくないので、両者を別系統
にすることが、多く行われているが、そのためには類似
した機能の回路を２つ必要とし、回路構成が複雑になる
とともに、コスト的にも高くつくものとなっている。One widely used method for obtaining this synchronization signal is to separate the horizontal synchronization signal included in the image of a television radio wave and use it as a timing signal for a basic clock or other purposes. However, the horizontal synchronization 1d signal is susceptible to interference by noise and ghosts when the input of TV radio waves is low, which contributes to image quality deterioration and bit errors. If the same clock signal is used to write the character signal manually and to write the display output to the display memory, it is likely to cause timing discrepancies and is generally undesirable, so the two are often separated into separate systems. However, this requires two circuits with similar functions, making the circuit configuration complex and increasing the cost.

〈目自勺〉 本発明はノイズ、ゴーストなどの影４’を含まないよう
にして文字放送画面の画質を向」ニし、４だスイッチン
グ回路を利用して、機器の１１１を造を＋＋ｉ中にする
ことを目的とする。The present invention improves the image quality of a teletext screen by eliminating shadows such as noise and ghosts, and uses a 4-channel switching circuit to create 111 devices. The purpose is to

〈実施例〉 以下、本発明を第１図に７Ｊｅす一実柿例に基ついて詳
却１に説明する。<Example> Hereinafter, the present invention will be explained in detail in detail 1 based on an example of a 7J persimmon shown in FIG.

第１図は、この実施例の全体のブロック図である。この
実施例の文字放送受信機の構成の慨安を説明する。この
丸施例の文字放送受信機は、図示］７ないテレビアノｊ
すと、テレビジョン信号をＲＩＰ増幅、Ｉ　Ｆ増幅及び
検波等の処理を行う受信部Ａｆイラする。この受イ＝部
で取り出され所定のレベルに増幅された一ｒレビジョン
映像信号は、通常のテレビジョンｌ１ｉＴ　’５として
、処理されたあと、映像リノ（・ｋ７’１ｌｓ１６を経
てＣＲＴに与えられる。一方、テレビション映１象信号
は、文字多重信号の処理のため、文字放内テコーダ部Ｂ
の文字信号抜取部９及び、同期分離Ｐｔ１ｌ　Ｉ　Ｋ与
えられる。文字信号抜取部９で抜取られた文字信号は、
／リアルノくラレル変換ＩＩ（１０Ｃ／ｊＪアルパラレ
ル変換され、〕＜ソファメモリ及びＮ　＞ｉ＜メモリ１
１のバッファメモリの部分にストアされる。このストア
のタイミングはアドレスカウンタ７によって制御される
。データ処理γ−１＋　１３１＋：ｉ：このバッファメ
モリ及び表示メモリ１１内のバッファメモリｈ１−のデ
ータを読み出し、それをＮｌ’６　ｉｂｃしプこ結果を
、バッファメモリ及び表示メ七り１１内の＋、％示メセ
メモリ分に格納する。１４は−ｔのだめのデータバスで
ある。この格納されたデータは、アドレスカウンタ７の
出勾信吋Ｓ４に制御されつつ、表示コントロール都１２
に供給され、ココテ種々コントロールを受け、ここから
表示出力信号としてととのえられてＡの映像切換え１５
へ送り出される。FIG. 1 is an overall block diagram of this embodiment. The general structure of the teletext receiver of this embodiment will be explained. The teletext receiver of this circle example is shown in the figure] 7.
Then, the receiver Af is activated, which processes the television signal by RIP amplification, IF amplification, detection, etc. The 1R revision video signal taken out by this receiver and amplified to a predetermined level is processed as a normal television l1iT'5 and then sent to a CRT via a video reno (*k7'1ls16). On the other hand, the television image signal is processed by the text-based telecoder unit B for processing the text-multiplexed signal.
A character signal extraction unit 9 and a synchronous separation Pt1lIK are provided. The character signal extracted by the character signal extraction section 9 is
/Real No parallel conversion II (10C/jJ parallel conversion,)
1 buffer memory. The timing of this store is controlled by the address counter 7. Data processing γ-1+ 131+:i: Read the data of buffer memory h1- in this buffer memory and display memory 11, perform Nl'6 ibc, and send the result to + in buffer memory and display memory 11. , % is stored in memory. 14 is a -t data bus. This stored data is controlled by the output signal S4 of the address counter 7, and is transmitted to the display control unit 12.
It is supplied to A, receives various controls, is output as a display output signal, and is used to switch the video of A 15.
sent to.

８はマルチプレクサで、データ処理部１３からのバッフ
ァメモリ及び表示メモリ１１へのアドレス信号Ｓ５と、
アドレスカラ／りからのアドレス信号Ｓ４を必要領応じ
て切換える操作を行う。又、・（ソファメモリ及び表示
メモリ１１の表示メモリー　ト部のメモリーのりフレツ
／ユは、アドレスカラ／タフの制御信号Ｓ４にコントロ
ールされて行われる。。8 is a multiplexer which receives an address signal S5 from the data processing unit 13 to the buffer memory and display memory 11;
An operation is performed to switch the address signal S4 from the address color/receiver as required. Also, (the sofa memory and display memory 11's display memory 11 memory paste/yu are controlled by the address color/tough control signal S4.

一方、同期分離部１は、文字映１象信号より垂直同期信
号Ｓ、　（第２図、第３図）と第一の水平向（υｊ信号
Ｓ２（第３図）を分離し、次段へ供給し−Ｃいつ１、な
お、垂直同期信号Ｓ１は、第一の水平同期（；４　ｋ−
ｊ　ｇ７に積分の操作をして作り出したもので、そのた
め信号Ｓｌと信号Ｓ２のタイミング関係はロックされた
もの罠なっている。水平同期信号発生部２に、第一の水
平同期信号Ｓ２を入力信号として、第２の水・１７一同
期［６号−（第３１’ＸＪ　）を作り出している。なお
。On the other hand, the synchronization separator 1 separates the vertical synchronization signal S (Figs. 2 and 3) and the first horizontal (υj signal S2 (Fig. 3)) from the character image signal and sends them to the next stage. The vertical synchronization signal S1 is the first horizontal synchronization signal (;4 k-
It was created by performing an integral operation on j g7, and therefore the timing relationship between the signal Sl and the signal S2 is locked. The first horizontal synchronization signal S2 is input to the horizontal synchronization signal generating section 2, and a second water/17-synchronization [No. 6-(No. 31'XJ)] is generated. In addition.

第２の水平同期信号Ｓ３は、テレビジョン内で発生さ所
て使用しているフライバンクパルスト同様なものであり
、従ってその発生回路はすでに周知のものである。第２
の水平同期信号Ｓ３は、第］の水平同期信号Ｓ、から作
り出したものであるから、第］の水１１Ｌ同期伯号Ｓ２
とはほぼフェイズロックされ／ζ状ｆ？２−にある。し
かし第１の水平同期信号がジッターなどのだめに変動を
生じても、第２の水平同期ｆｕ号ＩＥ、、　（ｒＪ、そ
れに対してはる力・に位相の安定した侶弓になっている
。両水平同期信号Ｓ２１　８３はスイッチング回路５を
通って基本クロック部６とアドレスカウンタｌに供給さ
れている。基本クロック部Ｇとアドレスカウンタ７では
、これらの信号をもとにし−０制御信号Ｓ４を作り、マ
ルチブレクサリを介してバッファメモリ及び表示メモリ
１１のバッフ−ｆメモ’Ｊ　７’Ｔｌｌ及び表示メモリ
部に供給している。この伝号Ｓ４１ツ１、バッファメモ
リ一部へのアクセス時には、データ格納の入力の開始に
、又、表示メモリ一部へのアクセス時には、表示メモリ
一部からの表示の開始のタイミングをとるのに二りとし
て使用される。バッファメモリ一部へのデータ格納時（
て使用する制御信号Ｓ４は、第１の水−・ｌ’　ｌｎｌ
　１１１１信号Ｓ２から作られ、一方、表示メモＩＪ　
ｉηＢ−＼の一〕′クセス時の信号Ｓ４は第２の水平同
期信号Ｓ３から作られる。そのために基本クロック６と
アドレスカウンタ７の入力側にスイッチ７７回路５を設
け、両水平同期信号Ｓ２．Ｓ３のうちの必決な水平同期
１，１号が、各々必要時に通るように、このスイッチ７
７回路５で時分割の形でコントロールしている。。The second horizontal synchronization signal S3 is similar to the flybank pulse generated and used in televisions, and its generation circuit is therefore already well known. Second
Since the horizontal synchronization signal S3 of is generated from the horizontal synchronization signal S of ]th, the horizontal synchronization signal S3 of
is almost phase-locked / ζ-shaped f? It is in 2-. However, even if the first horizontal synchronization signal fluctuates due to jitter or the like, the second horizontal synchronization signal FU IE,... (rJ) has a much more stable phase than that. Both horizontal synchronizing signals S21-83 are supplied to the basic clock section 6 and the address counter 1 through the switching circuit 5.The basic clock section G and the address counter 7 generate a -0 control signal S4 based on these signals. The signal S41 is supplied to the buffer memory and display memory 11's buffer memo 'J7'Tll and display memory section via the multiplexer.When this signal S4121 accesses a part of the buffer memory, It is used to start inputting data storage, and when accessing a part of the display memory, it is used to time the start of display from a part of the display memory.When storing data to a part of the buffer memory. (
The control signal S4 used for the first water-・l' lnl
1111 signal S2, while display memo IJ
The signal S4 at the time of accessing i.eta.B-\1]' is generated from the second horizontal synchronizing signal S3. For this purpose, a switch 77 circuit 5 is provided on the input side of the basic clock 6 and address counter 7, and both horizontal synchronizing signals S2. This switch 7 is set so that the horizontal synchronization signals 1 and 1, which are essential in S3, pass when necessary.
Seven circuits 5 control in a time-sharing manner. .

このように、バッファメモリー及びＳ　ｙｉ＋：メモリ
ー１１のバッファメモリ一部、表示メモリーｉ′ｉＢの
各々に対して、タイミング関係のよい信号Ｓ４を！ｊえ
ることができる。したがって、従来の技術て娃、システ
ムの中に、バッファメモリー用アトレスノノウンター、
表示用アドレスカウンター、基本クロ、ツク、基本カウ
ンターが必要であった部分を、この実施例では共通の基
本クロックとアドレスカウンターだけで簡単に構成する
ことができる。父、バッファメモリーと表示メモリーと
を１つの−ｒトレス力ウつターによって駆動で舞るので
、１つのメモリー内に両者を納めたり、さらには両者を
１つのナツプ内に格納したものに投首１することをも容
易にしている。In this way, the signal S4 with a good timing relationship is sent to each of the buffer memory, S yi+: a part of the buffer memory of the memory 11, and the display memory i'iB! I can do it. Therefore, in the conventional technology, there is an atres counter for the buffer memory in the system.
In this embodiment, the part that required a display address counter, a basic clock, a basic counter, and a basic counter can be simply configured with only a common basic clock and address counter. Father, since the buffer memory and display memory are driven by one -r stress output, it is possible to store both in one memory, or even to store both in one nap. It also makes it easy to do things like 1.

なお、スイッチング回路５は文字多重信号入力時は信号
Ｓ、か通るように、又、表示信号出力時は第２の信号Ｓ
３が通るようになっており、それは次の方法で行ってい
る。The switching circuit 5 passes the signal S when the character multiplex signal is input, and passes the second signal S when outputting the display signal.
3 is passed, and this is done in the following way.

ライン１３ウンター３とデコーダ４とを使って、スイッ
チ７７回路５を第１の信号Ｓ２　＄１！ｌ　Ｋ切りがえ
ているときｉ−、Ｊ：Ｈ（ハイ）レベルに、第２の信号
Ｓ３側に切りかえているときは、Ｌ（ロー）レベルにな
るような信号Ｓ６（第２図）を作って、その信号Ｓ６に
よってスイッチング回路６を制御している。Using line 13 counter 3 and decoder 4, switch 77 circuit 5 receives first signal S2 $1! l Create a signal S6 (Fig. 2) such that i-, J: goes to H (high) level when switching to K, and goes to L (low) level when switching to the second signal S3 side. The switching circuit 6 is controlled by the signal S6.

その信号Ｓ６を得る方法は次のようである。ラインカウ
ンター３を同期分離部１からの垂直同期信号Ｓ１によっ
て初期値設定を行い、そこへクロック信号きして第２の
水平同期信号Ｓ３を加えて、初期値設定時からの第２の
水平同期信号Ｓ３の水平走査線数を計数し、その水平走
査線数を示す出力をラインカウンター３からデコーダ部
４の回路に供給４れば信号Ｓ６を作り出すこ七ができる
。本実施例の場合、信号Ｓ６は垂直同期信号Ｓ、の人力
と同時Ｇ′ζ丁・レベルになり、文字信号重畳期間終−
ｊ′後ＫＨレベルになるタイプの信号にして出力してい
る。（即。The method for obtaining the signal S6 is as follows. The line counter 3 is initialized by the vertical synchronization signal S1 from the synchronization separator 1, and the second horizontal synchronization signal S3 is added thereto in response to a clock signal to perform the second horizontal synchronization from the initial value setting. The signal S6 can be generated by counting the number of horizontal scanning lines of the signal S3 and supplying an output indicating the number of horizontal scanning lines from the line counter 3 to the circuit of the decoder section 4. In the case of this embodiment, the signal S6 reaches the G'ζ level at the same time as the vertical synchronizing signal S, and the character signal superimposition period ends.
The signal is output as a type of signal that becomes KH level after j'. (Immediately.

２図参照） 又、信号Ｓ４不用時には、基本クロックも、了トレスカ
ウンター７の動作を止める７′こ３つの信号Ｓ７（第２
図）を、信号Ｓ６と同様の方法で、デコータ′４で作り
アドレスカウンター７に供給しており、デコーダ４はス
イッチング回路の制御の外に、１＾弓Ｓ４のＯＮ、ＯＦ
Ｆの制御も行っている。(See Figure 2) Also, when the signal S4 is not used, the basic clock also stops the operation of the completion trace counter 7. These three signals S7 (second
) is generated by the decoder '4 in the same manner as the signal S6 and is supplied to the address counter 7. In addition to controlling the switching circuit, the decoder 4 also controls the ON and OFF of S4.
It also controls F.

〈効果〉 以上のように、本発明によれば水平同期１ぼけによる同
期のかかるタイミングを、信号入力時、１−ｉ号出力時
とも適正なものにすることができるので、より良い表示
画質を形成すると表ができる。<Effects> As described above, according to the present invention, the timing of synchronization due to horizontal synchronization 1 blur can be made appropriate for both signal input and 1-i output, resulting in better display image quality. When formed, a table is created.

又、スイッチング回路の利用によって、バッファメモリ
ーと表示用メモリーを両者に共通の基本クロックとアド
レスカウンターによってコント口−ルすることかできる
ので、装置全体の機能の簡素化かｉｆ、かられ、部品点
数を減少させることができ、製造工程の簡略化を行うこ
とができる。In addition, by using a switching circuit, the buffer memory and display memory can be controlled by a common basic clock and address counter, which simplifies the functions of the entire device and reduces the number of components. can be reduced, and the manufacturing process can be simplified.

【図面の簡単な説明】[Brief explanation of the drawing]

１スｌ　ｉｆ＋ｉ　Ｉｔよ本児明の一実施例を示し、第
１図は全体の回路図、第２図、第３図は各信号の状態の
タイミング図で９りる。 １・・同期分離部、２・・水平同期信号発生部、３ライ
ンカウンター、４・・デコーダ、５・・スイッチング回
路、Ｇ・・基本クロック、７　・アドレスカウンター、
１１・・バッファ及ヒ表示メモリー。 出　願　人　／ヤープ株式会社 代　理　人　弁理士　岡田和秀One embodiment of Akira Honji is shown in FIG. 1 as an overall circuit diagram, and FIGS. 2 and 3 as timing diagrams of the states of each signal. 1. Synchronization separation section, 2. Horizontal synchronization signal generation section, 3 line counter, 4. Decoder, 5. Switching circuit, G. Basic clock, 7. Address counter,
11...Buffer and display memory. Applicant/Yap Co., Ltd. Agent Patent attorney Kazuhide Okada

Claims (2)

【特許請求の範囲】[Claims] （１）　文字多重信号を受信し、その情報内容を表小す
る文字放送受信機に於て、文字多重信号を貯えるバッフ
ァメモリ一部と、文字多重信号を表示するデータを貯え
る表示メモリ一部とを含むバッファメモリー及び表示メ
モリ一部と、文字信号か重畳されている文字映像信号か
ら垂直同期信号と、概１の水平同期信号を取り出す同期
分離部上、この同期分離部からの第１の水平同期は号を
受けて、第２の水平同期信号を発生さぜる水乎同１ｔｌ
ｌＪ　’Ｊ生部とを含み、文字信号入力時は、＠”５　
ｉｉｄ映像信号から直接分離される第１の水平同期１菖
号によって同期をとり、文字多重倍は出力時のデータ処
理は、第２の水平同期信号を使用して同期ｒとる文字放
送受信機。(1) In a teletext receiver that receives a text multiplex signal and displays its information content, there is a part of the buffer memory that stores the text multiplex signal, and a part of the display memory that stores the data for displaying the text multiplex signal. a part of the buffer memory and display memory including a character signal, a vertical synchronization signal and approximately one horizontal synchronization signal from the character video signal superimposed on the synchronization separator; The synchronizer receives the signal and generates a second horizontal synchronization signal.
Including lJ 'J student part, when inputting character signal, @"5
A teletext receiver that synchronizes using a first horizontal synchronization signal that is directly separated from the IID video signal, and uses a second horizontal synchronization signal to perform data processing at the time of output of the teletext multiplexer. （２）　前記特許請求の範囲第１項に記載の文字放送受
信機知おい−Ｃ１前記第１．第２の水平同期信号を切換
えるスイッチング回路と、このスイッチング回路を制御
するだめの１ｄ号を作りｊ１旨（ためのラインカウンタ
ー及びデコーダと、スイッチング回路の出力信号に応答
する基本り（］ツクおよびアドレスカウンタ七を４１Ｌ
、スイン−１−フフ回路を切換えて、出力される両水老
同ｊ＋７ｊ　１．−、ｉ号に応答して、前記アドレスカ
ウンター、：　ノ１ｕイにクロックとを制御することに
よって、・・ノフノ′メモリーと表示メモリーとを制御
する文字数ＩＡ受信機。(2) Teletext receiver Chioi-C1 according to claim 1. A switching circuit that switches the second horizontal synchronization signal, a line counter and decoder for controlling this switching circuit, and a basic circuit and address that respond to the output signal of the switching circuit are created. Counter 7 to 41L
, switch the SWIN-1-FUFF circuit and output the RYOSUIRODOU j+7j 1. - a character number IA receiver that controls a memory and a display memory by controlling the address counter in response to the i-number;