JP3351759B2 - Synchronous signal control circuit - Google Patents
Synchronous signal control circuitInfo
- Publication number
- JP3351759B2 JP3351759B2 JP06610599A JP6610599A JP3351759B2 JP 3351759 B2 JP3351759 B2 JP 3351759B2 JP 06610599 A JP06610599 A JP 06610599A JP 6610599 A JP6610599 A JP 6610599A JP 3351759 B2 JP3351759 B2 JP 3351759B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display control
- control signal
- display
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、テレビジョン受
信機における同期信号切り換え時の弊害を対策する同期
信号制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronizing signal control circuit for taking measures against adverse effects when synchronizing signals in a television receiver.
【０００２】[0002]
【従来の技術】現在のテレビジョン放送としては、地上
波放送、ＢＳ放送、ＣＳ放送等多くの放送が提供されて
おり、２０００年のＢＳディジタル放送のサービス開始
を考慮すると、今後益々多チャンネル化が進む状況にあ
る。更に、テレビジョン放送以外の文字情報やグラフィ
ックス等を同時に再生する機能を持つ受信機も増えてき
ている。2. Description of the Related Art At present, many types of television broadcasting, such as terrestrial broadcasting, BS broadcasting, and CS broadcasting, are provided. Considering the start of BS digital broadcasting services in 2000, more and more channels will be used in the future. Is in a situation of progress. Further, receivers having a function of simultaneously reproducing character information, graphics, and the like other than television broadcasts are increasing.
【０００３】このように複数画面を同時に表示可能なテ
レビジョン受信機では、入力された何れかの入力ソース
画像の同期信号を基準とし映像表示しているが、チャン
ネル切り換え等に伴う同期信号の切り換わり時に表示映
像用の同期が乱れ、表示映像が乱れることがある。In a television receiver capable of simultaneously displaying a plurality of screens as described above, video is displayed based on a synchronization signal of any one of the input source images input. At the time of switching, the synchronization for the display image is disturbed, and the display image may be disturbed.
【０００４】上記のような入力映像信号の切り換えに伴
う表示映像の乱れは、一方の入力映像信号から他方の入
力映像信号への切り換えを行ったときに、表示映像と共
に双方の垂直同期信号の位相関係に関係なく同期信号も
切り換わってしまうために生じる。例えば、非同期な２
つの入力映像信号を選択的に表示する装置として、双方
の同期信号を無視して独自の同期信号発生器を持つ表示
装置がある。[0004] Disturbance of the display image accompanying the switching of the input video signal as described above is caused by the phase of both vertical synchronizing signals together with the display image when switching from one input video signal to the other input video signal. This occurs because the synchronization signal is also switched regardless of the relationship. For example, asynchronous 2
As a device for selectively displaying one input video signal, there is a display device having a unique synchronization signal generator ignoring both synchronization signals.
【０００５】このような表示映像では、自己の持つ同期
信号発生器から生成される内部同期信号（表示用制御信
号）を、選択した入力映像信号の同期信号に位相同期さ
せるための期間が必要となる。このような表示装置で
は、入力映像信号の選択状態が一方から他方に切り換わ
ったとき、入力映像信号の同期信号と内部同期信号との
間ではいきなり垂直同期位相も変更されるため、その後
引き込むまでに数フィールドから数十フィールド程度の
時間がかかり、同期乱れが生じることになる。従って、
通常は、同期信号が安定するまで、画像をブラックアウ
トして表示しない手法が取られている。Such a display image requires a period for synchronizing the internal synchronization signal (display control signal) generated from the own synchronization signal generator with the synchronization signal of the selected input video signal. Become. In such a display device, when the selection state of the input video signal is switched from one to the other, the vertical synchronization phase is also suddenly changed between the synchronization signal of the input video signal and the internal synchronization signal. Takes several fields to several tens of fields, and synchronization is lost. Therefore,
Usually, a method is employed in which an image is not blacked out and displayed until the synchronization signal is stabilized.
【０００６】１画面を全体に表示しているテレビジョン
受信機では、上記したようなブラックアウトはさほど問
題ではないが、チャンネル切り換えに無関係なグラフィ
ックス画像等を映像と同時に表示する機能をもつテレビ
ジョン受信機では、上記同期乱れが問題となる。[0006] In a television receiver displaying one screen in its entirety, the above-mentioned blackout is not so problematic, but a television having a function of displaying graphics images and the like irrelevant to channel switching simultaneously with video. In a John receiver, the above-mentioned disturbance of synchronization is a problem.
【０００７】グラフィックス画像を、入力された映像信
号と同時に表示する表示装置では、同期信号の切り換わ
り時にブラックアウトしてしまうと、同期信号を引き込
むまでの数フィールドから数十フィールドの時間、グラ
フィックスによる情報も一緒に見えなくなってしまう、
という問題が顕著になる。テレビジョン受信機の場合、
画像を表示することが主な機能であるため、このような
妨害をできるだけ避ける必要がある。In a display device which displays a graphics image simultaneously with an input video signal, if a blackout occurs at the time of switching of the synchronization signal, the graphics may take from several fields to several tens of fields until the synchronization signal is pulled in. Information will not be visible at the same time,
The problem becomes remarkable. For a television receiver,
Since the main function is to display an image, it is necessary to avoid such interference as much as possible.
【０００８】[0008]
【発明が解決しようとする課題】上記した従来のテレビ
ジョン受信機では、２系統の同期信号を切り換える場合
に、各同期信号の位相差によっては同期信号の切り換え
処理が完了するまでに時間が係り、その間に画面表示に
妨害が発生するという問題があった。In the above-mentioned conventional television receiver, when switching between two synchronizing signals, it takes a long time to complete the synchronizing signal switching process depending on the phase difference between the synchronizing signals. In the meantime, there is a problem that the screen display is disturbed.
【０００９】この発明は、同期信号の切り換え時の画像
の乱れを補正し、同期切り換えを伴う表示映像の移り変
わりを、所定の時間内にスムースに行うことのできる同
期信号制御回路を提供することを目的とする。It is an object of the present invention to provide a synchronous signal control circuit capable of correcting a disturbance of an image when a synchronous signal is switched and smoothly performing a transition of a display image accompanying the synchronous switching within a predetermined time. Aim.
【００１０】[0010]
【課題を解決するための手段】上記した課題を解決する
ために、この発明の同期信号制御回路では、第１および
第２の入力映像信号を入力し、表示用の出力制御信号を
生成する同期信号制御回路において、前記第１の入力映
像信号に同期した第１の表示用制御信号および前記第２
の入力映像信号に同期した第２の表示用制御信号の位相
差を検出する第１の差情報検出手段と、前記第１の差情
報検出手段の結果に基づき、水平同期周波数および垂直
同期周波数のいずれか一方が制御される第３の表示用制
御信号を生成する表示用制御信号生成手段と、前記第２
および第３の表示用制御信号の位相差を検出する第２の
差情報検出手段と、前記第１ないし第３の表示用制御信
号の全てが入力され、切換要求信号に基づいて前記第１
の表示用制御信号から前記第３の表示用制御信号へ切換
えて出力し、前記第２の差情報検出手段が検出した位相
差が零となったときに前記第３の表示用制御信号から前
記第２の表示用制御信号へ切換えて出力する表示用制御
信号切換手段とを具備することを特徴とする。In order to solve the aforementioned problems SUMMARY OF THE INVENTION In synchronous signal control circuit of the present invention, the first and
A second input video signal is input, and an output control signal for display is input.
A synchronizing signal control circuit for generating the first input image;
A first display control signal synchronized with an image signal and the second display control signal;
Of the second display control signal synchronized with the input video signal of
First difference information detecting means for detecting a difference, the first difference information
The horizontal synchronization frequency and vertical
A third display control in which one of the synchronization frequencies is controlled.
A display control signal generating means for generating a control signal;
And a second detecting means for detecting a phase difference between the third display control signals.
Difference information detecting means, and the first to third display control signals.
All of the signals are input, and the first
Switching from the display control signal to the third display control signal
And outputs the phase detected by the second difference information detecting means.
When the difference becomes zero, the third display control signal
Display control for switching to and outputting the second display control signal
Signal switching means .
【００１１】また、第１および第２の入力映像信号を入
力し、表示用の出力制御信号を生成する同期信号制御回
路において、前記第１の入力映像信号に同期した第１の
表示用制御信号および前記第２の入力映像信号に同期し
た第２の表示用制御信号の位相差を検出する第１の差情
報検出手段と、前記第１および第２の表示用制御信号と
は独立して、前記第１の差情報検出手段の結果に基づい
て決定された周波数のクロックを自走生成するクロック
生成手段と、前記クロック生成手段の出力に基づいて第
３の表示用制御信号を生成する表示用制御信号生成手段
と、前記第２および前記第３の表示用制御信号との位相
差を検出する第２の差情報検出手段と、前記第１ないし
第３の表示用制御信号の全てが入力され、切換要求信号
に基づいて前記第１の表示用制御信号から前記第３の表
示用制御信号へ切換えて出力し、前記第２の差情報検出
手段が検出した位相差が零となったときに前記第３の表
示用制御信号から前記第２の表示用制御信号へ切換えて
出力する表示用制御信号切換手段とを具備することを特
徴とする。Also, the first and second input video signals are input.
Signal to generate an output control signal for display.
A first path synchronized with the first input video signal.
In synchronization with the display control signal and the second input video signal.
A first difference for detecting a phase difference of the second control signal for display
Information detection means, the first and second display control signals,
Are independently based on the result of the first difference information detecting means.
Clock that automatically generates a clock with the frequency determined by
Generating means, based on an output of the clock generating means,
Display control signal generating means for generating the display control signal of (3)
And the phase of the second and third display control signals
Second difference information detecting means for detecting a difference;
All of the third display control signals are input, and a switching request signal
From the first display control signal to the third table based on
Switching to a control signal for indicating and outputting the second difference information.
When the phase difference detected by the means becomes zero, the third table
Switching from the display control signal to the second display control signal.
And a display control signal switching means for outputting .
【００１２】上記した各手段により、非同期な同期信号
を持つ第１および第２の映像信号の切り換えを、それぞ
れの同期信号とは別の第３の同期信号を用いて行い、第
３の同期信号の周波数を、第１および第２の映像信号の
それぞれの同期信号の位相差に応じて可変することで、
所定時間内でのスムースな同期信号の切り換えを可能と
した。[0012] By each of the above means, switching between the first and second video signals having an asynchronous synchronization signal is performed using a third synchronization signal different from the respective synchronization signals, and the third synchronization signal is switched. Is changed in accordance with the phase difference between the synchronization signals of the first and second video signals,
Smooth synchronization signal switching within a predetermined time is enabled.
【００１３】[0013]
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の第１の実施の形態について説明するための回路
構成図である。この実施の形態は、映像信号Ａから映像
信号Ｂに切り換える場合において、垂直同期信号の周波
数を制御する場合の例である。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a circuit configuration diagram for explaining a first embodiment of the present invention. This embodiment is an example of a case where the frequency of the vertical synchronization signal is controlled when switching from the video signal A to the video signal B.
【００１４】入力端子１１から入力された映像信号Ａ
は、選択器１２のＬ側、選択器１３のＨ側および第１の
同期分離部１４にそれぞれ入力する。入力端子１５から
入力された映像信号Ｂは、選択器１２のＨ側、選択器１
３のＬ側および第２の同期分離部１６にそれぞれ入力す
る。選択器１２，１３では、入力端子１７から入力され
る入力映像信号の切り換え要求信号Ｄに基づいて、どち
らか一方の映像信号を選択して出力する。The video signal A input from the input terminal 11
Is input to the L side of the selector 12, the H side of the selector 13, and the first sync separation unit 14. The video signal B input from the input terminal 15 is supplied to the H side of the selector 12 and the selector 1
3 to the L side and the second sync separation unit 16. The selectors 12 and 13 select and output one of the video signals based on the input video signal switching request signal D input from the input terminal 17.
【００１５】選択器１２の出力は、選択器１８のＬ側に
入力し、選択器１３の出力はメモリ１９を介して選択器
１８のＨ側に入力する。選択器１８では、切り換え要求
信号Ｄに基づいてどちらか一方を選択して、垂直方向圧
縮伸長処理部２０に出力する。メモリ１９では、メモリ
制御部２１の制御信号に基づいて信号の書込みと読み出
しを行う。The output of the selector 12 is input to the L side of the selector 18, and the output of the selector 13 is input to the H side of the selector 18 via the memory 19. The selector 18 selects one of them based on the switching request signal D and outputs it to the vertical compression / decompression processing unit 20. In the memory 19, signal writing and reading are performed based on the control signal of the memory control unit 21.
【００１６】メモリ制御部２１では、選択器２２の出力
である入力同期を基準にメモリ１９の書込み用の制御信
号を生成し、選択器２３の出力である表示用同期を基準
にメモリ１９の読み出し用の制御信号を生成し、メモリ
１９に出力する。The memory control unit 21 generates a control signal for writing in the memory 19 based on the input synchronization output from the selector 22 and reads out the memory 19 based on the display synchronization output from the selector 23. , And outputs the control signal to the memory 19.
【００１７】第１の同期分離部１４では、映像信号Ａか
ら同期信号ａを分離し、同期信号生成部２４の一方の入
力、第１の差情報検出部２５の一方の入力および選択器
２２のＬ側に入力する。第２の同期分離部１６では、映
像信号Ｂから同期信号ｂを分離し、同期信号生成部２４
の他方に、第１の差情報検出部２５の他方および選択器
２２のＨ側にそれぞれ入力する。The first synchronization separation section 14 separates the synchronization signal a from the video signal A, and inputs one input of the synchronization signal generation section 24, one input of the first difference information detection section 25 and the selection section 22. Input to L side. The second synchronization separation section 16 separates the synchronization signal b from the video signal B,
Is input to the other of the first difference information detecting unit 25 and the H side of the selector 22.
【００１８】第１の差情報検出部２５では、入力された
２系統の同期信号の位相差情報（ライン数）を検出し、
その検出結果を同期周波数制御部２６に出力する。同期
周波数制御部２６では、第１の差情報検出部２５の出力
結果に基づいた制御信号を同期信号生成部２４に出力す
る。The first difference information detecting section 25 detects the phase difference information (the number of lines) of the two input synchronization signals,
The detection result is output to the synchronization frequency control unit 26. The synchronization frequency control unit 26 outputs a control signal based on the output result of the first difference information detection unit 25 to the synchronization signal generation unit 24.
【００１９】同期信号生成部２４では、同期周波数制御
部２６の出力結果に基づいて、同期信号ａおよびｂとは
異なる同期信号を生成し、第２の差情報検出部２７の一
方に入力する。第２の差情報検出部２７では、一方の入
力に導かれる同期信号生成部２４の同期出力と、入力端
子１７から入力される入力映像信号の切り換え要求信号
Ｄに基づき選択器２２により同期信号ａまたは同期信号
ｂのいずれかが選択されて他方の入力に導かれる選択器
２２の出力信号との位相差を検出する。第２の差情報検
出部２７の出力結果は、同期切換制御部２８の入力およ
び映像処理制御信号生成部２９の一方に入力する。The synchronizing signal generator 24 generates a synchronizing signal different from the synchronizing signals a and b based on the output result of the synchronizing frequency controller 26 and inputs the synchronizing signal to one of the second difference information detectors 27. In the second differential information detector 27, a synchronization output of the synchronization signal generating unit 24 is guided to one input, based-out by selector 22 synchronously with the switching request signal D of the input video signal inputted from the input terminal 17 Signal a or synchronization signal
The phase difference between the output signal of the selector 22 and one of the signals b is selected and guided to the other input. The output result of the second difference information detection unit 27 is input to one of the input of the synchronization switching control unit 28 and one of the video processing control signal generation units 29.
【００２０】映像処理制御信号生成部２９では、第２の
差情報検出部２７および切り換え要求信号Ｄに基づい
て、入力された映像に対する垂直方向の映像処理の方法
を制御する。垂直方向圧縮伸長処理部２０で処理された
映像信号は、出力端子３０を介して出力する。The video processing control signal generator 29 controls the vertical video processing method for the input video based on the second difference information detector 27 and the switching request signal D. The video signal processed by the vertical compression / decompression processing unit 20 is output via an output terminal 30.
【００２１】一方、第１の同期分離部１４の出力である
同期信号ａ、第２の同期分離部１６の出力である同期信
号ｂおよび同期信号生成部２４で生成された同期信号ｃ
は、それぞれ選択器２３に入力する。選択器２３では、
同期切換制御部２８から出力される制御信号Ｅに基づい
て何れか１つの同期信号を選択してメモリ制御部２１に
出力すると同時に、出力端子３１を介して映像表示用の
同期信号Ｆとして出力する。On the other hand, the synchronization signal a output from the first synchronization separation section 14, the synchronization signal b output from the second synchronization separation section 16, and the synchronization signal c generated by the synchronization signal generation section 24.
Are input to the selector 23, respectively. In the selector 23,
Any one of the synchronization signals is selected based on the control signal E output from the synchronization switching control unit 28 and is output to the memory control unit 21, and at the same time, is output as the video display synchronization signal F via the output terminal 31. .
【００２２】次に、図２の信号波形図を用いて同期切り
換えの動作について説明する。冒頭でも述べたように、
この実施の形態は、映像信号ＡからＢへ切り換える場合
において、垂直同期信号の周期を制御して同期信号をス
ムースに切り換える例である。図２においても、同様の
同期切り換え動作を説明する。Next, the synchronous switching operation will be described with reference to the signal waveform diagram of FIG. As mentioned at the beginning,
This embodiment is an example in which the cycle of the vertical synchronization signal is controlled to smoothly switch the synchronization signal when switching from the video signal A to the video signal B. In FIG. 2, the same synchronization switching operation will be described.
【００２３】まず、初期状態は、同期信号ａを用いて映
像信号Ａを表示している。次に、表示用の垂直同期信号
を基準に切り換え要求信号ＤがＬレベルからＨレベルに
切り換わり、選択器１８はＨ側に入力されている映像信
号Ｂを選択して出力する。この時、図２のＰ１に示すよ
うに、同期信号ａと同期信号ｂとでは位相差があるた
め、第１の差情報検出部２５では、この位相差を考慮し
て同期信号ａを基準とした同期信号ｃを生成し、同期切
換制御信号生成部２８は制御信号Ｅとして「１」を出力
し、表示用の同期信号としてｃを選択する。First, in the initial state, the video signal A is displayed using the synchronization signal a. Next, the switching request signal D switches from the L level to the H level based on the vertical synchronization signal for display, and the selector 18 selects and outputs the video signal B input to the H side. At this time, as indicated by P1 in FIG. 2, since there is a phase difference between the synchronization signal a and the synchronization signal b, the first difference information detecting unit 25 sets the synchronization signal a as a reference in consideration of the phase difference. The synchronization switching control signal generator 28 outputs “1” as the control signal E and selects c as the display synchronization signal.
【００２４】同期信号生成部２４で同期信号ｃを生成す
る際、同期信号ａと同期信号ｂの位相関係に着目し、所
定時間内（例えば、１フィールド以内）に、より早く同
期信号ｂと同期信号ｃの位相関係が一致するように、同
期信号生成部２４で同期信号ｃを生成する。図２の場
合、同期信号ａと同期信号ｂの位相関係を考慮し、同期
信号ｃの周期を長く（ライン数を増加）するように制御
する。When the synchronizing signal c is generated by the synchronizing signal generator 24, attention is paid to the phase relationship between the synchronizing signal a and the synchronizing signal b, and the synchronizing signal b is synchronized with the synchronizing signal b earlier within a predetermined time (for example, within one field). The synchronization signal generation unit 24 generates the synchronization signal c so that the phase relationship of the signal c matches. In the case of FIG. 2, in consideration of the phase relationship between the synchronization signal a and the synchronization signal b, control is performed so that the period of the synchronization signal c is increased (the number of lines is increased).
【００２５】第２の差情報検出部２７では、同期信号ｃ
と選択器２２で選択された同期信号ｂの位相関係を検出
している。同期信号ｂと同期信号ｃの位相関係が一致す
るまでは、同期信号ｃを用いて映像信号Ｂを表示する状
態が続く。図２のＰ２に示すように位相関係が一致した
時点で、同期切換制御信号生成部２８は制御信号Ｅとし
て「２」を出力し、表示用の同期信号に本来の同期信号
ｂを用いて映像信号Ｂの表示を行う。In the second difference information detecting section 27, the synchronization signal c
And the phase relationship between the synchronization signal b selected by the selector 22 is detected. Until the phase relationship between the synchronization signal b and the synchronization signal c coincides, the state in which the video signal B is displayed using the synchronization signal c continues. When the phase relations match as shown by P2 in FIG. 2, the synchronization switching control signal generator 28 outputs "2" as the control signal E, and uses the original synchronization signal b as the display synchronization signal to display the image. The signal B is displayed.
【００２６】ただし、同期信号ａと同期信号ｂの位相関
係によっては、同期信号ｃの周期（ライン数）が規定さ
れている値と大きく異なる場合がある。増減するライン
数が数ライン程度であれば表示上目立たないが、上述し
たようにライン数の増減が大きい場合、図３に示すよう
に表示映像が垂直方向に圧縮または伸長して表示され、
表示映像に与える影響が目立ってしまう。However, depending on the phase relationship between the synchronization signal a and the synchronization signal b, the period (the number of lines) of the synchronization signal c may be significantly different from the specified value. If the number of lines to be increased or decreased is about several lines, the display is inconspicuous, but if the number of lines is greatly increased or decreased as described above, the display image is compressed or expanded in the vertical direction and displayed as shown in FIG.
The effect on the displayed image becomes noticeable.
【００２７】すなわち、図３（ａ）に示すように、規定
されたライン数に対して増加した場合は映像が垂直方向
に圧縮され、図３（ｂ）に示すように、減少した場合に
は映像が垂直方向に伸長されて表示してしまう。That is, as shown in FIG. 3A, when the number of lines increases relative to the specified number of lines, the image is compressed in the vertical direction. As shown in FIG. The video is stretched in the vertical direction and displayed.
【００２８】そこで、この実施の形態では、同期信号ｃ
を用いて映像表示する場合、上述したような表示映像に
与える影響を軽減するために、表示映像に対して図３
（ａ）の場合には垂直方向の伸長処理を行い、図３
（ｂ）の場合には垂直方向の圧縮処理を行うように、映
像処理制御信号生成部２９で制御信号を生成し、垂直方
向圧縮伸長処理部２０を制御している。Therefore, in this embodiment, the synchronization signal c
In order to reduce the influence on the display image as described above, when displaying the image using
In the case of (a), a vertical extension process is performed, and FIG.
In the case of (b), a control signal is generated by the video processing control signal generation unit 29 and the vertical compression / decompression processing unit 20 is controlled so as to perform vertical compression processing.
【００２９】以上のような手法を用いることにより、所
定時間内に表示映像をスムースに切り換えることが可能
である。なお、この実施の形態では、同期信号ｃの周期
を制御する際に、垂直同期信号に着目したが、水平同期
信号の周期（画素数）を制御して同様にスムースな表示
映像の切り換えを行うことも可能である。By using the above-described method, it is possible to smoothly switch the displayed video within a predetermined time. In this embodiment, when controlling the cycle of the synchronization signal c, attention is paid to the vertical synchronization signal. However, the cycle (the number of pixels) of the horizontal synchronization signal is controlled to smoothly switch the display image. It is also possible.
【００３０】また、図２に示した同期信号ａと同期信号
ｂの位相関係から、この実施の形態では同期信号ｃの周
期を長く（ライン数を増加）するように制御する例を示
したが、同期信号ｃの周期を短く（ライン数を減少）制
御しても同様の切り換え動作が可能であることは言うま
でもない。Also, in this embodiment, an example is shown in which control is performed so as to lengthen the cycle of the synchronization signal c (increase the number of lines) based on the phase relationship between the synchronization signal a and the synchronization signal b shown in FIG. Needless to say, the same switching operation can be performed even if the cycle of the synchronization signal c is shortened (the number of lines is reduced).
【００３１】さらに、この実施の形態では、同期信号ｃ
を用いた映像表示を行う場合には、垂直方向の圧縮また
は伸長処理を行うことで、表示映像に与える影響の軽減
を図ったが、その他の手法として、同期信号ｃを用いた
映像表示を行う間、グラフィックス処理を駆使した特殊
な再生等を行うことで上述のような表示映像に与える影
響を視覚上目立たなくすることも可能であり、有効な手
法である。Further, in this embodiment, the synchronization signal c
In the case of performing video display using, the compression or decompression processing in the vertical direction is performed to reduce the influence on the display video, but as another method, video display using the synchronization signal c is performed. During this time, it is possible to make the above-mentioned influence on the displayed image less noticeable by performing special reproduction or the like making full use of graphics processing, which is an effective method.
【００３２】第１の実施の形態では、入力された２系統
の同期信号位相に基づいて、周期（ライン数または画素
数）を制御する例を示した。この実施の形態では、入力
された２系統の同期信号位相に基づいて、クロック周波
数を制御して生成した同期信号を用いてスムースに映像
表示切り換えを行う例を示す。In the first embodiment, an example has been described in which the period (the number of lines or the number of pixels) is controlled based on the two input synchronization signal phases. In this embodiment, an example is shown in which video display switching is performed smoothly using a synchronization signal generated by controlling a clock frequency based on two input synchronization signal phases.
【００３３】この構成例を、この発明の第２の実施の形
態として図４に示し説明するが、図１の実施の形態で示
した構成と同一の部分には同一の符号を付して説明す
る。この実施の形態は、同期信号生成部２６をフリーラ
ンクロック生成部４１に変更するとともに、垂直方向圧
縮伸長処理部２０、映像処理制御信号生成部２９の構成
を削除したものである。This configuration example is shown and described in FIG. 4 as a second embodiment of the present invention, and the same parts as those in the configuration shown in the embodiment of FIG. I do. In this embodiment, the synchronization signal generator 26 is changed to a free-run clock generator 41, and the configurations of the vertical compression / decompression processor 20 and the video processing control signal generator 29 are deleted.
【００３４】入力端子１１から入力された映像信号Ａは
選択器１２のＬ側、選択器１３のＨ側および第１の同期
分離部１４にそれぞれ入力する。入力端子１５から入力
された映像信号Ｂは選択器１２のＨ側、選択器１３のＬ
側および第２の同期分離部１６に入力する。選択器１
２，１３では、入力端子１７から入力される入力映像信
号の切り換え要求信号Ｄに基づいて、どちらか一方の映
像信号を選択して出力する。The video signal A input from the input terminal 11 is input to the L side of the selector 12, the H side of the selector 13, and the first sync separator 14. The video signal B input from the input terminal 15 is the H side of the selector 12 and the L side of the selector 13.
And input to the second and second sync separation units 16. Selector 1
In 2 and 13, one of the video signals is selected and output based on the switching request signal D of the input video signal input from the input terminal 17.
【００３５】選択器１２の出力は選択器１８のＬ側に入
力し、選択器１３の出力はメモリ１９を介して選択器１
８のＨ側に入力し、選択器１８では、切り換え要求信号
Ｄに基づいてどちらか一方を選択して、垂直方向圧縮伸
長処理部２０に出力する。メモリ１９では、メモリ制御
部２１の制御信号に基づいて信号の書込みと読み出しを
行う。メモリ制御部２２では、選択器２２の出力である
入力同期を基準にメモリ１９の書込み用の制御信号を生
成し、選択器２３の出力である表示用同期を基準にメモ
リ１９の読み出し用の制御信号を生成し、メモリ１９に
出力する。The output of the selector 12 is input to the L side of the selector 18, and the output of the selector 13 is input via the memory 19 to the selector 1.
The selector 18 selects one of them based on the switching request signal D and outputs it to the vertical compression / decompression processing unit 20. In the memory 19, signal writing and reading are performed based on the control signal of the memory control unit 21. The memory control unit 22 generates a control signal for writing to the memory 19 based on the input synchronization output from the selector 22, and controls the reading for the memory 19 based on the display synchronization output from the selector 23. A signal is generated and output to the memory 19.
【００３６】第１の同期分離部１４では、映像信号Ａか
ら同期信号ａを分離し、同期信号生成部２４の一方、第
１の差情報検出部２５の一方および選択器２２のＬ側に
それぞれ入力する。第２の同期分離部１６では、映像信
号Ｂから同期信号ｂを分離し、同期信号生成部２４の他
方、第１の差情報検出部２５の他方および選択器２２の
Ｈ側にそれぞれ入力する。The first synchronizing separation section 14 separates the synchronizing signal a from the video signal A, and outputs the synchronizing signal a to one of the synchronizing signal generating section 24, one of the first difference information detecting section 25 and the L side of the selector 22 input. The second synchronization separation section 16 separates the synchronization signal b from the video signal B and inputs the other to the other of the synchronization signal generation section 24, the other of the first difference information detection section 25, and the H side of the selector 22.
【００３７】第１の差情報検出部２５では、入力された
２系統の同期信号の位相差情報（ライン数）を検出し、
その検出結果をフリーランクロック生成部４１に出力す
る。フリーランクロック生成部４１では、第１の差情報
検出部２５の出力結果に基づいて周波数の異なるクロッ
ク信号を生成して同期信号生成部２４に出力する。同期
信号生成部２４では、フリーランクロック生成部４１か
らのクロック信号を用いて、同期信号ａおよびｂとは異
なる同期信号ｃを生成し、第２の差情報検出部２７の一
方の入力に出力する。The first difference information detecting section 25 detects the phase difference information (the number of lines) of the two input synchronization signals,
The detection result is output to the free-run clock generation unit 41. The free-run clock generation unit 41 generates clock signals having different frequencies based on the output result of the first difference information detection unit 25, and outputs the generated clock signals to the synchronization signal generation unit 24. The synchronizing signal generator 24 generates a synchronizing signal c different from the synchronizing signals a and b using the clock signal from the free-running clock generator 41 and outputs the synchronizing signal c to one input of the second difference information detecting unit 27. I do.
【００３８】第２の差情報検出部２７では、一方に入力
される同期信号生成部２４の同期出力と、切り換え要求
信号Ｄに基づいて選択し、他方に入力される選択器２２
の出力信号との位相差を検出する。第２の差情報検出部
２７の出力結果は、同期切換制御部２８に入力し、選択
器２３の切り換え制御信号を生成する。The second difference information detecting section 27 selects based on the synchronization output of the synchronization signal generating section 24 input to one side and the switching request signal D, and the selector 22 input to the other side.
The phase difference with the output signal is detected. The output result of the second difference information detection unit 27 is input to the synchronization switching control unit 28, and generates a switching control signal of the selector 23.
【００３９】一方、第１の同期分離部１４の出力である
同期信号ａ、第２の同期分離部１６の出力である同期信
号ｂおよび同期信号生成部２４で生成された同期信号ｃ
は、それぞれ選択器２３に入力する。選択器２３では、
同期切換制御部２８から出力される制御信号Ｅに基づい
て何れか１つの同期信号を選択してメモリ制御部２１に
出力すると同時に、出力端子３１を介して映像表示用の
同期信号Ｆとして出力する。On the other hand, the synchronization signal a output from the first synchronization separation section 14, the synchronization signal b output from the second synchronization separation section 16 and the synchronization signal c generated by the synchronization signal generation section 24
Are input to the selector 23, respectively. In the selector 23,
Any one of the synchronization signals is selected based on the control signal E output from the synchronization switching control unit 28 and is output to the memory control unit 21, and at the same time, is output as the video display synchronization signal F via the output terminal 31. .
【００４０】同期切り換え動作については、図１と同様
であるために詳細な説明は省略する。この実施の形態で
は、フリーランクロック生成部４１で生成されたクロッ
ク信号を用いて、同期信号ａおよびｂとは異なる同期信
号ｃを生成しているが、第１の差情報検出部２５の検出
結果に基づいて、クロック信号の周波数を変化させるこ
とによって、同期信号生成部２４で生成される同期信号
の周期を変化させることが可能となる。The synchronous switching operation is the same as that shown in FIG. In this embodiment, the synchronization signal c different from the synchronization signals a and b is generated using the clock signal generated by the free-running clock generation unit 41. By changing the frequency of the clock signal based on the result, the period of the synchronization signal generated by the synchronization signal generation unit 24 can be changed.
【００４１】ただし、上述したようにこの実施の形態で
は、クロック周波数を制御することで同期信号の周期を
制御している。よって、水平および垂直方向のサンプル
数が規定の値に対して増減しないため、第１の実施の形
態で示したように垂直方向の圧縮伸長処理を行う必要は
ない。However, as described above, in this embodiment, the cycle of the synchronization signal is controlled by controlling the clock frequency. Therefore, since the number of samples in the horizontal and vertical directions does not increase or decrease from the prescribed value, it is not necessary to perform the compression / expansion processing in the vertical direction as shown in the first embodiment.
【００４２】次に、図５を用いて、第１の差情報検出部
２５の検出結果に基づいてフリーランのクロック信号を
生成する、フリーランクロック生成部４１の具体例につ
いて説明する。Next, a specific example of the free-running clock generation unit 41 that generates a free-running clock signal based on the detection result of the first difference information detection unit 25 will be described with reference to FIG.
【００４３】すなわち、入力端子５１を介して第１の差
情報検出部２５からの出力を、電圧制御部４１ａに入力
する。電圧制御部４１ａでは、第１の差情報検出部２５
の検出結果に基づいた電圧値を発振器４１ｂに出力す
る。発振器４１ｂは、入力された電圧値に基づいて制御
された周波数の信号を、出力端子５２を介して同期信号
生成部２４に出力する。なお、発振器４１ｂは、入力さ
れる電圧値に基づいて発振周波数を決定し、安定したク
ロック信号を出力する。That is, the output from the first difference information detection unit 25 is input to the voltage control unit 41a via the input terminal 51. In the voltage control unit 41a, the first difference information detection unit 25
A voltage value based on the detection result is output to the oscillator 41b. The oscillator 41b outputs a signal of a frequency controlled based on the input voltage value to the synchronization signal generator 24 via the output terminal 52. The oscillator 41b determines the oscillation frequency based on the input voltage value, and outputs a stable clock signal.
【００４４】さらに図６を用いて、第１の差情報検出部
２５の検出結果に基づいてフリーランのクロック信号を
生成する、フリーランクロック生成部４１の他の具体例
について説明する。Further, another specific example of the free-running clock generator 41 for generating a free-running clock signal based on the detection result of the first difference information detector 25 will be described with reference to FIG.
【００４５】このフリーランクロック生成部４１は、発
振周波数の異なる複数の発振器を用いたものであり、第
１の差情報検出部２５の検出結果に基づいて、何れかの
発振器の出力を選択する。また、各発振器の発振周波数
は、入力映像信号に同期したクロックの周波数よりも低
いものおよび高いものが少なくとも１つずつ構成されて
いれば、同期信号生成部２４で生成される同期信号の周
波数を増減することが可能となる。The free-running clock generator 41 uses a plurality of oscillators having different oscillation frequencies, and selects the output of one of the oscillators based on the detection result of the first difference information detector 25. . The oscillation frequency of each of the oscillators is set to be at least one higher and lower than the frequency of the clock synchronized with the input video signal. It is possible to increase or decrease.
【００４６】すなわち、入力端子６１を介して第１の差
情報検出部２５の出力を切換制御部４１ｃに入力する。
また、発振周波数の異なる発振器４１ｄおよび４１ｅは
選択器４１ｆにそれぞれ入力する。選択器４１ｆでは、
切換制御部４１ｃから出力された切り換え制御信号に基
づいて、入力される発振器４１ｄおよび４１ｅの出力信
号の何れかを選択し、フリーランのクロック信号とし
て、出力端子６２を介して、同期信号生成部２４に出力
する。That is, the output of the first difference information detecting section 25 is input to the switching control section 41c via the input terminal 61.
The oscillators 41d and 41e having different oscillation frequencies are input to the selector 41f. In the selector 41f,
Based on the switching control signal output from the switching control unit 41c, one of the input output signals of the oscillators 41d and 41e is selected, and as a free-running clock signal, a synchronization signal generation unit is output via the output terminal 62. 24.
【００４７】このように、周波数を制御したフリーラン
のクロック信号から生成した同期信号を用いることによ
り、所定時間内に表示映像をスムースに切り換えること
が可能となる。As described above, by using the synchronizing signal generated from the free-running clock signal whose frequency is controlled, it is possible to smoothly switch the display video within a predetermined time.
【００４８】図７は、この発明の第３の実施の形態につ
いて説明するための回路構成図である。この実施の形態
は、図４のフリーランクロック生成部４１に入力される
信号の条件を一部変更した部分の構成が異なるだけであ
り、図４と同一の構成部分には同一の符号を付して、そ
の詳細な説明は省略する。FIG. 7 is a circuit diagram for explaining a third embodiment of the present invention. This embodiment is different from the first embodiment only in the configuration of the part where the condition of the signal input to the free-run clock generation unit 41 in FIG. 4 is partially changed, and the same components as those in FIG. The detailed description is omitted.
【００４９】すなわち、この実施の形態では、フリーラ
ンクロック生成部４１１がフリーランクロックの周波数
を決定するのに、第１の差情報検出部２５と、第２の差
情報検出部２７の双方の検出結果を用いる点である。That is, in this embodiment, when the free-run clock generation unit 411 determines the frequency of the free-run clock, both the first difference information detection unit 25 and the second difference information detection unit 27 The point is to use the detection result.
【００５０】図７のフリーランのクロック信号の周波数
の決定について説明する。図４では、切り換え要求が発
生した時点における入力映像信号の位相差に基づいて、
フリーランのクロック信号の周波数を決定していた。こ
の実施の形態は、フリーランのクロック信号から生成し
た同期信号を用いて映像表示する間、フリーランのクロ
ック信号の周波数を徐々に変化さる例である。The determination of the frequency of the free-running clock signal in FIG. 7 will be described. In FIG. 4, based on the phase difference of the input video signal at the time when the switching request occurs,
The frequency of the free-running clock signal was determined. This embodiment is an example in which the frequency of the free-running clock signal is gradually changed while video is displayed using a synchronization signal generated from the free-running clock signal.
【００５１】図８に、この実施の形態で用いる、フリー
ランのクロック信号周波数の推移を示す。フリーラン同
期の周期を短くしたい場合には、実線で示した曲線のよ
うにフリーランクロック信号の周波数を制御し、逆に周
期を長くしたい場合には、破線で示した曲線のようにフ
リーランクロック信号の周波数を制御すればよい。FIG. 8 shows the transition of the free-running clock signal frequency used in this embodiment. If you want to shorten the period of free-run synchronization, control the frequency of the free-run clock signal as shown by the curve shown by the solid line. Conversely, if you want to increase the period, you can use the free-rank clock shown by the curve shown by the broken line. What is necessary is just to control the frequency of the lock signal.
【００５２】また、図９は図７で用いるフリーランクロ
ック生成部４１１の構成例を示す。入力端子９１および
９２を介して、それぞれ第１の差情報検出部２５と第２
の差情報検出部２７の検出結果を電圧制御部４１１ａに
入力する。電圧制御部４１１ａでは、これらの検出結果
に基づいて徐々に電圧値が変えられ、発振器４１１ｂに
出力する。発振器４１１ｂでは、入力された電圧値によ
って発振周波数を決定し、安定したクロック信号を生成
し、出力端子９３を介して同期信号生成部２４に出力す
る。FIG. 9 shows a configuration example of the free-run clock generation unit 411 used in FIG. Via the input terminals 91 and 92, the first difference information detecting section 25 and the second difference information
The detection result of the difference information detection unit 27 is input to the voltage control unit 411a. The voltage controller 411a gradually changes the voltage value based on these detection results and outputs the voltage value to the oscillator 411b. The oscillator 411b determines the oscillation frequency based on the input voltage value, generates a stable clock signal, and outputs the clock signal to the synchronization signal generator 24 via the output terminal 93.
【００５３】このように、周波数を制御したフリーラン
のクロック信号から生成した同期信号を用いることによ
り、所定時間内に表示映像をスムースに切り換えること
が可能となる。As described above, by using the synchronizing signal generated from the free-running clock signal whose frequency is controlled, it is possible to smoothly switch the display video within a predetermined time.
【００５４】[0054]
【発明の効果】以上説明したように、この発明の同期信
号制御回路によれば、同期信号の切り換え時の表示画像
の乱れを補正し、同期切り換えを伴う表示映像の移り変
わりを、所定時間内にスムースに切り換えることが可能
となる。As described above, according to the synchronization signal control circuit of the present invention, the disturbance of the display image at the time of switching of the synchronization signal is corrected, and the transition of the display image accompanying the synchronization switching can be performed within a predetermined time. It is possible to switch smoothly.
【図１】この発明の第１の実施の形態について説明する
ための回路構成図。FIG. 1 is a circuit configuration diagram for explaining a first embodiment of the present invention.
【図２】図１の動作について説明するための信号波形
図。FIG. 2 is a signal waveform diagram for explaining the operation of FIG.
【図３】表示映像がライン数の増減により垂直方向に圧
縮または伸長するイメージについて説明するための説明
図。FIG. 3 is an explanatory diagram for describing an image in which a display image is compressed or expanded in a vertical direction by increasing or decreasing the number of lines.
【図４】この発明の第２の実施の形態について説明する
ための回路構成図。FIG. 4 is a circuit configuration diagram for explaining a second embodiment of the present invention.
【図５】図４のフリーランクロック生成部の具体例につ
いて説明するための構成図。FIG. 5 is a configuration diagram for describing a specific example of a free-run clock generation unit in FIG. 4;
【図６】図４のフリーランクロック生成部の他の具体例
について説明するための構成図。FIG. 6 is a configuration diagram for explaining another specific example of the free-run clock generation unit in FIG. 4;
【図７】この発明の第３の実施の形態について説明する
ための回路構成図。FIG. 7 is a circuit configuration diagram for explaining a third embodiment of the present invention.
【図８】図７のフリーランクロック生成部におけるフリ
ーランのクロック信号周波数の推移について説明するた
めの説明図。FIG. 8 is an explanatory diagram for explaining a transition of a free-running clock signal frequency in the free-running clock generator of FIG. 7;
【図９】図７のフリーランクロック生成部の具体例につ
いて説明するための構成図。FIG. 9 is a configuration diagram for describing a specific example of a free-run clock generation unit in FIG. 7;
１１…入力端子、１２，１３，１８，２２，２３…選択
器、１４…第１の同期分離部、１６…第２の同期分離
部、１９…メモリ、２０…垂直方向圧縮伸長処理部、２
１…メモリ制御部、２４…同期信号生成部、２５…第１
の差情報検出部、２６…同期周波数制御部、２７…第２
の差情報検出部、２８…同期切換制御部、２９…映像処
理制御信号生成部、３０，３１…出力端子、４１，４１
１…フリーランクロック生成部。11 input terminal, 12, 13, 18, 22, 23 selector, 14 first sync separator, 16 second sync separator, 19 memory, 20 vertical compression / decompression processor, 2
1: memory control unit, 24: synchronization signal generation unit, 25: first
, A difference information detecting unit, 26 ... a synchronous frequency control unit, 27 ... a second
Difference information detection unit, 28: synchronization switching control unit, 29: video processing control signal generation unit, 30, 31: output terminal, 41, 41
1. Free-run clock generation unit
フロントページの続き (72)発明者 吉田 理一郎 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内 (56)参考文献 特開 平７−336218（ＪＰ，Ａ) 特開 平５−68183（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/04 - 5/12 Continuation of the front page (72) Inventor Riichiro Yoshida 3-3-9, Shimbashi, Minato-ku, Tokyo Inside Toshiba AV EE Co., Ltd. (56) References JP-A-7-336218 (JP, A) JP Hei 5-68183 (JP, A) (58) Fields surveyed (Int. Cl. 7 , DB name) H04N 5/ 04-5/12
Claims (5)
し、表示用の出力制御信号を生成する同期信号制御回路
において、 前記第１の入力映像信号に同期した第１の表示用制御信
号および前記第２の入力映像信号に同期した第２の表示
用制御信号の位相差を検出する第１の差情報検出手段
と、 前記第１の差情報検出手段の結果に基づき、水平同期周
波数および垂直同期周波数のいずれか一方が制御される
第３の表示用制御信号を生成する表示用制御信号生成手
段と、 前記第２および第３の表示用制御信号の位相差を検出す
る第２の差情報検出手段と、 前記第１ないし第３の表示用制御信号の全てが入力さ
れ、切換要求信号に基づいて前記第１の表示用制御信号
から前記第３の表示用制御信号へ切換えて出力し、前記
第２の差情報検出手段が検出した位相差が零となったと
きに前記第３の表示用制御信号から前記第２の表示用制
御信号へ切換えて出力する表示用制御信号切換手段とを
具備することを特徴とする同期信号制御回路。1. A synchronous signal control circuit for receiving first and second input video signals and generating an output control signal for display, comprising: a first display control signal synchronized with the first input video signal. A first difference information detecting means for detecting a phase difference of a second display control signal synchronized with the second input video signal; and a horizontal synchronizing frequency based on a result of the first difference information detecting means. A display control signal generating means for generating a third display control signal for controlling one of the vertical synchronization frequencies; and a second difference detecting a phase difference between the second and third display control signals. An information detection unit, which receives all of the first to third display control signals, and receives the first display control signal based on a switching request signal;
To the third display control signal and outputs the signal. When the phase difference detected by the second difference information detecting means becomes zero,
Synchronous signal control circuit characterized by comprising a display control signal switching means for outputting from the third display control signal is switched to the second display control signals to come.
て、前記表示用制御信号切換手段が前記第３の表示用制
御信号を出力する場合に、 前記第３の表示用制御信号の周波数が規定された値より
も高周波数の場合、前記第２の入力映像信号を水平また
は垂直のうちいずれか表示映像が伸長される方向と同一
方向に圧縮処理し、前記前記第３の表示用制御信号の周
波数が規定された値よりも低周波数の場合、前記第２の
入力映像信号を水平または垂直のうちいずれか表示映像
が圧縮される方向と同一方向に伸長処理する映像信号処
理手段をさらに具備することを特徴とする同期信号制御
回路。 2. A synchronous signal control circuit according to claim 1, wherein
The display control signal switching means is configured to control the third display control signal;
When the control signal is output, the frequency of the third display control signal is higher than a prescribed value.
Also at a high frequency, the second input video signal is
Is the same as the vertical direction in which the displayed image is expanded
In the direction of the third display control signal.
If the wave number is lower than the prescribed value, the second
Display the input video signal either horizontally or vertically
Video signal processing that expands in the same direction as the
Signal control characterized by further comprising control means
circuit.
御信号の位相が進んでいる場合に前記第３の表示用制御
信号の周波数が低くなるように制御し、 前記第１の表示用制御信号に対して前記第２の表示用制
御信号の位相が遅れている場合に前記第３の表示用制御
信号の周波数が高くなるように 制御することを特徴とす
る請求項１に記載の同期信号制御回路。3. The display control signal generating means according to an output result of the first difference information detecting means, the display control signal generating means responding to the first display control signal with the second display control signal.
The third display control when the phase of the control signal is advanced.
Controlling the frequency of the signal to be low, and controlling the second display control signal with respect to the first display control signal.
The third display control when the phase of the control signal is delayed.
2. The synchronization signal control circuit according to claim 1 , wherein the control is performed such that the frequency of the signal is increased .
し、表示用の出力制御信号を生成する同期信号制御回路
において、 前記第１の入力映像信号に同期した第１の表示用制御信
号および前記第２の入力映像信号に同期した第２の表示
用制御信号の位相差を検出する第１の差情報検出手段
と、 前記第１および第２の表示用制御信号とは独立して、前
記第１の差情報検出手段の結果に基づいて決定された周
波数のクロックを自走生成するクロック生成手段と、 前記クロック生成手段の出力に基づいて第３の表示用制
御信号を生成する表示用制御信号生成手段と、 前記第２および前記第３の表示用制御信号との位相差を
検出する第２の差情報検出手段と、 前記第１ないし第３の表示用制御信号の全てが入力さ
れ、切換要求信号に基づいて前記第１の表示用制御信号
から前記第３の表示用制御信号へ切換えて出力し、前記
第２の差情報検出手段が検出した位相差が零となったと
きに前記第３の表示用制御信号から前記第２の表示用制
御信号へ切換えて出力する表示用制御信号切換手段とを
具備することを特徴とする同期信号制御回路。4. A synchronizing signal control circuit for receiving first and second input video signals and generating a display output control signal, wherein a first display control signal synchronized with the first input video signal is provided. And first difference information detecting means for detecting a phase difference of a second display control signal synchronized with the second input video signal; and independently of the first and second display control signals, A clock generator for free-running generation of a clock having a frequency determined based on the result of the first difference information detector; and a display for generating a third display control signal based on an output of the clock generator. Control signal generating means; second difference information detecting means for detecting a phase difference between the second and third display control signals; and all of the first to third display control signals are inputted. based on said switching request signal first Display control signal
To the third display control signal and outputs the signal. When the phase difference detected by the second difference information detecting means becomes zero,
And a display control signal switching means for switching and outputting the third display control signal from the third display control signal to the second display control signal.
信号を発振する第１の発振器および前記第１の表示用制
御信号よりも低い周波数のクロック信号を発振する第２
の発振器をそれぞれ少なくとも１つずつ備え、 前記第１の差情報検出手段の出力に基づいて、前記第１
の表示用制御信号に対して前記第２の表示用制御信号の
位相が遅れている場合に前記第１の発振器を選択し、前
記第１の表示用制御信号に対して前記第２の表示用制御
信号の位相が進んでいる場合に前記第２の発振器を選択
して 出力信号の周波数を切換えることを特徴とする請求
項４に記載の同期信号制御回路。5. The clock generating means according to claim 1, wherein said clock generating means includes a clock having a higher frequency than said first display control signal.
A first oscillator for oscillating a signal and the first display control
The second that oscillates a clock signal with a lower frequency than the control signal
And at least one oscillator for each of the first and second oscillators , based on the output of the first difference information detecting means.
Of the second display control signal with respect to the display control signal
Selecting the first oscillator if the phase is late,
The second display control is performed in response to the first display control signal.
Selects the second oscillator when the phase of the signal is advanced
5. The synchronizing signal control circuit according to claim 4, wherein the frequency of the output signal is switched by switching.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06610599A JP3351759B2 (en) | 1999-03-12 | 1999-03-12 | Synchronous signal control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06610599A JP3351759B2 (en) | 1999-03-12 | 1999-03-12 | Synchronous signal control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000261691A JP2000261691A (en) | 2000-09-22 |
| JP3351759B2 true JP3351759B2 (en) | 2002-12-03 |
Family
ID=13306289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06610599A Expired - Fee Related JP3351759B2 (en) | 1999-03-12 | 1999-03-12 | Synchronous signal control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3351759B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4957142B2 (en) * | 2006-09-21 | 2012-06-20 | ソニー株式会社 | Playback apparatus, playback method, and playback program |
| JP4956483B2 (en) * | 2008-05-19 | 2012-06-20 | 株式会社東芝 | Sync signal control circuit |
| JP5554157B2 (en) * | 2010-06-24 | 2014-07-23 | トーツーエンジニアリング株式会社 | Video synchronous photographing system and video synchronous photographing method |
| JP5568458B2 (en) * | 2010-12-24 | 2014-08-06 | 京セラ株式会社 | Stereo camera device |
-
1999
- 1999-03-12 JP JP06610599A patent/JP3351759B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000261691A (en) | 2000-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3464924B2 (en) | Synchronous control circuit | |
| EP0913053A2 (en) | Synchronization of multiple video and graphic sources with a display using a slow pll approach | |
| JPH05183833A (en) | Display device | |
| KR960007545B1 (en) | Main screen position recompensating circuit & method | |
| JP3351759B2 (en) | Synchronous signal control circuit | |
| US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
| JP2953170B2 (en) | Video display device | |
| JPH11225296A (en) | Video display controller | |
| JP2003169230A (en) | Video display device | |
| JP2004357028A (en) | Apparatus and method for processing video signal, video signal generating device and video display device | |
| JPH07283965A (en) | Reception signal synchronizer | |
| JP2003169229A (en) | Television video image display device and display method | |
| JPH04360194A (en) | Display memory controller | |
| JP2850964B2 (en) | Picture-in-picture circuit | |
| JPH08254970A (en) | Display device | |
| JP2003309740A (en) | Synchronization signal control circuit | |
| JPH1084515A (en) | Television receiver | |
| JPH10319933A (en) | Dot clock generation circuit | |
| JPH08322002A (en) | Television receiver | |
| JPH09214907A (en) | Video signal processing unit and television receiver | |
| JP2000078487A (en) | Video signal switching device | |
| JPH04144491A (en) | Image processor | |
| JPH1132234A (en) | Horizontal synchronization signal separating circuit | |
| JP2000092373A (en) | Camera system and its control method | |
| JPH04306987A (en) | Television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |