JPS60149136A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60149136A JPS60149136A JP593084A JP593084A JPS60149136A JP S60149136 A JPS60149136 A JP S60149136A JP 593084 A JP593084 A JP 593084A JP 593084 A JP593084 A JP 593084A JP S60149136 A JPS60149136 A JP S60149136A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- layer
- polysilicon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000001020 plasma etching Methods 0.000 claims description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- 239000000460 chlorine Substances 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229920005591 polysilicon Polymers 0.000 abstract 5
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 2
- 229910020257 Cl2F2 Inorganic materials 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 17
- 239000007789 gas Substances 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000000059 patterning Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- BAPZCSMFCUVUHW-UHFFFAOYSA-N dichloro(fluoro)methane Chemical compound F[C](Cl)Cl BAPZCSMFCUVUHW-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する、集積回路等の
半導体装置を製造する時、半導体表面上にリン（ト）ド
ープされた多結晶シリコン層を形成することがある。
パ 従来、Ｐドープされた多結晶シリコン層を形成してこの
Ｐドープされた多結晶シリコン層にパターンを施すには
次のような工程を必要とした。
半導体装置を製造する時、半導体表面上にリン（ト）ド
ープされた多結晶シリコン層を形成することがある。
パ 従来、Ｐドープされた多結晶シリコン層を形成してこの
Ｐドープされた多結晶シリコン層にパターンを施すには
次のような工程を必要とした。
第１図で説明すると先ずＳｉ半導体基板１上に形成した
酸化膜２上にＰドープされた多結晶シリコン層３を形成
する。次にＰドープされた多結晶シリコン層３上にホト
レジスト４を形成し、このホトレジスト４をある所望す
る型に加工する。
酸化膜２上にＰドープされた多結晶シリコン層３を形成
する。次にＰドープされた多結晶シリコン層３上にホト
レジスト４を形成し、このホトレジスト４をある所望す
る型に加工する。
このようにパターニングされたホトレジスト４をマスク
として、例えば塩素系のガスを用いた反応性イオンエツ
チング捷たは平行平板プラズマエツチングにより前記Ｐ
ドープされた多結晶シリコン層３をエツチングしＰドー
プされた多結晶シリコン層３を所望するパターンに加工
し、マスクとして使用したホトレジスト４を除去する。
として、例えば塩素系のガスを用いた反応性イオンエツ
チング捷たは平行平板プラズマエツチングにより前記Ｐ
ドープされた多結晶シリコン層３をエツチングしＰドー
プされた多結晶シリコン層３を所望するパターンに加工
し、マスクとして使用したホトレジスト４を除去する。
しかしながらＳｉ半導体基板上に形成した酸化膜２上の
Ｐドープされた多結晶シリコン層３をホトレジスト４等
をマスクとして塩素系のガスを用いた反応性イオンエツ
チングまたは平行平板プラズマエツチングによりエツチ
ング加工する際に次のような問題がある。
Ｐドープされた多結晶シリコン層３をホトレジスト４等
をマスクとして塩素系のガスを用いた反応性イオンエツ
チングまたは平行平板プラズマエツチングによりエツチ
ング加工する際に次のような問題がある。
それはエツチングされたＰドープ多結晶シリコン層３の
断面形状が逆テーパーになることおよび酸化膜２とＰド
ーグされた多結晶シリコン層３との界面のＰドープされ
た多結晶シリコン層Ｓ部分にくびれが生じることである
。上述の現象は、“Ｒｅａｃｔｉｖｅ Ｉｏｎ 引ｃｈ
ｉｎｇ ｏｆ ｄｏｐｐｅｄ Ｐｏ１ｙ８ｉ”堀池他、
Ｐｒｏｃｅｅｄｉｎｇ ｏｆ Ｓｙｍｐｏｓｉｕｍ
ｏｎ ＤｒｙＰｒｏｃｅｓｓ １９８１に於ける報告と
ほぼ一致する。
断面形状が逆テーパーになることおよび酸化膜２とＰド
ーグされた多結晶シリコン層３との界面のＰドープされ
た多結晶シリコン層Ｓ部分にくびれが生じることである
。上述の現象は、“Ｒｅａｃｔｉｖｅ Ｉｏｎ 引ｃｈ
ｉｎｇ ｏｆ ｄｏｐｐｅｄ Ｐｏ１ｙ８ｉ”堀池他、
Ｐｒｏｃｅｅｄｉｎｇ ｏｆ Ｓｙｍｐｏｓｉｕｍ
ｏｎ ＤｒｙＰｒｏｃｅｓｓ １９８１に於ける報告と
ほぼ一致する。
前述したＰドープされた多結晶シリコン層３のくびれは
、エツチングの加工精度および半導体装置の電気的特性
を低下させる。
、エツチングの加工精度および半導体装置の電気的特性
を低下させる。
従って半導体装置の製造に於て歩留に悪い影響を与える
。
。
従って本発明の目的は上記逆テーパーおよびくびれが発
生しない、半導体装置製造方法を提供することにある。
生しない、半導体装置製造方法を提供することにある。
本発明者は上記目的のために、多結晶シリコン層のエツ
チングされない部分にのみ所望するパターンで選択的に
リンを鶏拡％ｌ−次に前記多結晶シリコン層をホトレジ
ストでおおいＰドープされていない多結晶シリコン層の
みが露出するようなパターニング方法を用いた。
チングされない部分にのみ所望するパターンで選択的に
リンを鶏拡％ｌ−次に前記多結晶シリコン層をホトレジ
ストでおおいＰドープされていない多結晶シリコン層の
みが露出するようなパターニング方法を用いた。
塩素系ガスを用いた反応性イオンエツチングまたは平行
平板プラズマエツチングにょるＰドープされた多結晶シ
リコン層のエツチングに於て、前記くびれが生じること
およびエツチング後のＰドープされた多結晶シリコン層
の断面形状が逆チーハーニすることは前述したが、この
くびれおよび断面形状の逆テーパーは、Ｐドープされズ
いない多結晶シリコン層をエツチングする場合には発生
しない。
平板プラズマエツチングにょるＰドープされた多結晶シ
リコン層のエツチングに於て、前記くびれが生じること
およびエツチング後のＰドープされた多結晶シリコン層
の断面形状が逆チーハーニすることは前述したが、この
くびれおよび断面形状の逆テーパーは、Ｐドープされズ
いない多結晶シリコン層をエツチングする場合には発生
しない。
以下この発明による代表的一実施例を説明する。
第２図（ａ）において半導体１１例えばＮ型シリコンウ
ェハーの表面上に絶縁物層として酸化膜１２を形成した
後Ｋ、多結晶シリコン層５を形成する。
ェハーの表面上に絶縁物層として酸化膜１２を形成した
後Ｋ、多結晶シリコン層５を形成する。
次に第２図（ｂ）において多結晶シリコン層５上に窒化
膜１５をＣＶＤ法により形成する。この時の窒化膜の膜
厚は、後で多結晶シリコン層にリンを選択的に熱拡散す
る際に、熱拡散のマスクとなる厚さ例えば約５０００人
である。 ′ 次に第２図（Ｃ）において窒化膜１５を選択的に１ある
型」にパターニングされたホトレジスト１４例えば０Ｆ
ＰＲ−８００（東京応化社の製品名）をマスクとして、
窒化膜１５を異方性エツチングによシ、所望するパター
ンに加工する。この時の異方性エツチングは例えばＣＦ
４にＨ２を添加したガスをエツチングガスとして使用す
る反応性イオンエツチング装置例えば高周波として１３
．５６ ＭＨｚを使用した反応性イオンエツチング装置
によシ行なう。この際のエツチング条件は例えばＣＦ４
流量が３０ｃｃ／ｆｎｉｎ。
膜１５をＣＶＤ法により形成する。この時の窒化膜の膜
厚は、後で多結晶シリコン層にリンを選択的に熱拡散す
る際に、熱拡散のマスクとなる厚さ例えば約５０００人
である。 ′ 次に第２図（Ｃ）において窒化膜１５を選択的に１ある
型」にパターニングされたホトレジスト１４例えば０Ｆ
ＰＲ−８００（東京応化社の製品名）をマスクとして、
窒化膜１５を異方性エツチングによシ、所望するパター
ンに加工する。この時の異方性エツチングは例えばＣＦ
４にＨ２を添加したガスをエツチングガスとして使用す
る反応性イオンエツチング装置例えば高周波として１３
．５６ ＭＨｚを使用した反応性イオンエツチング装置
によシ行なう。この際のエツチング条件は例えばＣＦ４
流量が３０ｃｃ／ｆｎｉｎ。
Ｈ２流１ｋが２０ｃｃ／ｍｉｎ、エツチング中の反応室
内の圧力が５． ＯＰａ、 Ｒ，Ｆ、ＰＯＷＥＲが３５
０Ｗテ＃る。
内の圧力が５． ＯＰａ、 Ｒ，Ｆ、ＰＯＷＥＲが３５
０Ｗテ＃る。
なお上記「ある型」は、後で多結晶シリコン層５をパタ
ーニング加工する時に用いるマスクの型を反転したパタ
ーンである。ただし「ある型」のパターン幅は多結晶シ
リコン層５を加工する時に用いるマスクのパターン幅よ
り小さい。
ーニング加工する時に用いるマスクの型を反転したパタ
ーンである。ただし「ある型」のパターン幅は多結晶シ
リコン層５を加工する時に用いるマスクのパターン幅よ
り小さい。
次にホトレジスト１４を除去し、窒化膜１５をマスクに
多結晶シリコン５ヘリンを熱拡散する。（第２図（ｄ）
）。この時の多結晶シリコン５へのリンの熱拡散は例え
ばＰＯＣｌ、液体中にＮ２を送りキャリヤガスとして用
い、９２０℃２０分の条件で行なう。
多結晶シリコン５ヘリンを熱拡散する。（第２図（ｄ）
）。この時の多結晶シリコン５へのリンの熱拡散は例え
ばＰＯＣｌ、液体中にＮ２を送りキャリヤガスとして用
い、９２０℃２０分の条件で行なう。
次に第２図（ｅ）のように多結晶シリコン５ヘリンを熱
拡散する際に形成される多結晶シリコン１３上の酸化物
層１６および窒化膜１５上に形成される酸化物層１６を
除去する。前記酸化物層１６除去後、窒化膜１５を除去
する（第２図（ｆ））。
拡散する際に形成される多結晶シリコン１３上の酸化物
層１６および窒化膜１５上に形成される酸化物層１６を
除去する。前記酸化物層１６除去後、窒化膜１５を除去
する（第２図（ｆ））。
次に熱拡散により選択的にリンドープされた多結晶シリ
コン層１３およびリンドープされていない多結晶シリコ
ン層５上にホトレジスト２４例えば０ＦＰＲ−８００を
所望するパターンに形成する。この時ノホトレジスト２
４のパターン幅（ｄｉ）は熱拡散により選択的にリンド
ープされた多結晶シリコン層１３（７）幅（ｄ２）よシ
大きく例えばｄｌ ＝；＝ｄ２＋０．２ （ｕｍ）に選
ぶ（第２図（ｇ））。
コン層１３およびリンドープされていない多結晶シリコ
ン層５上にホトレジスト２４例えば０ＦＰＲ−８００を
所望するパターンに形成する。この時ノホトレジスト２
４のパターン幅（ｄｉ）は熱拡散により選択的にリンド
ープされた多結晶シリコン層１３（７）幅（ｄ２）よシ
大きく例えばｄｌ ＝；＝ｄ２＋０．２ （ｕｍ）に選
ぶ（第２図（ｇ））。
次に所望するパターンに形成したホトレジスト２４をｉ
スフに塩素系ガスまたは弗素系ガス例えばＣＣｌ２Ｆ、
にＮ、を添加したガスをエツチングガスとして使用する
反応性イオンエツチング装置または平行平板プラズマエ
ツチング装置例えば高周波として１３．５６ ＭＨｚを
使用した反応性イオンエツチング装置により、第２図（
ｈ）に示す如くエツチングを行なう。この時のエツチン
グ条件は例えばＣＣ２Ｆ２流量が６０〜７５ ｃｃ／ｍ
ｉｎ 、 Ｎ２流量が１５〜２０ｃｃ／ｍｉｎ、エツチ
ング中の反応室内の圧力が１６〜２５ Ｐａ 、 Ｒ，
Ｆ、ＰＯＷｉｉＲが６００Ｗ、電極間隔が６．５ｃｍで
ある。
スフに塩素系ガスまたは弗素系ガス例えばＣＣｌ２Ｆ、
にＮ、を添加したガスをエツチングガスとして使用する
反応性イオンエツチング装置または平行平板プラズマエ
ツチング装置例えば高周波として１３．５６ ＭＨｚを
使用した反応性イオンエツチング装置により、第２図（
ｈ）に示す如くエツチングを行なう。この時のエツチン
グ条件は例えばＣＣ２Ｆ２流量が６０〜７５ ｃｃ／ｍ
ｉｎ 、 Ｎ２流量が１５〜２０ｃｃ／ｍｉｎ、エツチ
ング中の反応室内の圧力が１６〜２５ Ｐａ 、 Ｒ，
Ｆ、ＰＯＷｉｉＲが６００Ｗ、電極間隔が６．５ｃｍで
ある。
多結晶シリコン層５をエツチングした後ホトレジスト２
４を除去する。第２図（ｉ）に示すようにＳｉ基板上の
酸化膜１２と多結晶シリコン層５の界面にくびれの発生
しないかつ多結晶シリコン層の断面形状が逆テーパーに
ならないアンダーカットのない所望するパターンを得る
。
４を除去する。第２図（ｉ）に示すようにＳｉ基板上の
酸化膜１２と多結晶シリコン層５の界面にくびれの発生
しないかつ多結晶シリコン層の断面形状が逆テーパーに
ならないアンダーカットのない所望するパターンを得る
。
以上述べた如く本発明によると塩素系ガスまたは弗素系
ガスを用いた反応性イオンエツチングおよび平行平板プ
ラズマエツチングによる多結晶シリコン層のパターニン
グに於いて、リンドープされた多結晶シリコン層とほぼ
同程度の比抵抗を有する多結晶シリコン層で、８ｉ基板
上の酸化膜と多結晶シリコン層の界面にくびれのないか
つエツチング後の多結晶シリコン層の断面形状が逆テー
パーにならないアンダーカットのないパターンを形成す
ることが可能なことが明らかになった。
ガスを用いた反応性イオンエツチングおよび平行平板プ
ラズマエツチングによる多結晶シリコン層のパターニン
グに於いて、リンドープされた多結晶シリコン層とほぼ
同程度の比抵抗を有する多結晶シリコン層で、８ｉ基板
上の酸化膜と多結晶シリコン層の界面にくびれのないか
つエツチング後の多結晶シリコン層の断面形状が逆テー
パーにならないアンダーカットのないパターンを形成す
ることが可能なことが明らかになった。
第１図は従来のパターニング方法によりエツチングした
後のＰドープされた多結晶シリコン層の逆テーパーおよ
び半導体基板上の酸化膜とＰドープされた多結晶シリコ
ン層との界面に発生したくびれを示す図である。 第２図（ａ）乃至第２図ｔ＋＋は本発明の実施例の各工
程を説明するための断面図である。 同、図において１．１１・・・・・・半導体基板、２．
１２・・・・・・酸化膜、３．１３・・・・・・Ｐドー
プ多結晶シリコン、４、１４．２４・・・・・・ホトレ
ジスト、５・・・・・・多結晶シリコン、１５・・・・
・・窒化膜、１６・・・・・・酸化物層、６・・・・・
・リンの熱拡散。 手続補正書（自発） １．事件の表示 昭和５９年 特 許 願第５９３０号
２、発明の名称 半導体装置の製造方法３、補正をする
者 事件との関係 出 願 人 東京都港区芝五丁目３３ ｍ １８ （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東工；〔都港区芝五Ｉ’ｌ：１３７番８号
ｆト友三１１１ビル −５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書箱７頁、４行目の記載「ＣＣ８」を「Ｃ（
Ｊ鵞」と創正いたします。
後のＰドープされた多結晶シリコン層の逆テーパーおよ
び半導体基板上の酸化膜とＰドープされた多結晶シリコ
ン層との界面に発生したくびれを示す図である。 第２図（ａ）乃至第２図ｔ＋＋は本発明の実施例の各工
程を説明するための断面図である。 同、図において１．１１・・・・・・半導体基板、２．
１２・・・・・・酸化膜、３．１３・・・・・・Ｐドー
プ多結晶シリコン、４、１４．２４・・・・・・ホトレ
ジスト、５・・・・・・多結晶シリコン、１５・・・・
・・窒化膜、１６・・・・・・酸化物層、６・・・・・
・リンの熱拡散。 手続補正書（自発） １．事件の表示 昭和５９年 特 許 願第５９３０号
２、発明の名称 半導体装置の製造方法３、補正をする
者 事件との関係 出 願 人 東京都港区芝五丁目３３ ｍ １８ （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東工；〔都港区芝五Ｉ’ｌ：１３７番８号
ｆト友三１１１ビル −５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書箱７頁、４行目の記載「ＣＣ８」を「Ｃ（
Ｊ鵞」と創正いたします。
Claims (1)
- 塩素系ガスを使用した反応性イオンエツチングまたは平
行平板プラズマエツチングにより半導体基板上に形成さ
れた多結晶シリコン層を加工する方法において、前記多
結晶シリコン膜の所定領域に選択的にリンを熱拡散させ
た後、このリン拡散層をマスク層でおおい、リンドープ
されない多結晶シリコン層を露出させエツチング加工す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP593084A JPS60149136A (ja) | 1984-01-17 | 1984-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP593084A JPS60149136A (ja) | 1984-01-17 | 1984-01-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60149136A true JPS60149136A (ja) | 1985-08-06 |
Family
ID=11624609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP593084A Pending JPS60149136A (ja) | 1984-01-17 | 1984-01-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60149136A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60186411A (ja) * | 1984-03-06 | 1985-09-21 | Anelva Corp | ドライエツチング方法 |
| US6110838A (en) * | 1994-04-29 | 2000-08-29 | Texas Instruments Incorporated | Isotropic polysilicon plus nitride stripping |
-
1984
- 1984-01-17 JP JP593084A patent/JPS60149136A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60186411A (ja) * | 1984-03-06 | 1985-09-21 | Anelva Corp | ドライエツチング方法 |
| US6110838A (en) * | 1994-04-29 | 2000-08-29 | Texas Instruments Incorporated | Isotropic polysilicon plus nitride stripping |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62291940A (ja) | 半導体装置の製造方法 | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| JPS60149136A (ja) | 半導体装置の製造方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JP3080400B2 (ja) | 半導体装置 | |
| JPS5929136B2 (ja) | 半導体装置の製造方法 | |
| JPH02271618A (ja) | 半導体装置の製造方法 | |
| JPS6197826A (ja) | 半導体装置の製造方法 | |
| JPS58132933A (ja) | 選択ドライエツチング方法 | |
| JPS60115255A (ja) | 半導体装置の製造方法 | |
| JPS6043829A (ja) | ドライエッチング方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPH01248523A (ja) | 半導体装置の製造方法 | |
| JPH0223630A (ja) | 半導体装置の製造方法 | |
| JPS5965447A (ja) | 半導体装置の製造方法 | |
| JPH03125427A (ja) | 半導体装置の製造方法 | |
| JPS63257248A (ja) | 半導体装置の製造方法 | |
| JPH09260664A (ja) | 半導体装置の製造方法 | |
| JPS58158968A (ja) | 半導体装置の製造法 | |
| JPH11354523A (ja) | 半導体装置の製造方法 | |
| JPS58192361A (ja) | 半導体装置の製造方法 | |
| JPH0697186A (ja) | 半導体素子の製造方法 | |
| JPH0198230A (ja) | 半導体装置の製造方法 | |
| JPH10284716A (ja) | 半導体装置の製造方法 |