JPS60147158A - 密着型イメ−ジセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈技術分野〉 本発明は非晶質シリコン薄膜を光電変換素子部に用いた
、原稿幅と同一サイズの長尺な密着型イメージセンサに
関するもので、特に光電変換素子の光応答特性を向上さ
せ、高速ファクンミリ、インテリジェントコピア等の高
速読取装置に使用できる密着型イメージセンサに関する
。

〈従来技術〉 一次元イメージセンサはファクシミリ、インテリジエン
トコピア等における原稿の読み取シ用として知られてい
る。従来、この種の受光センサとしては、−次元の固体
イメージ素子（ＣＯＤあるいはＭＯＳ型）を用い、原稿
像をスυソト露光かつ縮小結像することにより、対応し
た画像情報信号を得ている。この−次元固体イメージ素
子はＩＣ技術を使って作製され、３０閣程度の大きさの
素子であり、このだめ原稿からの反射光を受光部に導く
には光路長の長い光学系を用いざるを得す、装置の小型
化が困難である。さらに、このような装置では光学系の
複雑な調整が必要であシ、また、画面周辺部の光量低下
１分解能の劣化といった問題も生じる。

これらの問題点の改善のために、原稿幅と同−寸長の長
さの長尺イメージ素子を用い、ファイバーレンズアレイ
を用いて密着結像するいわゆる密着型イメージ素子が考
案されている。この様な密着型イメージ素子では大型の
光電変換部が必要で、大面積にわたる均一な光電変換膜
の形成が要求される。現在、長尺の一次元イメージ素子
を作るためＣｄ８・ＣｄＳｅ膜、　Ｓｅ　−Ａ５−Ｔｅ
系非晶質薄膜。

非晶質Ｓｉ薄膜等が提案されているが、光応答速度が不
充分、あるいは光感度、明暗比が不十分であるため、■
ラインあたりの読取り時間が限定され高速読み取り装置
用としては必ずしも充分でなく、実用化には問題があっ
た。

〈発明の目的〉 本発明は従来の密着型イメージセンサのもつ種々の問題
点に鑑みてなされたもので、光電変換部をｐｉｎダイオ
ード構造とし、逆バイアス印加状態で駆動することによ
シ、非常に高速の光応答性を有しかつ明暗比、光感度等
のイメージセンサに要求される特性を著しく向上させた
密着型イメージセンサを提供することにある。

〈実施例〉 第１図は本発明による密着型イメージセンサの基本構造
を示す平面図であシ、Ｉ−１における同　２断面を第２
図に示す。

光電変換素子は透光性基板１上に設けられた平板状の共
通電極２、半導体層３およびストライプ状に加工された
個別電極４から構成される。上記電極２．４のうちどち
らか一方は透明電極である必要があるが、共通電極２お
よび個別電極４の位置は逆転してもよく、また、場合に
よっては基板１は透光性である必要もない。上記個別電
極４の他端側は、上記光電変換用の半導体層３と分離さ
せてす、−り防止用ブロッキングダイオードとなる半導
体層５に接続されている。また該半導体層５の他端は個
別電極４を走査するだめのマ）　ＩＪソクス電極６に接
続されている。該マトリックス電極６は、基板１上に金
属膜によって形成されるが、上記共通電極２に属する個
別電極４の本数に対応させてグループに分割され、マト
リックス駆動させるべく分割されたグループの対応する
マトリックス電極は共通に接続されている。

上記透光性基板１としては例えばガラス基板を用いるこ
とが可能であシ、透光性が要求されない場合にはポリイ
ミド樹脂に代表される側熱性有機フィルムあるいはセラ
ミック基板を使用する。透明電極としては酸化インジウ
ム（Ｉ　ｎ２０３）酸化ス、（（ＳｎＯｚ）あるいはイ
ンジウム・スズ酸化物（ＩＴＯ）などが、まｄ透光性を
必要としない場合にはＡｔ＋　Ｃｕ　＋　Ｃｒ　＋　Ａ
ｕ　＋　Ｐ　ｔ　＋　Ｉｎ　＋　Ｉ　ｎ　Ｓｎ合金。

Ｉｎ−Ｇａ合金、Ｎｉ−Ｃｒ合金などの金属電極を使用
する。半導体層３としては非晶質水素化シリコンで構成
し、ｐｉｎダイオード構造とする。

等価回路及び走査回路を第３図（ａ）、（ｂ）に示す。

尚第３図（ａ）はクロストーク防止のだめのブロッキン
グダイオードを用いない方式の等価回路図で、画素数に
対応したスイッチング素子７を必要とする。一方第３図
（ｂ）は、各画素毎にクロストーク防止のだめのブロク
キングダイオード５を設けた上記第１図に示すマトリッ
クス型のスイッチ方式によりスイッチング素子８１１８
２の減少をはかったイメージセンサの等価回路図である
。本実−例によるイメージセンサはどちらの方式でも走
査可能である妙へ以下の説明ではマトリックス型のスイ
ッチ方式を採用する。このスイッチ方式では蓄積型の信
号読出し方式を用いると読出時間が長くなシ高速読み取
りには不利となるため、実時間型の読み出し方式を用い
る。マトリックス配線の採用により、スイッチング素子
数８＋　、　８２は大幅に減少させることができる。ス
イッチング素子８１．８２としては、たとえばＣ−ＭＯ
Ｓ）ランジスタを用い、各ゲートをシフトレジスタに接
続し、順次スイッチング動作を行っていくと、各画素は
受光した光量に応じた信号電流を出力し、イメージ情報
の読み取りができる。

上記構造からなる密着型イメージセンサの電圧−電流特
性を第４図に、出力電流の照度依存性を第５図に、光応
答速度の逆バイアス電圧依存性を第６図に示し、高速読
み取り用素子としての適合性を説明する。第４図の曲ｍ
Ａは６０ルツクスの明部、曲線Ｂは暗部における特性を
示し、両市線から明らかな様に本イメージセンサは５Ｖ
以下の低電位での駆動が可能であり、明暗比（静特性）
が〜１０４ときわめて大きな値を示す。寸だ、第５、第
６図に示されるごとく、高感度かつ良好なγ−特性を示
しかつ光応答性にも非常に優れており、立ち上がり（９
０％）および立ち下がり（９０％）に要する応答時間ｔ
ｏｎ＋　ｔｏｆｆを第７図に示すように定義すると、こ
れらの応答時間ともに５０μｓｅｃ以下と著しく速い応
答を示すなど、高速読み取シ用素子としてきわめて好ま
しい特性を示す。

上記イメージセンサの光電変換膜３は非晶質水素化シリ
ランから構成されているため、ｐ層あるいはｎ層の固有
体積抵抗となる傾向があり、画素間のリークの原因とな
る場合もあるので必要に応じてｐ層あるいはｎ層を個別
電極４と同形状のパターンに分割加工した形状が望まし
い。この際、エツチング工程による素子特性への影響は
小さい。

なお、光照射側のｐまたはｎ層は、この層での光損失を
最小限にとどめるため、５０〜１００ＯＡの薄層とする
必要がちり、またｉ層はピンホール等の欠陥をなくし電
流のまわ９込みをなくすため０５μｍ程度以上１０μｍ
以下、好ましくは１〜３μｍ程゛度の膜厚をもち、１０
７Ω・ｍ以上、好ましくは１０８Ω・副程度の固有抵抗
値が必要となる。

以下、上記基本構造に基いた本発明の詳細を具体例７・
示す。

〔実施例２」 基板１として６０Ｘ１５０−のパイレックスガラスを用
い、この上に約２００ＯＡの膜厚のＡｔを蒸着し、共通
電極２及びマ）　ＩＪノクス配線用下層配線６をフォト
リソグラフィプロセスを用いてパターン形成する。フォ
トダイオード及びブロッキングダイオードを形成するた
め、プラズマＣＶＤ法にてｐ形の非晶質シリコンを５０
ＯＡ堆積させ、さらにｉ形、ｎ形の非晶質シリコン膜を
各々２μｍ及び１００Ａの厚さだけ堆積させて半導体層
３゜５を形成する。このようにして形成された非晶質シ
リコン薄膜３，５は、通常のＣＦ　４を用いたドライエ
ツチングプロセスによす、フォトタイオード３、プｏソ
キングダイオード５共にｎ層のみを８本／闘の密度でス
トライプ状に加工する。なお、上記非晶質シリコン膜の
作成条件は以下の通シである。基板温度は２５０１：、
放電圧力０．ａＴｏｒｒｓ高周波電力１００　Ｗ　（８
０ｍＷ／ｃｒｌ　）　にて、ｐ形の非晶質シリコン層は
Ｂ２Ｈ６とＳｉＨ４の体積比が５００ｐｐｍの混合ガス
をＨ２で１０％程度に希釈したもの、ｉ形は５ｉＨａを
Ｈ２で３０％に希釈した混合ガス、さらにｎ形はＰＨ３
とＳｉＨ４との体積比が１１００００ｐｐの混合ガスを
２０％程度に希釈したものをそれぞれグロー放電によっ
て分解し形成する。次にこの半導体層上およびマトリッ
クス配線部上にプラズマＣＶＤ法により、Ｓ　ｉＣｈ膜
（約２００ＯＡ）９を形成し、第１図及び第２図に示す
ごとくスルーホール１０．１１をエツチング加工する。

なお５ｉＯｚ絶縁膜以外にも例えば５ｊ３Ｎ４等も使用
できるのは云うまでもない。さらにこの絶縁膜９上に、
光電変換部３とダイオード部５間には透明導電膜によっ
て個別電極としてＩ　Ｔ　Ｏ（Ｉｎｚ０３ＳｎＯ２（５
Ｘ　））をＲＦスパッタリングで約１００　ＯＡ、マト
リックス配線部の上層配線にはＡｔを約３００ＯＡ各々
蒸着する。なお、この時同時にブロッキングダイオード
部５にはＩＴＯ上にさらにＡｔを蒸着し、遮光膜１２と
しだ。ＩＴＯ膜４はｎ層と同一の８本／ｗのストライプ
状とし、マトリックス配線部６も所定のパタ−７にエツ
チング加工し、最終的に１０２４画素（１画素：　１０
０Ｘ１００μ　２）から成る光電変換部を作成する。各
端子を上記第３図（ｂ）に示すごとく、駆動回路に接続
し、ＲＬより実時間で画像信号を読み出しだ。本実施例
により１ｍｓ／１ｉｎｅ以上の高速読取が可能となった
。

〔実施例３〕 実施例２と光照射方向が逆となる素子構造とする。まず
、パイレックスガラス基板１上にＲＦスパッタリングで
画素形成部及びブロッキングダイオード形成部に約１０
０ＯＡの５ｎＯｚ　、マＩ・リソクス配線部にはＡｔを
各々蒸着し、各々所定のパターンにエツチング加工し、
共通電極２及び下層配線部６を形成した。なお基板上に
はブロッキングダイオードの遮光及び画像露光幅を限定
するだめの遮光膜をあらかじめ形成するのが望ましい。

遮光膜が金属薄膜（Ｃｒ、Ａｔ等）の場合はスパッタ蒸
着等でこの上にＳ　ｉｏｚ等の絶縁膜を形成する必要が
あるのは云うまでもない。

受光部及びブロッキングダイオード部にｐ形。

ｉ形およびｎ形の非晶質シリコン層を約８０人。

３μｍ、３００Ａの膜厚で形成する０非晶質シリコン膜
の作成条件は実施例２とほぼ同様である。この場合も同
様にｎ層のみをストライプ状にエツチング加工後、ポリ
イミド系フォトレジストを塗膜形成しく約１μｍ）、Ａ
ｘ、管ぢ様にスルーホールを形成する。このフォトレジ
ストは剥離することなく層間絶縁層として用いる。この
上に個別電極４及びマトリックス配線上層部をＡｔ蒸着
により形成、パターン加工し、８本／間の画素密度を有
する光電変換部を形成する。各端子を第３図（ｂ）の様
に駆動回路に接続し、センサ特性を評価したところ、ダ
イオード特性は実施例２とほぼ同等であシ、画素間の信
号のバラツキも±５％以内と安定しまた特性が得られた
。

〔実施例４〕 実施例２とほぼ同一のセンサ構造であるが光電　？変換
部の非晶質シリコン層を完全に画素毎に分離した構成と
した。本イメージセンサの画素間のり−ク電流を実施例
２及び３のものと比較したととろ、いずれの実施例の構
造に二・夕いても、リーク電流は微弱で悪影響のないこ
とを確認した。この様にｐ層はその固有抵抗値が１００
・α程度以上であれば画素密度に応じた分割をする必要
はなく、低抵抗となる少なくともｎ層のみを分割すれば
、画像の横流れはなく、すぐれたイメージ素子の作成が
可能となる。

〔効果〕

以上、本発明によれば素子構造の簡単な長尺のイメージ
素子を容易に作ることができる。また、とにより、感度
、応答性に優れた高速読取素子を量産性よく作ることが
できる。

【図面の簡単な説明】

第１図は本発明による実施例の基本構造を示す平面図、
第２図は同１−１断面図、第３図（ａ）は同実施例の等
価回路図、第３図（ｂ）は同実施例の他の等価回路図、
第４図は同実施例の電圧−電流特性図　第５図は同実施
例の面照度−出力電流特性図、第６図は同実施例の印加
電圧−光応答速度特性図、第７図は第６図における応答
時間ｔｏｎ＋　ｔｏｆｆの定義を説明する図である。

Claims (4)

【特許請求の範囲】
1. （１）光学情報をその光強度に応じた電気信号に変換す
   る画像読取素子を支持基板上に配列してなるセッサにお
   いて、ｐｉｎ構造を持つ光電変換膜と、該光電変換膜の
   夫々の面に形成された平板状の共通電極及び画像読取素
   子に対応する個別電極とを備え、上記共通電極と個別電
   極の少なくとも一方は透明電極から成る密着型イメージ
   センサ。
2. （２）前記光電変換膜は非晶Ｖシリコンで形成されたｐ
   −１−ｎダイオード構造から成り、電極によって逆バイ
   アスされて入射光量に対応した信号電流を出力し、画像
   情報が得られることを特徴とする特許請求の範囲第１項
   記載の密着型イメージセンサ。
3. （３）前記光電変換膜は、ｐｉｎ積層構造のうち個別電
   極に接する半導体層のみが個別電極とほぼ同一形状に分
   割され、他の半導体層は一体的に形成されていることを
   特徴とする特許請求の範囲第１項又は第２項記載の密着
   型イメージセンサ。
4. （４）前記光電変換膜は基板側電極上に順次ｐ、ｉｔｎ
   形から成る半導体層によって形成され、かつ固有抵抗値
   が１０６０・ｍ以下、膜厚５０Ａ以上１０００Ａ以下の
   ｎ層が個別電極と同一形状に分割されていることを特徴
   とする特許請求の範囲第１項又は第２項記載の密着型イ
   メージセンサ０