JPS59149042A - 半導体用リ−ドフレ−ム - Google Patents
半導体用リ−ドフレ−ムInfo
- Publication number
- JPS59149042A JPS59149042A JP2341883A JP2341883A JPS59149042A JP S59149042 A JPS59149042 A JP S59149042A JP 2341883 A JP2341883 A JP 2341883A JP 2341883 A JP2341883 A JP 2341883A JP S59149042 A JPS59149042 A JP S59149042A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- lead frame
- semiconductor
- solder
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はトランジスタ等の半導体装置の組立に用いら
れる半導体用リードフレームに関する。
れる半導体用リードフレームに関する。
電子機器、特に半導体装置の組立に用いられるリードフ
レームについては、グイボンディング。
レームについては、グイボンディング。
ワイヤゼンデイング等の組立性を満足させるだめ各種の
合金から成る導体の表面にニッケル捷たはニッケル合金
めっきを施し、さらにその上にＡｕまだはＡｇめつきを
施すことが広く行なわれていた。
合金から成る導体の表面にニッケル捷たはニッケル合金
めっきを施し、さらにその上にＡｕまだはＡｇめつきを
施すことが広く行なわれていた。
しかしながら、ＡｇまだはＡｌｌめっきは貴金属であり
高価であるから、半導体装置のコストに占める割合が高
いという欠点がある。そこで、’Ａ、ｕ”ｌたはＡｇめ
つきの厚さを薄くしたり、めっきを部分的に行なったり
して安価な半導体を製造、提供する努力も払われている
。これらの名前金属化からさらに進んで、貴金属を用い
ずに半導体装置を組立てる技術として、例えばＡｕ線を
用いるワイヤゼンデイングの代りにｋｔのワイヤ昶ンデ
ィングを用いることも行なわれている。
高価であるから、半導体装置のコストに占める割合が高
いという欠点がある。そこで、’Ａ、ｕ”ｌたはＡｇめ
つきの厚さを薄くしたり、めっきを部分的に行なったり
して安価な半導体を製造、提供する努力も払われている
。これらの名前金属化からさらに進んで、貴金属を用い
ずに半導体装置を組立てる技術として、例えばＡｕ線を
用いるワイヤゼンデイングの代りにｋｔのワイヤ昶ンデ
ィングを用いることも行なわれている。
一方、半導体素子をリードフレームにろう接するグイ昶
ンデイングにおいてはＡｕ −Ｓｉ共晶接合を行なうの
が一般的であったが、最近ではそれに代えてりＩン状の
半田箔やＡｇペーストを使用する傾向にある。しかしな
がら、Ａｕ−８ｉ共共晶台法と比較すると ＩＪ 、）
？ン状の半田箔を用いる場合には箔供給装置が必要とな
る他、フラックスの使用による問題、Ａｇペーストを用
いる場合の含有成分の問題など半導体装置の信頼性を損
う問題が生じている。
ンデイングにおいてはＡｕ −Ｓｉ共晶接合を行なうの
が一般的であったが、最近ではそれに代えてりＩン状の
半田箔やＡｇペーストを使用する傾向にある。しかしな
がら、Ａｕ−８ｉ共共晶台法と比較すると ＩＪ 、）
？ン状の半田箔を用いる場合には箔供給装置が必要とな
る他、フラックスの使用による問題、Ａｇペーストを用
いる場合の含有成分の問題など半導体装置の信頼性を損
う問題が生じている。
さらに、一般に外部リード部には半田付は性を向上させ
るために樹脂による封止後に半田溶融めっき法或いは電
気めっき法による錫まだは半田めっきが行なわれている
が、このような外部リード部へのめつきにはフラックス
を用いたり酸洗したりする前処理が必要であり、酸の残
存が半導体装置の信頼性を低下させる一つの要因となっ
ている。
るために樹脂による封止後に半田溶融めっき法或いは電
気めっき法による錫まだは半田めっきが行なわれている
が、このような外部リード部へのめつきにはフラックス
を用いたり酸洗したりする前処理が必要であり、酸の残
存が半導体装置の信頼性を低下させる一つの要因となっ
ている。
唸た、外部ＩＪ ）％へのめっき自体も半導体装置の
コストアップの要因の一つである。
コストアップの要因の一つである。
この発明の目的は、上述した従来技術の欠点を解消し、
貴金属を全く使用せず１信頼性の高い、かつ安価な半導
体装置を構成することのできるリードフレームを提供す
ることにある。
貴金属を全く使用せず１信頼性の高い、かつ安価な半導
体装置を構成することのできるリードフレームを提供す
ることにある。
この発明は、半導体素子をダイボンディングする素子配
置部と１半導体装置の組立後に電子部品として糺込んだ
とき良好な半田付性が要求される外部ＩＪ −ｐ部とに
錫まだは半田（錫−鉛合金）めつき層を設けたことを特
徴とする。すなわち、半導体用リードフレームの全面に
錫まだは半田めっき層を設けたり、ＡＩ−或いはＡｕ線
に」：リワイヤツＳンデイングするインナーソー１部に
錫丑たは半田めっきを設けたりすると、ワイヤボンディ
ング性が失われて全く接続できない事態が生じる。しだ
がって、少なくともワイヤボンデイングされるインカー
リ−１５部には錫壕だは半田めっき層は不要であり、こ
の発明では上記のように素子配置部および外部り−１部
のみに錫まだは半田めっき層が設けられている。
置部と１半導体装置の組立後に電子部品として糺込んだ
とき良好な半田付性が要求される外部ＩＪ −ｐ部とに
錫まだは半田（錫−鉛合金）めつき層を設けたことを特
徴とする。すなわち、半導体用リードフレームの全面に
錫まだは半田めっき層を設けたり、ＡＩ−或いはＡｕ線
に」：リワイヤツＳンデイングするインナーソー１部に
錫丑たは半田めっきを設けたりすると、ワイヤボンディ
ング性が失われて全く接続できない事態が生じる。しだ
がって、少なくともワイヤボンデイングされるインカー
リ−１５部には錫壕だは半田めっき層は不要であり、こ
の発明では上記のように素子配置部および外部り−１部
のみに錫まだは半田めっき層が設けられている。
以、下、図面を参照してこの発明の一実施例について説
明する。
明する。
第１図はリン青銅から成る基体１を打抜き成形したリー
ドフレームの平面図であり、２は半導体素子配置部（ダ
イボンド部）、３はインナーリード部（ワイヤボン１部
）を示す。
ドフレームの平面図であり、２は半導体素子配置部（ダ
イボンド部）、３はインナーリード部（ワイヤボン１部
）を示す。
第２図はリードフレームの断面図であり、該ジ−１３フ
レームの全面には光沢ニッケルめっき層４が２μ、壕だ
Ｐ −Ｎ ｉ合金めつき層５が０５μの厚さでそれぞれ
設けられ、さらにダイボンド部２と外部リード部６には
錫捷だは半田めっき層７が設けられている。すなわち、
前記り−Ｐフレームを脱脂、酸洗等により前処理した後
、ワット浴中で光沢ニッケルめっき（電気めっき、光沢
剤は上利工業■製の「アサヒライト」を使う）を２μの
厚さで行ない、さらに電気Ｐ−Ｎｉめっき浴中でＰ−Ｎ
ｉ合金めつきを厚さ０５μで行ない、このリードフレー
ムを用いて図示するようにダイボンド部２と外部リード
部６とにホウフッ化錫めっき浴により電気錫めっきを０
．５μの厚さで行なうことにより構成したものである。
レームの全面には光沢ニッケルめっき層４が２μ、壕だ
Ｐ −Ｎ ｉ合金めつき層５が０５μの厚さでそれぞれ
設けられ、さらにダイボンド部２と外部リード部６には
錫捷だは半田めっき層７が設けられている。すなわち、
前記り−Ｐフレームを脱脂、酸洗等により前処理した後
、ワット浴中で光沢ニッケルめっき（電気めっき、光沢
剤は上利工業■製の「アサヒライト」を使う）を２μの
厚さで行ない、さらに電気Ｐ−Ｎｉめっき浴中でＰ−Ｎ
ｉ合金めつきを厚さ０５μで行ない、このリードフレー
ムを用いて図示するようにダイボンド部２と外部リード
部６とにホウフッ化錫めっき浴により電気錫めっきを０
．５μの厚さで行なうことにより構成したものである。
第３図はこの発明のリードフレームを用いて組立てた半
導体装置を示す。すなわち、１ず半導体素子であるシリ
コンベレット８を４０００の温度で錫めっき層７にダイ
ボンディングし、次いでシリコンベレット８とインナー
リード部３とをＡｕ１だは、ａのワイヤ９でワイヤボン
ディングした後、樹脂１０で樹脂モールＰで封止して保
護することにより構成したものである。このような工程
を経て ５− も外部＋） Ｉ：′部７の錫めっき層は要求される半
田付性を十分満足するものとなっている。
導体装置を示す。すなわち、１ず半導体素子であるシリ
コンベレット８を４０００の温度で錫めっき層７にダイ
ボンディングし、次いでシリコンベレット８とインナー
リード部３とをＡｕ１だは、ａのワイヤ９でワイヤボン
ディングした後、樹脂１０で樹脂モールＰで封止して保
護することにより構成したものである。このような工程
を経て ５− も外部＋） Ｉ：′部７の錫めっき層は要求される半
田付性を十分満足するものとなっている。
第４図は打抜き前のリードフレームに予め錫または半田
めっき層を形成した後、＋） ＦＳフレームを打抜き
成形した場合の例を示しだものである。
めっき層を形成した後、＋） ＦＳフレームを打抜き
成形した場合の例を示しだものである。
なお、ダイボンド部２と外部リード部６に設けられる錫
まだは半田めっき層は同一の組成もしくは厚さにする必
要はなく、適宜変えることができる。
まだは半田めっき層は同一の組成もしくは厚さにする必
要はなく、適宜変えることができる。
また、錫まだは半田めっき層には必要に応じて微量の第
２もしくは第３元素、例えばＳｂ、Ｚｎ、Ｉｎ。
２もしくは第３元素、例えばＳｂ、Ｚｎ、Ｉｎ。
ｃｄ、 Ａｇ、 Ａｕ 、 Ｂｉ 、 Ｏｕ等を含有さ
せることもできる。
せることもできる。
以上、この発明の実施例および態様について説明したが
、この発明によれば、（１） Ａｕ−８ｉ共晶などの高
価な金属を使用せずにダイボンディングを行なうので半
導体装置のコストが低下し、（２）半田箔などの供給装
置が不要となり作業性が向上し、（３）外部リ−１５に
予め半田付性の良好な錫または半田めっきを施している
ので後の工程が不要となる等、半導体装置の低価格化に
寄与することができ ６ − る。
、この発明によれば、（１） Ａｕ−８ｉ共晶などの高
価な金属を使用せずにダイボンディングを行なうので半
導体装置のコストが低下し、（２）半田箔などの供給装
置が不要となり作業性が向上し、（３）外部リ−１５に
予め半田付性の良好な錫または半田めっきを施している
ので後の工程が不要となる等、半導体装置の低価格化に
寄与することができ ６ − る。
第１図は打抜き成形した半導体用リードフレームの平面
図、第２図はこの発明の半導体用リードフレームの断面
図、第３図はこの発明の半導体用＋） ｈ％フレーム
を用いて組立てた半導体装置の平面図、第４図はこの発
明の別の態様を示す平面図および断面図である。 なお、図中、同一符号は同−捷たけ相当部分を示す。 ｌ・・・基体、２・・半導体素子配置部（グイボンド部
）、３・・・インナーリード部（ワイヤボンド部）、４
・・・ニッケルめっき、５・・・Ｐ−ＮＩめっき、６
・列部リード部、７・・・錫捷だは半田めっき部、８・
・・半導体素子（ンリコンペレソト）、９・・・Ａ／、
’７ ’ｆ ヤ、１０・・・樹脂。 代理人 弁理士 佐 藤 不二雄 ７− 第１ 図 第１図 減３図 １８３
図、第２図はこの発明の半導体用リードフレームの断面
図、第３図はこの発明の半導体用＋） ｈ％フレーム
を用いて組立てた半導体装置の平面図、第４図はこの発
明の別の態様を示す平面図および断面図である。 なお、図中、同一符号は同−捷たけ相当部分を示す。 ｌ・・・基体、２・・半導体素子配置部（グイボンド部
）、３・・・インナーリード部（ワイヤボンド部）、４
・・・ニッケルめっき、５・・・Ｐ−ＮＩめっき、６
・列部リード部、７・・・錫捷だは半田めっき部、８・
・・半導体素子（ンリコンペレソト）、９・・・Ａ／、
’７ ’ｆ ヤ、１０・・・樹脂。 代理人 弁理士 佐 藤 不二雄 ７− 第１ 図 第１図 減３図 １８３
Claims (2)
- （１）リードフレームの半導体素子配置部（ダイミツド
部）２と外部リード部６とに錫または半田（錫−鉛合金
）めっき層７を設けて成る半導体用り−Ｐフレーム。 - （２）リードフレームの全面にニッケルめっき層４およ
び（または）ニッケル合金めっき層５を設けた後に、そ
の半導体素子配置部（ダイプント部）２と外部リード部
６とに錫まだは半田（錫−鉛合金）めっき層７を設けて
成る特許請求の範囲（１）記載の半導体用リードフレー
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2341883A JPS59149042A (ja) | 1983-02-15 | 1983-02-15 | 半導体用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2341883A JPS59149042A (ja) | 1983-02-15 | 1983-02-15 | 半導体用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59149042A true JPS59149042A (ja) | 1984-08-25 |
Family
ID=12109947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2341883A Pending JPS59149042A (ja) | 1983-02-15 | 1983-02-15 | 半導体用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149042A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019893A (en) * | 1990-03-01 | 1991-05-28 | Motorola, Inc. | Single package, multiple, electrically isolated power semiconductor devices |
| EP0671763A2 (en) * | 1994-03-07 | 1995-09-13 | Texas Instruments Incorporated | Ultrasonically welded plastic support ring for handling and testing semiconductor devices |
| US6613451B1 (en) * | 1998-09-11 | 2003-09-02 | Nippon Mining & Metals Co., Ltd. | Metallic material |
| KR100861048B1 (ko) | 2007-02-27 | 2008-09-30 | 쌍용자동차 주식회사 | 자동차의 계기판넬 머리충격부위 및 충격각도 측정 시스템 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5224467A (en) * | 1975-08-20 | 1977-02-23 | Sony Corp | Mounting method of electric element |
| JPS55108757A (en) * | 1979-02-15 | 1980-08-21 | Toshiba Corp | Semiconductor device |
| JPS5792854A (en) * | 1980-11-29 | 1982-06-09 | Toshiba Corp | Plastic molded type semiconductor device |
| JPS5793535A (en) * | 1980-12-03 | 1982-06-10 | Hitachi Ltd | Semiconductor device |
| JPS57145352A (en) * | 1981-03-04 | 1982-09-08 | Hitachi Cable Ltd | Lead frame for semiconductor |
-
1983
- 1983-02-15 JP JP2341883A patent/JPS59149042A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5224467A (en) * | 1975-08-20 | 1977-02-23 | Sony Corp | Mounting method of electric element |
| JPS55108757A (en) * | 1979-02-15 | 1980-08-21 | Toshiba Corp | Semiconductor device |
| JPS5792854A (en) * | 1980-11-29 | 1982-06-09 | Toshiba Corp | Plastic molded type semiconductor device |
| JPS5793535A (en) * | 1980-12-03 | 1982-06-10 | Hitachi Ltd | Semiconductor device |
| JPS57145352A (en) * | 1981-03-04 | 1982-09-08 | Hitachi Cable Ltd | Lead frame for semiconductor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019893A (en) * | 1990-03-01 | 1991-05-28 | Motorola, Inc. | Single package, multiple, electrically isolated power semiconductor devices |
| EP0671763A2 (en) * | 1994-03-07 | 1995-09-13 | Texas Instruments Incorporated | Ultrasonically welded plastic support ring for handling and testing semiconductor devices |
| EP0671763A3 (en) * | 1994-03-07 | 1997-04-09 | Texas Instruments Inc | Support element made of plastic material, ultrasonically welded, for handling and testing semiconductor components. |
| US6613451B1 (en) * | 1998-09-11 | 2003-09-02 | Nippon Mining & Metals Co., Ltd. | Metallic material |
| KR100861048B1 (ko) | 2007-02-27 | 2008-09-30 | 쌍용자동차 주식회사 | 자동차의 계기판넬 머리충격부위 및 충격각도 측정 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707724A (en) | Semiconductor device and method of manufacturing thereof | |
| US7256481B2 (en) | Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices | |
| KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
| US7872336B2 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| US20070269932A1 (en) | Semiconductor Device Having Post-Mold Nickel/Palladium/Gold Plated Leads | |
| US7788800B2 (en) | Method for fabricating a leadframe | |
| JP3537417B2 (ja) | 半導体装置およびその製造方法 | |
| US5540378A (en) | Method for the assembly of an electronic package | |
| JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
| JPS59149042A (ja) | 半導体用リ−ドフレ−ム | |
| US20040183166A1 (en) | Preplated leadframe without precious metal | |
| KR20100050640A (ko) | 반도체 패키지 제조용 리드프레임 및 이의 도금 방법 | |
| JPS6149450A (ja) | 半導体用リ−ドフレ−ム | |
| EP0380176A1 (en) | method for producing a solderable finish on metal frames for semiconductors | |
| JPS6142941A (ja) | 半導体用リ−ドフレ−ム | |
| US11990394B2 (en) | Semiconductor package and a method for manufacturing of a semiconductor package | |
| JPS6353287A (ja) | Ａｇ被覆導体 | |
| JPS63187655A (ja) | 電子部品用リ−ドフレ−ム | |
| US20070272441A1 (en) | Palladium-Plated Lead Finishing Structure For Semiconductor Part And Method Of Producing Semiconductor Device | |
| JPH0558259B2 (ja) | ||
| JPH0689478B2 (ja) | 樹脂封止半導体装置の製造方法 | |
| JP2537630B2 (ja) | 半導体装置の製造方法 | |
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS6142940A (ja) | 半導体用リ−ドフレ−ム | |
| JPS60147146A (ja) | 半導体用リ−ドフレ−ム |