JPS60134957A - 並列型演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、データ処理装置の構成に係り、特に画像処理
装置など、同種の演算を大量のデータに対して実行する
装置に好適な並列演算処理装置の構成方法に関する。

〔発明の背景〕

画像処理は、従来映像入力装置によって撮像された映像
信号をディジタル量に変換して汎用計算機で処理してい
る。しかし、画像処理の演算は比較的単純でおるにもか
かわらずデータ量が膨大なため、大型計算機をもってい
ても時間のかかる処理である。そのため近年、マイクロ
コンピュータを複数台結合し、膨大な画像データ量を分
担処理させることにより、安価な装置にもかかわらず高
速処理が可能な装置の開発が行なわれるようになってき
た。このような並列計算機型の処理装置は確かに従来に
くらべれば高速低価格を実現する可能性がおるが、１つ
１つの計算回路の単位が完成されたマイクロコンピュー
タのため小型化に限界があり、その全体的な制御の難が
しさとあいまって、実用的にはまだまだ問題が太きい。

この装置をさらに小型化するためには、マイクロコンピ
ュータをマイクロ命令を順次発生する回路部分とデータ
演算を行う演算部分とに分離し、後者のみを複数持たせ
、同じ演算を別々の演算回路で別々のデータに行えるよ
うにすればよい。しかし、この方式には１つの大きな難
点がある。すなわち、処理の内容がデータの状態、たと
えばデータの正負、大小関係などによって変わる場合に
は、マイクロ命令発生回路が１個のため対応できないと
いう問題があった。

〔発明の目的〕

本発明の目的は、上記問題点を克服する演算回路の制御
手段を提供し、小型、低価格でかつ高速な実用的並列演
算処理装置を実現することにある。

〔発明の概要〕

本発明に関する並列演算処理装置は、同一の実行命令で
同時に多数の演算回路を駆動する型式の並列演算処理装
置でおる。したがって、画像処理のように多数の画像デ
ータに対して同じ演算を実行する場合には演算回路の数
だけ並列に演算を実行することができ、高速処理を達成
することができる。しかし、プログラムが複雑でデータ
によって処理を変えなければならない場合には、すなわ
ち、第１図（ａ）のように判定分岐命令が挿入される場
合には、各演算回路によって異なる演算を行なわなけれ
ばならないので、実行が不可能になってしまう。

本発明では、これを解決するために各演算回路に自分で
自分を停止回復できる機能を付加し、第１図（ａ）の処
理を（ｂ）のように変更しさえすれば等価な処理が実行
できるようにした。すなわち、図において判定Ｃが不合
格の演算回路は合格の演算回路がプログラムＡを実行し
ている間、自からを停止し、次に条件判定を逆のＣにし
て停止していた演算回路だけがプログラムＢを実行でき
るようにする。このようにすれば、上記方式の並列演算
処理装置でも（ａ）と等価な処理が実行できる。これを
回路的に実現させるためには各演算回路に実行制御回路
を付加し、各演算回路毎に最底限（１）判定結果により
自からを停止させる機能（２）停止状態を回復させる機
能 があればよく、さ−らに （３）演算回路の停止／実行状態を逆転させる機能がお
れば、プログラムによる実行がよシ簡単になる。

しかし、このようにしても、プログラムが複雑化すると
困難が生じる。すなわち、第２図のように、分岐後のプ
ログラムの中にさらに判定分岐がある場合には、２１点
においてもともと全演算回路が実行状態ではないので、
上記（２）の機能によって停止状態を回復してしまうと
点Ｐ２において全演算回路が実行状態になってしまい、
一部演算回路の演算内容に誤りが生じてしまうからであ
る。

特に、プログラムがサブルーチンとして階層化される実
用プログラムの場合には大きな困難が生じることになる
。

そこで、本発明では上記の機能に加えて、新たに演算回
路の実行／停止状態を記憶するスタック回路を設け、ス
タック回路の内容に応じて演算回路の実行／停止状態を
次のごとく制御することにより、この問題を解決した。

（４）判定分岐を実行する時に、演算回路の停止／実行
状態をスタックにブツシュして記憶する。

（５）演算回路の停止／実行状態を逆転させる場合には
、スタックに最後にブツシュされて記憶されている停止
／実行状態が実行状態である時に限シ逆転させる。

（６）停止状態を回復する場合には、スタックをポツプ
してそこに最後に記憶されていた停止／実行状態に戻す
。

このようにすれば、分岐後の必要な処理が完了した後に
は、演算回路の停止／実行状態が分岐処理前の状態に回
復できる。したがって、スタックがオーバーフローしな
い限９何重にでも分岐を実行することができ、単一命令
／複数演算型の装置方式にもかかわらず、使い易い汎用
的な処理装置を実現することができる。

〔発明の実施例〕

以下、本発明の一実施例を図面により説明する。

第３図は画像処理用並列演算処理装置の構成例である。

図において、本発明に関係しない部分は省略しである。

１は実行命令発生回路であり、１からはあらかじめプロ
グラムとして与えられて内部に記憶されている実行命令
の列が、一定クロックＣＬＫの周期に合わせて信号１１
として順次出力される。

２は画像データの記憶されている画像メモリ、３ａ〜３
ｎは演算回路、４８〜４ｎは本発明にかかわる実行制御
回路である。各回路は全て実行命令信号１１と、外部か
らの一定りロック信号ＣＬＫによって駆動される。所望
の画像処理は、あらかじめ定められた実行命令の列が順
次実行されることによって達成される。

実行命令信号１１のうち、１２は画像メモリ２に対する
座標及び書込／読出しのための制御信号を含む命令であ
る。画像メモリのデータは信号線１５ａ〜１５０を通じ
て演算回路３ａ〜３ｎとの間で転送される。演算回路３
ａ〜３ｎは実行命令１３で指定される演算をクロック信
号ＣＬＫに同期して実行する。１６ａ〜１６ｎは、この
時の演算内容に応じた条件フラグであシ、たとえば演算
結果のオーバーフロー、負符号、データゼロ、などを示
すフラグである。また、１７８〜１７ｎは、対応する演
算回路の演算を一時停止させるための制御信号でおる。

すなわぢ、１７ａ〜１７ｎの信号に”１″となるものが
あれば、対応する演算回路は実行命令１３が何であって
も実行を停止する。

実行制御回路４８〜４ｎは本発明にかかわる回路であり
、本回路を付加することによシ本発明が実施される。実
行制御回路４８〜４ｎは実行命令発生回路１からの実行
命令１４に応じて制御フラグ１６ａ〜１６ｎの内容を評
価し、制御信号１７ａ〜１７ｎによって演算回路３８〜
３ｎを制御する。

この制御を、先の発明の概要の項で述べたように行うこ
とにより、プログラムの中に分岐処理があっても並列演
算を実行することができる。

次に、全体の動作をも九少し具体的に説明する。

実行命令信号１１は、前にも述べたごとく画像メモリ２
への実行命令信号１２、演算回路３８〜３ｎへの実行命
令信号１３、および実行制御回路４ａ〜４ｎへの実行命
令信号１４に大きく分割される。

このうち、１２は画像メモリのメモリアドレス情報及び
読出し書込制御信号を含み、演算回路３ａ〜３ｎのデー
タ信号線１５ａ〜１５ｎを介してのデータのメモリへの
記憶読出し動作を制御する。

１３は演算回路３３〜３ｎの演算内容を指定する信号で
あシ、その内容によシ演算回路内に含まれるレジスタ間
の代数演算、論理演算、あるいは信号線１５ａ〜１５ｎ
へのデータの出力、信号線１５ａ〜１５Ｈの内容の内部
レジスタへの書込み、さらに条件命令による演算器ステ
ータスレジスタ内容の信号線１６ａ〜１６ｎへの出力、
などを指定する。通常の演算プログラムの場合、実行制
御命令１２と１３とがクロック信号ＣＬＫに同期して順
次適切に指定されることによシ、画像メモリの任意の番
地の内容が信号線１５ａ〜１５ｒｌｉ介して演算回路に
読出されたり、また逆に演算回路の内容が画像メモリの
任意の番地に書込まれたシ、演算回路の内部で任意の演
算が行なわれたシしながら、所望の処理が実行されるこ
とになる。

実行制御命令１４は実行制御回路４ａ〜４ｎの機能を指
定する信号でおシ、判定分岐機能、停止／実行状態逆転
機能、停止状態回復機能、及び無変化（ＮＯＯＰ）機能
を指定する。判定分岐機能の場合は１４で判定分岐を指
定するとともに１３で条件命令を指定し、演算回路のス
テータスレジスタの丙谷を実行制御回路へと出力する。

実行制御回路においては、そのステータスレジスタが指
定の値を持っているか否かを判定し、演算回路への停止
／実行制御信号を発生する。停止／実行状態の逆転機能
、回復機能の場合は、１４でその機能を指定することに
より、次のクロックからの各演算回路の停止／実行状態
を変化させる。無変化（ＮＯＯＰ）機能の場合は、演算
回路の停止／実行状態を変化させないとの機能であシ、
先に述べた画像メモリと演算回路による通常の演算実行
時には、必ずこの無変化機能が１４によって指定される
。

本構成の回路のうち実行命令発生回路１は通常の計算機
のマイクロプログラム制御回路そのものであシ、／ヒと
えば市販のＬＳＩであるＡＭＤ社製社製用Ａｍ２９１０
シ容易に実施できる。また、演算回路はレジスタファイ
ルを含む汎用演算回路であり、たとえば同じ＜ＡＭＤ社
製品Ａｍ２９１１６によシ容易に実施できる。画像メモ
リ回路２は並列に読み書き可能な構成をもつ単純な記憶
回路であるので、市販ＬＳＩであるランダム記憶素子（
ｆＬＡＭ）によって容易に実施できる。したがって、本
実施例が実施可能であることを示すためには実行制御回
路の詳細を示し、前に述べた停止／実行制御機能が実施
可能であることを示せば充分である。以下、実行制御回
路４ａ〜４ｎのより詳細な回路例について説明する。

第４図は実行制御回路４ａの詳細な回路例である。４ｂ
〜４ｎも全く同等の回路であるので、４ａについてのみ
説明する。信号２１は実行制御回路４ａに与えられる実
行命令１４の一部であって、判定すべき条件の内容を示
す信号である。

２３は一致回路でおり、前記条件信号２１が演算回路か
らの条件フラグ１６ａと一致したとき、一致信号２４を
“１“とじて出力する。２５は選択回路であシ、実行締
金１４の中に含まれる機能命令２２によってＡ１−Ａ４
のうちの１つを選択し、信号２６として出力する。すな
わち、■条件判定による停止機能の場合にはＡ１を選択
し、■停止／実行状態を逆転する機能の場合にはＡ２を
選択し、■回復機能の場合にはＡ３を選択し、■何もし
ない時にはＡ４を選択する。２７は停止制御信号１７ａ
を保持するためのフリップフロップ回路であり、信号２
６をクロック信号ＣＬＫに同期してセットする。２８は
スタックポインタ回路であり、３Ｏはスタックポインタ
信号２９に従って停止制御信号を記憶したシ、記憶内容
を信号３１として出力するスタック回路である。すなわ
ち、この２８．！＝３０はブツシュダウンスタック回路
を構成する。次に動作を説明する。

停止機能が制御信号２２で指定されたときには、一致回
路２３の出力信号２４は停止制御信号１７ａとＯＲ回路
で論理和をとられ、クロック信号ＣＩＪＫのタイミング
でフリップフロップ回路２７にセットされる。すなわち
、演算回路３ａがすでに停止していて１７ａが１“とな
っている場合には停止状態を保持し、１７ａが”０”で
おって動作中の場合には条件一致信号２４の内容に従っ
て次の停止／動作状態をセットする。また、同時にスタ
ックポインタ回路２８によってスタックポインタ２９を
＋１するとともに、７リツプフロツプ２７の前の状態を
スタック３０に退避記憶する。タイミングを厳密に述べ
るなら、スタック３０は変化前のフリップフロップの内
容をクロックに同期していったん保持し、スタックポイ
ンタ２９の＋１動作が完了したのちにスタック用記憶回
路の中に記憶する。その内容は、スタックポインタが再
び変化しない限シそのままスタック出力信号３１として
出力する。すなわち停止機能動作後には現在の停止／動
作状態が信号１７ａとして出力され、そのひとつ前の停
止／動作状態が信号３１として出力される。

逆転機能の場合、選択回路でＡ２が選択されるので、も
し信号３１が停止状態”１″ならばＯＲ回路３４を介し
てそのまま停止状態を保持し、信号３１が０実行”状態
であれば現在の停止／実行状態１７ａｅ否定回路３３で
逆転してフリップフロップ２７にセットする。

回復機能の場合はＡ３が選択されているので、３１の状
態、すなわちひとつ前の動作状態がフリップフロップに
セットされ、１７ａとなる。また同時に、スタックポイ
ンタ回路２８によってスタックポインタ２９が−１され
、スタック３０はさらにひとつ前の停止／実行状態を信
号３１として出力する。

何もしない場合にはＡ４が選択されるので、フリップフ
ロップ２７の出力がそのままクロック信号ＣＬＫに同期
してセットされ、状態は全く変化しない。

以上のような回路を構成することによシ、すでに発明の
概要の項で述べた演算回路の停止／実行制御機能は完全
に実現できる。したがって、本発明が容易に実施可能で
あることは説明できた。

なお、前述の実施例では各演算回路３８〜３ｎは実行制
御回路４８〜４ｎからの信号１７ａ〜１７ｎでのみ停止
／実行を制御されるものとしたが、信号１７ａ〜１７ｎ
を新たな論理回路に加え、実行命令１４の一部でその論
理回路を制御し、かつその出力を改めて演算回路に入力
すれば、実行制御回路からの出力信号に優先して実行命
令で直接演算回路の停止を制御することも容易である。

このようにすればさらに高度な処理をプログラムとして
容易に実現できるが、上記実施例から容易に拡張できる
ものでアシ、本発明に含まれる。

本実施によれば、単一命令／複数演算回路方式でも複雑
な分岐を含むプログラムを実行することが可能になシ、
その結果、高速汎用でかつ小型低価格の画像処理装置を
実現することができる。

〔発明の効果〕

本発明によれば、複雑な分岐を含むプログラムと実行す
ることのできる単一命令／複数演算回路型の高速並列演
算処理装置ｆｔ８易に実現することができる。

したがって、従来のように完成された計算機を複数個差
べて並列に処理を実行する形の並列演算処理装置にくら
べて大幅に装置を小型化することができる。

この装置は、画像処理のように大量のデータに対して同
一の演算処理を行う場合に特に有効であり、たとえば、
小型できわめて汎用的で、かつ高速な画像処理装置を提
供できる、という効果がある。

【図面の簡単な説明】

第１図は並列演算処理装置におけるプログラム実行方法
を示す図、第２図はさらに複雑なプログラムの実行方法
を示す図、第３図は本発明の実施例である画像処理装置
の全体構成図、第４図は本発明に係る実行制御回路のさ
らに詳細な説明図である。 １・・・実行命令発生回路、２・・・画像メモリ、３ａ
〜３ｂ・・・演算回路、４ａ〜４ｎ・・・実行制御回路
、１６ａ〜１６ｎ・・・条件フラグ、１７ａ〜１７１１
・・・停止制御信号、２３・・・一致回路、２５・・・
選択回路、２７・・・フリップフロップ回路、２８・・
・スタックボ挙１回（α） 不ｊ口（４） 系？同

Claims (1)

1. 【特許請求の範囲】 １、複数の演算回路に、共１通の実行命令を印加し、そ
   の実行命令を時系列的に切替えることで、所望の演算を
   実行する並列型演算処理装置において、 個々の上記演算回路に、印加される実行命令の内容にか
   かわらず外部から動作を停止（ＨＯＬＤ　）させる第１
   の手段と、演算結果の状態（ＳＴＡＴＵＳ　）を外部に
   出力する第２の手段を設け、さらに前記実行命令の１部
   のコードによって制御され、第２の手段の出力を入力と
   して第１の手段を制御する第３の手段を設け、 その第３の手段は、少なくとも 第２の手段の出力に応じてその時点からの個個の演算回
   路の動作を停止させる条件付停止手段と、 停止させられている演算回路を再び実行可能にさせる回
   復手段、 を有することを特徴とする並列型演算処理装置。 ２、第３の手段は、各演算回路の実行／停止状態を逆転
   させる手段有することを特徴とする第１項記載の並列型
   演算処理装置。 ３、第３の手段は、演算回路の現在の実行／停止状態を
   一保持する第４の手段と、過去の実行／停止状態を記憶
   する第５の手段と、条件付停止機能の実行時、第４の手
   段の内容を第５の手段に記憶させるとともに、第４の手
   段の内容が“実行”状態の場合のみ停止を可能にする手
   段と、回復機能の実行時、第５の手段に記憶された実行
   ／停止状態のうち、最も最近に記憶された状態に実行状
   態を戻すとともに、第５の手段からその状態を消去する
   手段と、 を有することを特徴とする第１項記載の並列型演算処理
   装置。 ４、第３の手段は、逆転機能実行時、第５の手段に記憶
   された実行／停止状態のうち、最も最近に記憶された状
   態を参照し、その状態が“実行”状態の場合のみ実行／
   停止状態を逆転させる手段を有することを特徴とする第
   ３項記載の並列型演算処理装置。