JPH0222413B2 - - Google Patents
Info
- Publication number
- JPH0222413B2 JPH0222413B2 JP56118731A JP11873181A JPH0222413B2 JP H0222413 B2 JPH0222413 B2 JP H0222413B2 JP 56118731 A JP56118731 A JP 56118731A JP 11873181 A JP11873181 A JP 11873181A JP H0222413 B2 JPH0222413 B2 JP H0222413B2
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- operand
- data
- flag information
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明はSS型命令を用いた演算処理機能をも
つデータ処理装置に関する。
つデータ処理装置に関する。
従来、データ処理装置において、可変長オペラ
ンドを扱う命令は、その性質上、主メモリ上のオ
ペランドを用いて演算を行ない、その演算結果を
主メモリに再び格納する所謂SS型命令として定
義されていた。例えば事務用命令セツトは、その
扱うデータの大半が可変長データであるため、ほ
とんどSS型命令で構成されている。しかしなが
ら、その事務用命令セツトを用いて何らかの処理
を実行しようとする場合、或るオペランド（演算
結果）はいくつかの命令に連続して使用される場
合が多い。例えばパツク形式のデータ主体の演算
装置でゾーン形式の２つのデータを小数点位置を
揃えて加算を行なう場合を考えてみると、まず２
つのオペランドをパツク（Pack）し、次に何れ
かをシフト（Shift）し、桁合わせを行なつた後、
加算（Add）を行ない（必要があれば演算結果を
シフトし）、アンパツク（Uupack）してゾーン
形式にもどす。この処理を実行するためには例え
ば以下に示す〜までの処理ステツプが必要と
なる。
ンドを扱う命令は、その性質上、主メモリ上のオ
ペランドを用いて演算を行ない、その演算結果を
主メモリに再び格納する所謂SS型命令として定
義されていた。例えば事務用命令セツトは、その
扱うデータの大半が可変長データであるため、ほ
とんどSS型命令で構成されている。しかしなが
ら、その事務用命令セツトを用いて何らかの処理
を実行しようとする場合、或るオペランド（演算
結果）はいくつかの命令に連続して使用される場
合が多い。例えばパツク形式のデータ主体の演算
装置でゾーン形式の２つのデータを小数点位置を
揃えて加算を行なう場合を考えてみると、まず２
つのオペランドをパツク（Pack）し、次に何れ
かをシフト（Shift）し、桁合わせを行なつた後、
加算（Add）を行ない（必要があれば演算結果を
シフトし）、アンパツク（Uupack）してゾーン
形式にもどす。この処理を実行するためには例え
ば以下に示す〜までの処理ステツプが必要と
なる。
Pack Ｂ→Ｙ
Pack Ａ→Ｘ
Shift Ｘ→Ｘ
Add Ｘ＋Ｙ→Ｘ
Shift Ｘ→Ｘ
Unpack Ｘ→Ａ
これらはすべてSS型命令で構成される為、
はメモリリードが２オペランド分、メモリライト
が１オペランド分必要となり、他はメモリリー
ド、メモリライトがそれぞれ１オペランド分ずつ
必要であり、計メモリリード＝７オペランド分、
メモリライト＝６オペランド分必要となる。従つ
てメモリのリード／ライトに多大の時間が費さ
れ、演算速度を妨げる大きな原因となつていた。
はメモリリードが２オペランド分、メモリライト
が１オペランド分必要となり、他はメモリリー
ド、メモリライトがそれぞれ１オペランド分ずつ
必要であり、計メモリリード＝７オペランド分、
メモリライト＝６オペランド分必要となる。従つ
てメモリのリード／ライトに多大の時間が費さ
れ、演算速度を妨げる大きな原因となつていた。
本発明は上記実情に鑑みなされたもので、SS
型命令をなす命令語に、主メモリに対するオペラ
ンドのリード、ライトの要、不要を示すフラグ情
報を付加して、前記命令の実行時に前記フラグ情
報を保持し、その保持内容に従い演算実行時にお
けるオペランドのリード、ライト先（主メモリ又
は演算レジスタ部）を選択する構成とすることに
よつて、主メモリのアクセス回数を大幅に減ら
し、演算速度を著しく向上せしめることのできる
ようにしたデータ処理装置を提供することを目的
とする。
型命令をなす命令語に、主メモリに対するオペラ
ンドのリード、ライトの要、不要を示すフラグ情
報を付加して、前記命令の実行時に前記フラグ情
報を保持し、その保持内容に従い演算実行時にお
けるオペランドのリード、ライト先（主メモリ又
は演算レジスタ部）を選択する構成とすることに
よつて、主メモリのアクセス回数を大幅に減ら
し、演算速度を著しく向上せしめることのできる
ようにしたデータ処理装置を提供することを目的
とする。
以下図面を参照して本発明の一実施例を説明す
る。ここでは、SS型命令形式をなす命令語中に、
２ビツトの特定フラグ部を持たせ、そのうちの１
ビツトの第１のフラグ情報（Flag Ａ）にて、主
メモリからのオペランドの読出しの要、不要を指
定し、残る他の１ビツトの第２のフラグ情報
（Flag Ｂ）にて、主メモリへのオペランドの書
込みの要、不要を指定するものとする。すなわ
ち、具体的には、Flag Ａ＝“Ｏ”で主メモリか
らのオペランドの読出しを指定し、Flag Ａ＝
“１”で主メモリに代つて演算部のレジスタフア
イルからのオペランドの読出しを指定し、Flag
Ｂ＝“Ｏ”で主メモリへのオペランドの書込みを
指定し、Flag Ｂ＝“１”で主メモリに代つてレ
ジスタフアイルへのオペランドの書込みを指定す
るものとする。
る。ここでは、SS型命令形式をなす命令語中に、
２ビツトの特定フラグ部を持たせ、そのうちの１
ビツトの第１のフラグ情報（Flag Ａ）にて、主
メモリからのオペランドの読出しの要、不要を指
定し、残る他の１ビツトの第２のフラグ情報
（Flag Ｂ）にて、主メモリへのオペランドの書
込みの要、不要を指定するものとする。すなわ
ち、具体的には、Flag Ａ＝“Ｏ”で主メモリか
らのオペランドの読出しを指定し、Flag Ａ＝
“１”で主メモリに代つて演算部のレジスタフア
イルからのオペランドの読出しを指定し、Flag
Ｂ＝“Ｏ”で主メモリへのオペランドの書込みを
指定し、Flag Ｂ＝“１”で主メモリに代つてレ
ジスタフアイルへのオペランドの書込みを指定す
るものとする。
第１図は本発明の一実施例を示すブロツク図で
ある。図中、１０１乃至１０６は演算部（AL）
の構成要素をなすもので、１０１は他の演算モジ
ユール（例えば固定小数点演算制御部）等と接続
されたＡバスと称されるデータバス２０１上のデ
ータを入力するゲートである。１０２はこのゲー
ト１０１を介して入力された第１オペランドデー
タの一部（又は全部）を貯えるレジスタである。
１０３は上記ゲート１０１より出力されるデータ
又は後述する演算器１０５の出力データのうち何
れか一方を選択するセレクタである。１０４はこ
のセレクタ１０３より出力される第２オペランド
データ、演算結果データ等を貯えるレジスタフア
イルである。１０５はこのレジスタフアイル１０
４の出力データと上記レジスタ１０２の出力デー
タとを受けて指定演算モードに従う演算を実行す
る演算器である。１０６はこの演算器１０５の出
力データをＳバスと称されるデータバス２０２に
出力するためのゲートである。１０７は上記演算
部（AL）、メモリアクセス等の各部の制御信号を
得る制御部であり、マイクロプログラムシーケン
サ、ROM、マイクロ命令レジスタ、マイクロ命
令デコーダ等で構成される。１０８Ａ，１０８Ｂ
はこの制御部１０７と、上記演算部（AL）を含
めた各演算モジユールとの間で各種制御信号の受
渡しを行なうCNTバスと称されるコントロール
バス２０３を介して入力された前述の第１，第２
のフラグ情報Flag Ａ，Flag Ｂを貯え、その内
容を制御部１０７に与えるフリツプフロツプであ
る。
ある。図中、１０１乃至１０６は演算部（AL）
の構成要素をなすもので、１０１は他の演算モジ
ユール（例えば固定小数点演算制御部）等と接続
されたＡバスと称されるデータバス２０１上のデ
ータを入力するゲートである。１０２はこのゲー
ト１０１を介して入力された第１オペランドデー
タの一部（又は全部）を貯えるレジスタである。
１０３は上記ゲート１０１より出力されるデータ
又は後述する演算器１０５の出力データのうち何
れか一方を選択するセレクタである。１０４はこ
のセレクタ１０３より出力される第２オペランド
データ、演算結果データ等を貯えるレジスタフア
イルである。１０５はこのレジスタフアイル１０
４の出力データと上記レジスタ１０２の出力デー
タとを受けて指定演算モードに従う演算を実行す
る演算器である。１０６はこの演算器１０５の出
力データをＳバスと称されるデータバス２０２に
出力するためのゲートである。１０７は上記演算
部（AL）、メモリアクセス等の各部の制御信号を
得る制御部であり、マイクロプログラムシーケン
サ、ROM、マイクロ命令レジスタ、マイクロ命
令デコーダ等で構成される。１０８Ａ，１０８Ｂ
はこの制御部１０７と、上記演算部（AL）を含
めた各演算モジユールとの間で各種制御信号の受
渡しを行なうCNTバスと称されるコントロール
バス２０３を介して入力された前述の第１，第２
のフラグ情報Flag Ａ，Flag Ｂを貯え、その内
容を制御部１０７に与えるフリツプフロツプであ
る。
第２図は上記第１図に示す一実施例の動作を説
明するためのフローチヤートである。
明するためのフローチヤートである。
ここで上記第１図における一実施例の動作を第
２図に示すフローチヤートを参照しながら説明す
る。ここでは、命令のフエツチ等、演算のフエー
ズに入る前の処理は従来と同様であるため、その
説明を省略し、演算のフエーズのみの説明を行な
う。通常のSS型命令の場合は、前述の第１，第
２のフラグ情報が共に“Ｏ”（Flag Ａ，Flag Ｂ
＝“Ｏ”）となつており、従つてフリツプフロツプ
１０８Ａ，１０８Ｂは共にリセツト状態となつて
いる（第２図Ａ，Ｄ）。ここで、演算処理のフエ
ーズに入ると先ず第２オペランドがフエツチさ
れ、主メモリより読出されたオペランドデータが
データバス２０１、ゲート１０１を経てセレクタ
１０３に供給される。この際セレクタ１０３は制
御部１０７からの制御指令により、データバス２
０１上のデータをレジスタフアイル１０４に入力
すべく選択制御されている。これにより、第２オ
ペランドデータはレジスタフアイル１０４に入力
され、格納される（第２図Ｂ）。又、この際、上
記オペランドデータを一度にリードできない場合
は、何回かに分けて転送され、格納される。次に
演算器１０５により、制御部１０７の制御の下に
演算が行なわれる（第２図Ｃ）。この際、第１オ
ペランドが演算に必要な場合は、そのオペランド
データが演算と並行して主メモリより読出され、
レジスタ１０２に取込まれた後、上記レジスタフ
アイル１０４の第２のオペランドデータと共に演
算器１０５に与えられる。而して演算終了後、演
算器１０５より出力された演算結果のデータは、
ゲート１０６を経てデータバス２０２上に出力さ
れ、主メモリに格納される（第２図Ｆ）。
２図に示すフローチヤートを参照しながら説明す
る。ここでは、命令のフエツチ等、演算のフエー
ズに入る前の処理は従来と同様であるため、その
説明を省略し、演算のフエーズのみの説明を行な
う。通常のSS型命令の場合は、前述の第１，第
２のフラグ情報が共に“Ｏ”（Flag Ａ，Flag Ｂ
＝“Ｏ”）となつており、従つてフリツプフロツプ
１０８Ａ，１０８Ｂは共にリセツト状態となつて
いる（第２図Ａ，Ｄ）。ここで、演算処理のフエ
ーズに入ると先ず第２オペランドがフエツチさ
れ、主メモリより読出されたオペランドデータが
データバス２０１、ゲート１０１を経てセレクタ
１０３に供給される。この際セレクタ１０３は制
御部１０７からの制御指令により、データバス２
０１上のデータをレジスタフアイル１０４に入力
すべく選択制御されている。これにより、第２オ
ペランドデータはレジスタフアイル１０４に入力
され、格納される（第２図Ｂ）。又、この際、上
記オペランドデータを一度にリードできない場合
は、何回かに分けて転送され、格納される。次に
演算器１０５により、制御部１０７の制御の下に
演算が行なわれる（第２図Ｃ）。この際、第１オ
ペランドが演算に必要な場合は、そのオペランド
データが演算と並行して主メモリより読出され、
レジスタ１０２に取込まれた後、上記レジスタフ
アイル１０４の第２のオペランドデータと共に演
算器１０５に与えられる。而して演算終了後、演
算器１０５より出力された演算結果のデータは、
ゲート１０６を経てデータバス２０２上に出力さ
れ、主メモリに格納される（第２図Ｆ）。
次にオペランド（演算結果）の主メモリへの書
込みを省略する場合の動作について説明する。こ
の動作適用例として、例えば前記した一連の命令
〜のうちのの命令（Pack Ａ→Ｘ）が挙げ
られる。この場合は演算結果を次の命令処理で再
び使用するため、演算部（AL）内のレジスタフ
アイル１０４に残しておけばよく、従つて主メモ
リへの書込み動作を省略できる。この際は、前述
の第１，第２のフラグ情報Flag Ａ，Flag Ｂの
うち、Flag Ｂのみが“１”となつて、フリツプ
フロツプ１０８Ａ，１０８Ｂのうち１０８Ｂのみ
がセツトされる（第２図Ｄ）。この場合において
も演算器１０５による演算の実行までは上述の動
作例と同様である。次に、フリツプフロツプ１０
８Ｂがセツトしていると、先ず割込みの発生有無
が調べられる（第２図Ｅ）。ここで割込みが発生
していた際は、制御が他のタスクに移つて別のタ
スクで再び同じ演算部（AL）が使用され、レジ
スタフアイル１０４に別のデータが書込まれる可
能性がある。従つてこの場合はフリツプフロツプ
１０８Ｂがセツト状態となつていても前述の動作
例と同様にして演算結果を主メモリに書込み（第
２図Ｆ）、その後、制御を割込み処理に移す。又、
上記割込みの有無を調べた際、割込みが発生して
いなければ、制御部１０７の制御の下にセレクタ
１０３が演算器１０５の出力をレジスタフアイル
１０４に入力すべく選択制御される。これによ
り、演算器１０５より出力された演算結果は上記
セレクタ１０３を経てレジスタフアイル１０４に
取込まれ、以降の演算処理に供される。このよう
にして、第２のフラグ情報Flag Ｂの指定でフリ
ツプフロツプ１０８Ｂがセツト状態にある際は、
割込みが発生していないことを確認した後、演算
結果を主メモリには書込まず、これに代つてレジ
スタフアイル１０４に書込む。
込みを省略する場合の動作について説明する。こ
の動作適用例として、例えば前記した一連の命令
〜のうちのの命令（Pack Ａ→Ｘ）が挙げ
られる。この場合は演算結果を次の命令処理で再
び使用するため、演算部（AL）内のレジスタフ
アイル１０４に残しておけばよく、従つて主メモ
リへの書込み動作を省略できる。この際は、前述
の第１，第２のフラグ情報Flag Ａ，Flag Ｂの
うち、Flag Ｂのみが“１”となつて、フリツプ
フロツプ１０８Ａ，１０８Ｂのうち１０８Ｂのみ
がセツトされる（第２図Ｄ）。この場合において
も演算器１０５による演算の実行までは上述の動
作例と同様である。次に、フリツプフロツプ１０
８Ｂがセツトしていると、先ず割込みの発生有無
が調べられる（第２図Ｅ）。ここで割込みが発生
していた際は、制御が他のタスクに移つて別のタ
スクで再び同じ演算部（AL）が使用され、レジ
スタフアイル１０４に別のデータが書込まれる可
能性がある。従つてこの場合はフリツプフロツプ
１０８Ｂがセツト状態となつていても前述の動作
例と同様にして演算結果を主メモリに書込み（第
２図Ｆ）、その後、制御を割込み処理に移す。又、
上記割込みの有無を調べた際、割込みが発生して
いなければ、制御部１０７の制御の下にセレクタ
１０３が演算器１０５の出力をレジスタフアイル
１０４に入力すべく選択制御される。これによ
り、演算器１０５より出力された演算結果は上記
セレクタ１０３を経てレジスタフアイル１０４に
取込まれ、以降の演算処理に供される。このよう
にして、第２のフラグ情報Flag Ｂの指定でフリ
ツプフロツプ１０８Ｂがセツト状態にある際は、
割込みが発生していないことを確認した後、演算
結果を主メモリには書込まず、これに代つてレジ
スタフアイル１０４に書込む。
次に第２オペランドのフエツチ（主メモリから
の第２オペランドの読出し）を省略する場合につ
いて述べる。この動作適用例として、例えば前述
した命令〜のうちのの命令（Shift Ｘ→
Ｘ）が挙げられる。この場合はＸがレジスタフア
イル１０４に格納されていれば、主メモリから読
出す必要はなく、直ちに演算を開始できる。この
際は前述の第１，第２のフラグ情報Flag Ａ，
Flag Ｂのうち、Flag Ａのみが“１”となつて、
フリツプフロツプ１０８Ａ，１０８Ｂのうち、１
０８Ａのみがセツトされる（第２図Ａ）。このフ
リツプフロツプ１０８Ａがセツト状態にあると、
制御部１０７の制御の下にオペランドフエツチの
処理はスキツプされ、直ちに演算の処理に制御を
移す（第２図Ａ→Ｃ）。尚、この際、第１オペラ
ンドが演算に必要な場合は、そのオペランドデー
タが主メモリより読出され、データバス２０１，
ゲート１０１等を経てレジスタ１０２にラツチさ
れた後、演算器１０５に与えられる。このように
して、第１のフラグ情報Flag Ａの指定でフリツ
プフロツプ１０８Ａがセツト状態にある際は、主
メモリからの第２オペランドの読出しがスキツプ
され、レジスタフアイル１０４に貯えられたデー
タを用いて直ちに演算が開始される。
の第２オペランドの読出し）を省略する場合につ
いて述べる。この動作適用例として、例えば前述
した命令〜のうちのの命令（Shift Ｘ→
Ｘ）が挙げられる。この場合はＸがレジスタフア
イル１０４に格納されていれば、主メモリから読
出す必要はなく、直ちに演算を開始できる。この
際は前述の第１，第２のフラグ情報Flag Ａ，
Flag Ｂのうち、Flag Ａのみが“１”となつて、
フリツプフロツプ１０８Ａ，１０８Ｂのうち、１
０８Ａのみがセツトされる（第２図Ａ）。このフ
リツプフロツプ１０８Ａがセツト状態にあると、
制御部１０７の制御の下にオペランドフエツチの
処理はスキツプされ、直ちに演算の処理に制御を
移す（第２図Ａ→Ｃ）。尚、この際、第１オペラ
ンドが演算に必要な場合は、そのオペランドデー
タが主メモリより読出され、データバス２０１，
ゲート１０１等を経てレジスタ１０２にラツチさ
れた後、演算器１０５に与えられる。このように
して、第１のフラグ情報Flag Ａの指定でフリツ
プフロツプ１０８Ａがセツト状態にある際は、主
メモリからの第２オペランドの読出しがスキツプ
され、レジスタフアイル１０４に貯えられたデー
タを用いて直ちに演算が開始される。
上述したような一実施例の演算処理手段によ
り、前記したような〜の命令による演算を実
行すると、命令のＸで示した部分はすべて演算部
（AL）内のレジスタフアイル１０４におきかえら
れる。従つて上記実施例の如く命令語にオペラン
ドのリード／ライトを指定する属性（Flag Ａ，
Flag Ｂ）を持たせることにより、，，，
のメモリライトはすべて不要となる。また，
，，のＸを読み出す為のメモリリードも不
要となる。従つてメモリアクセスは、計、メモリ
リード３オペランド分、メモリライト２オペラン
ド分のみとなり、前述の従来例に比較してメモリ
アクセス回数を大幅に削減でき、これに伴つて演
算速度の大幅な向上が計れる。
り、前記したような〜の命令による演算を実
行すると、命令のＸで示した部分はすべて演算部
（AL）内のレジスタフアイル１０４におきかえら
れる。従つて上記実施例の如く命令語にオペラン
ドのリード／ライトを指定する属性（Flag Ａ，
Flag Ｂ）を持たせることにより、，，，
のメモリライトはすべて不要となる。また，
，，のＸを読み出す為のメモリリードも不
要となる。従つてメモリアクセスは、計、メモリ
リード３オペランド分、メモリライト２オペラン
ド分のみとなり、前述の従来例に比較してメモリ
アクセス回数を大幅に削減でき、これに伴つて演
算速度の大幅な向上が計れる。
なお、上記の実施例ではSS型命令の特定フイ
ールドにFlag Ａ，Ｂの情報を持たせるようにし
たが、例えばオペレーシヨンコードのデコード結
果により間接的にFlag Ａ，Ｂを得るようにして
もよい。
ールドにFlag Ａ，Ｂの情報を持たせるようにし
たが、例えばオペレーシヨンコードのデコード結
果により間接的にFlag Ａ，Ｂを得るようにして
もよい。
以上詳記したように本発明のデータ処理装置に
よれば、SS型命令による演算の実行時において、
主メモリのアクセス回数を大幅に減らして、演算
速度を著しく向上させることができる。
よれば、SS型命令による演算の実行時において、
主メモリのアクセス回数を大幅に減らして、演算
速度を著しく向上させることができる。
第１図は本発明の一実施例を示すブロツク図、
第２図は上記一実施例の動作を説明するためのフ
ローチヤートである。 AL…演算部、１０１，１０６…ゲート、１０
２…レジスタ、１０３…セレクタ、１０４…レジ
スタフアイル、１０５…演算器、１０７…制御
部、１０８Ａ，１０８Ｂ…フリツプフロツプ、２
０１，２０２…データバス、２０３…コントロー
ルバス、Flag Ａ，Flag Ｂ…フラグ情報。
第２図は上記一実施例の動作を説明するためのフ
ローチヤートである。 AL…演算部、１０１，１０６…ゲート、１０
２…レジスタ、１０３…セレクタ、１０４…レジ
スタフアイル、１０５…演算器、１０７…制御
部、１０８Ａ，１０８Ｂ…フリツプフロツプ、２
０１，２０２…データバス、２０３…コントロー
ルバス、Flag Ａ，Flag Ｂ…フラグ情報。
Claims (1)
- １ SS型命令の命令語を用いて主メモリ内の可
変長オペランドデータ相互の演算処理を行なうデ
ータ処理装置に於いて、前記命令語に対応して、
オペランドデータを主メモリから読出すか否かを
指定する第１のフラグ情報とオペランドデータを
主メモリに書き込むか否かを指定する第２のフラ
グ情報とを設け、前記命令の演算実行時に前記第
１及び第２のフラグ情報を保持する手段と、前記
命令の演算実行時にオペランドデータを一時記憶
する演算レジスタ部と、前記命令の演算実行時に
前記保持手段によつて保持された前記第１及び第
２のフラグ情報を参照し、前記メモリ又は前記演
算レジスタ部へのオペランドデータの書込み又は
読出し制御を行なう制御部とを備え、前記第１の
フラグ情報の指定により前記主メモリに代つて前
記演算レジスタ部からオペランドを読出し、前記
第２のフラグ情報の指定により前記主メモリに代
つて前記演算レジスタにオペランドを書込むこと
を特徴としたデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118731A JPS5819954A (ja) | 1981-07-29 | 1981-07-29 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118731A JPS5819954A (ja) | 1981-07-29 | 1981-07-29 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5819954A JPS5819954A (ja) | 1983-02-05 |
| JPH0222413B2 true JPH0222413B2 (ja) | 1990-05-18 |
Family
ID=14743673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56118731A Granted JPS5819954A (ja) | 1981-07-29 | 1981-07-29 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819954A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029563A (ja) * | 1983-07-19 | 1985-02-14 | 日本軽金属株式会社 | 気体吸蔵固体収納容器、これを用いた熱交換器及びヒ−トポンプ |
| JPS6053758A (ja) * | 1983-09-05 | 1985-03-27 | 工業技術院長 | 金属水素化物利用のヒ−トポンプシステム |
| JPS6062564A (ja) * | 1983-09-14 | 1985-04-10 | 松下電器産業株式会社 | 間欠式ヒ−トポンプ装置 |
| JPS61114062A (ja) * | 1984-11-07 | 1986-05-31 | 株式会社日本製鋼所 | 金属水素化物を利用した冷暖房装置 |
| JP3006204B2 (ja) * | 1991-09-13 | 2000-02-07 | 松下電器産業株式会社 | 情報処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439541A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Data processor |
-
1981
- 1981-07-29 JP JP56118731A patent/JPS5819954A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439541A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Data processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5819954A (ja) | 1983-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896259A (en) | Apparatus for storing modifying data prior to selectively storing data to be modified into a register | |
| US4740893A (en) | Method for reducing the time for switching between programs | |
| JPS6313215B2 (ja) | ||
| US7546442B1 (en) | Fixed length memory to memory arithmetic and architecture for direct memory access using fixed length instructions | |
| RU2193228C2 (ru) | Адресация регистров в устройстве обработки данных | |
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| JPH07219769A (ja) | マイクロプロセッサ | |
| JPH03233630A (ja) | 情報処理装置 | |
| JPS623461B2 (ja) | ||
| JPH0743648B2 (ja) | 情報処理装置 | |
| JPH0222413B2 (ja) | ||
| EP0447101B1 (en) | Processor with data format-independent instructions | |
| JPH034936B2 (ja) | ||
| CA1119307A (en) | Microcomputer having separate bit and word accumulators and separate bit and word instruction sets | |
| JP3490005B2 (ja) | 命令制御装置及びその方法 | |
| JPS60178580A (ja) | 命令制御方式 | |
| EP0177712B1 (en) | Masked data fetch and modifying device | |
| JP2553728B2 (ja) | 演算装置 | |
| JPS61235985A (ja) | ベクトルプロセツサ | |
| JP2883488B2 (ja) | 命令処理装置 | |
| JP3490191B2 (ja) | 計算機 | |
| JPH07110769A (ja) | Ｖｌｉｗ型計算機 | |
| JPS6250855B2 (ja) | ||
| JP2987281B2 (ja) | プロセッサ | |
| JP2866143B2 (ja) | 動的パイプライン処理装置 |