JPS60134924A - オプシヨンユニツト接続方式 - Google Patents
オプシヨンユニツト接続方式Info
- Publication number
- JPS60134924A JPS60134924A JP58249842A JP24984283A JPS60134924A JP S60134924 A JPS60134924 A JP S60134924A JP 58249842 A JP58249842 A JP 58249842A JP 24984283 A JP24984283 A JP 24984283A JP S60134924 A JPS60134924 A JP S60134924A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- driver
- switch
- receiver
- option
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はオプションユニノ）・接続力式に係り、オブイ
１／コ−二ノｌ−ｋメインユニット側に接続する際にユ
ニットの電源を切断することを必要としない方式に関す
る。
１／コ−二ノｌ−ｋメインユニット側に接続する際にユ
ニットの電源を切断することを必要としない方式に関す
る。
（ｂ） 技術の背景
従えば増設用メモリ、複数の入出力装置（以下Ｉ１０と
称する）等が接続されるシステムにおいては、これらメ
モリ、Ｉｌｏを単位のユニットとして、各々個別のプリ
ント板上又は筺体内に収容し、アダプタコネクタ等の接
続手段により本体装置に対し任意に着脱自在なよう主装
置及びこうしたオプション機器を構成している。このよ
うなオプション化により、システムの汎用性を向上させ
ている。
称する）等が接続されるシステムにおいては、これらメ
モリ、Ｉｌｏを単位のユニットとして、各々個別のプリ
ント板上又は筺体内に収容し、アダプタコネクタ等の接
続手段により本体装置に対し任意に着脱自在なよう主装
置及びこうしたオプション機器を構成している。このよ
うなオプション化により、システムの汎用性を向上させ
ている。
（Ｃ） 従来技術と問題点
しかしながら一般に、これらユニットを本体装置（メイ
ンユニット）側へ接続するには、本体装置の電源を一旦
切断して行う必要があった。これは、オプションユニッ
トの接続によるメインユニット側の破壊、障害発生を防
止するために、云わば当然の如く行なわれていることで
ある。
ンユニット）側へ接続するには、本体装置の電源を一旦
切断して行う必要があった。これは、オプションユニッ
トの接続によるメインユニット側の破壊、障害発生を防
止するために、云わば当然の如く行なわれていることで
ある。
ところがメインユニットの稼動中にオプションユニット
の接続が必要となった場合を考えると、かなり手間のか
かる作業となる。即ち単にメインユニット側の電源を切
断するのみならず、例えばメインユニットに既設のメモ
リの内容（即ちオプションユニット接続前の状態情報）
をディスク等の不揮発性メモリに退避する必要があ−っ
た。またこれらの作業は、ユニットの切離しの際にも必
要であることは勿論である。
の接続が必要となった場合を考えると、かなり手間のか
かる作業となる。即ち単にメインユニット側の電源を切
断するのみならず、例えばメインユニットに既設のメモ
リの内容（即ちオプションユニット接続前の状態情報）
をディスク等の不揮発性メモリに退避する必要があ−っ
た。またこれらの作業は、ユニットの切離しの際にも必
要であることは勿論である。
（ｄｌ 発明の目的
本発明は上述した従来の不都合点を解消すべく、本体ユ
ニット側が電源投入状態のままでオプションユニットの
取付け、取外しが可能となるオプションユニットの接続
方式を提供するにある。
ニット側が電源投入状態のままでオプションユニットの
取付け、取外しが可能となるオプションユニットの接続
方式を提供するにある。
（ｅｌ 発明の構成
上記目的を達成するため本発明においては、メインユニ
ットとオプションユニットとの間で接続手段を介して接
続されるインタフェース信号接続線を電気的に切離すス
イッチ手段をオプションユニット側に設け、スイッチ手
段によりインクフェース信号線を電気的に切離した状態
で両ユニットを接続手段で接続し得るようにしたもので
ある。
ットとオプションユニットとの間で接続手段を介して接
続されるインタフェース信号接続線を電気的に切離すス
イッチ手段をオプションユニット側に設け、スイッチ手
段によりインクフェース信号線を電気的に切離した状態
で両ユニットを接続手段で接続し得るようにしたもので
ある。
以下実施例を用いて本発明を詳述する。
ｆｆｌ 発明の実施例
図面はメモリユニットに本発明を適用した場合の一実施
例を示すブロック図である。同図において１ばメインボ
ード、２は増設メモリユニット。
例を示すブロック図である。同図において１ばメインボ
ード、２は増設メモリユニット。
３．４はコネクタ、５はインタフェースケーブル。
６は接続スイッチである。
メインボード１は、本体装置の処理装置（図示せず）等
が搭載されるプリント板であり、増設用メモリユニット
２が接続されるコネクタ３が設けられている。このコネ
クタ３はドライバ／レシーバ１２を介してメインユニッ
ト側のバス１１に接続されている。一方、オプションユ
ニットである増設メモリユニット２には、メインボード
１に設けられるコネクタ３に接続され得るコネクタ４が
設けられる。このコネクタ４にはインタフェースケーブ
ル５．ドライバ／レシーバ２１が接続される。
が搭載されるプリント板であり、増設用メモリユニット
２が接続されるコネクタ３が設けられている。このコネ
クタ３はドライバ／レシーバ１２を介してメインユニッ
ト側のバス１１に接続されている。一方、オプションユ
ニットである増設メモリユニット２には、メインボード
１に設けられるコネクタ３に接続され得るコネクタ４が
設けられる。このコネクタ４にはインタフェースケーブ
ル５．ドライバ／レシーバ２１が接続される。
本実施例においては、ユニット２側に接続スイッチ６を
設ける。更にこのスイッチ６のＯＮ１０ＦＦ状態をケー
ブル５を介してメインボードｌ側へも通知するように構
成したものである。またメインボード１側のドライバ／
レシーバ１２のイネーブル端子Ｅには、通常抵抗を介し
てシステム電源Ｖｃｃ（例えば＋５Ｖ）が印加されてい
る。従ってメインボードｌのオプションユニット接続用
ドライバ／レシーバ１２は、電気的に切離した状態（Ｏ
Ｆ Ｆ状態）となっている。
設ける。更にこのスイッチ６のＯＮ１０ＦＦ状態をケー
ブル５を介してメインボードｌ側へも通知するように構
成したものである。またメインボード１側のドライバ／
レシーバ１２のイネーブル端子Ｅには、通常抵抗を介し
てシステム電源Ｖｃｃ（例えば＋５Ｖ）が印加されてい
る。従ってメインボードｌのオプションユニット接続用
ドライバ／レシーバ１２は、電気的に切離した状態（Ｏ
Ｆ Ｆ状態）となっている。
一方、メモリユニット２例のドライバ／レシーバ２１の
イネーブル端子Ｅにも、接続スイッチ６が図示ＯＦＦ状
態の場合にはシステム電源より“Ｈ″レベル供給される
。尚、メモリユニット２へ与えられるシステム電源は、
図示しない電源供給線を予め接続することによって供給
されることは勿論である。
イネーブル端子Ｅにも、接続スイッチ６が図示ＯＦＦ状
態の場合にはシステム電源より“Ｈ″レベル供給される
。尚、メモリユニット２へ与えられるシステム電源は、
図示しない電源供給線を予め接続することによって供給
されることは勿論である。
而して、メインボード１側へコネクタ３，４を介してオ
プションユニットである増設メモリユニット２を接続す
るには以下の如き簡単な操作で良い。
プションユニットである増設メモリユニット２を接続す
るには以下の如き簡単な操作で良い。
まず、メモリユニット２へ図示しないシステム電源線を
接続する。これによって、ドライバ／レシーバ２１のイ
ネーブル端子Ｅには“Ｈ”レベルが与えられることにな
り、ドライバ／レシーバ２１はＯＦＦ状態となる。この
状態でメモリユニ・ノド２側のコネクタ４をメインボー
ド１側のコネクタ３に接続する。メインボード１側のド
ライバ／レシーバ１２には常時“Ｈ”レベルが与えられ
ており、ＯＦＦ状態であることは既に述べた。従って、
システム電源投入状態（換言すればメインボードｌが稼
動状態）であっても、オプションユニット２の接続によ
るメインボード１側の障害、破壊を招くことはない。
接続する。これによって、ドライバ／レシーバ２１のイ
ネーブル端子Ｅには“Ｈ”レベルが与えられることにな
り、ドライバ／レシーバ２１はＯＦＦ状態となる。この
状態でメモリユニ・ノド２側のコネクタ４をメインボー
ド１側のコネクタ３に接続する。メインボード１側のド
ライバ／レシーバ１２には常時“Ｈ”レベルが与えられ
ており、ＯＦＦ状態であることは既に述べた。従って、
システム電源投入状態（換言すればメインボードｌが稼
動状態）であっても、オプションユニット２の接続によ
るメインボード１側の障害、破壊を招くことはない。
コネクタ３．４によるインクフェース信号線の接続後、
オプションユニット２側の接続スイッチ６をＯＮとする
。すると、オプション側のドライバ／レシーバ２１のイ
ネーブル端子Ｅには″Ｌ″レベルが与えられる。これに
よりドライバ／レシーバ２１は有効状態となる。この結
果、接続スイッチ６の閉成による情報（“Ｌ”レベ、ル
）が、インタフェース線５の１つを介してメインボード
１（斯のドライバ／レシーバ１２のイネーブル端子に与
えられることになる。これによって、ドライバ／レシー
バＩ２も有効状態となり、メインボード１とオプション
ユニット２とが電気的に接続されたことになる。
オプションユニット２側の接続スイッチ６をＯＮとする
。すると、オプション側のドライバ／レシーバ２１のイ
ネーブル端子Ｅには″Ｌ″レベルが与えられる。これに
よりドライバ／レシーバ２１は有効状態となる。この結
果、接続スイッチ６の閉成による情報（“Ｌ”レベ、ル
）が、インタフェース線５の１つを介してメインボード
１（斯のドライバ／レシーバ１２のイネーブル端子に与
えられることになる。これによって、ドライバ／レシー
バＩ２も有効状態となり、メインボード１とオプション
ユニット２とが電気的に接続されたことになる。
またオプションユニット２を取外すときは、ま−ず接続
スイッチ６をＯＦＦとする。これによりドライバ／レシ
ーバ１２．２１はＯＦＦ状態となり、メインボード１と
オプションユニット２とは電気的に切離された状態とな
る。従って、接続スイッチ６をＯＦＦにした状態でコネ
クタ３，４を切離すことによって、稼動中のメインボー
ド１側に何ら影響を与えることなく、オプションの切離
しが可能となる。
スイッチ６をＯＦＦとする。これによりドライバ／レシ
ーバ１２．２１はＯＦＦ状態となり、メインボード１と
オプションユニット２とは電気的に切離された状態とな
る。従って、接続スイッチ６をＯＦＦにした状態でコネ
クタ３，４を切離すことによって、稼動中のメインボー
ド１側に何ら影響を与えることなく、オプションの切離
しが可能となる。
尚、２２は接続スイッチ６のＯＮ、ＯＦＦ作動時のノイ
ズ（チャタリング）を防止する回路である。このチャタ
リング防止回路２２を設けることによって、オプション
ユニット２の電気的接続／切離しがより確実に行なわれ
る。
ズ（チャタリング）を防止する回路である。このチャタ
リング防止回路２２を設けることによって、オプション
ユニット２の電気的接続／切離しがより確実に行なわれ
る。
３．４を介して接続されるインタフェース線を用いて、
メイン側、オプション側のドライバ／レシーバを０Ｎ１
０ＦＦするので、簡単な操作でシステム電源を落とすこ
となくオプションユニットの接続（取付け・取外し）が
可能となる。
メイン側、オプション側のドライバ／レシーバを０Ｎ１
０ＦＦするので、簡単な操作でシステム電源を落とすこ
となくオプションユニットの接続（取付け・取外し）が
可能となる。
（ｇｌ 発明の効果
以上詳述したように本発明によれば、オプションユニッ
トとのインタフェース信号線を電気的に切離す手段を設
けたので、電源投入状態のままで、オプションユニット
の取付け、取外しが可能となる。
トとのインタフェース信号線を電気的に切離す手段を設
けたので、電源投入状態のままで、オプションユニット
の取付け、取外しが可能となる。
図面は本発明の一実施例として増設メモリユニットを接
続可能なシステムの構成を示す図である。 １はメインボード、２はオプションユニット、３゜４は
コネクタ、５はインタフェースケーブル、６は接続スイ
ッチである。
続可能なシステムの構成を示す図である。 １はメインボード、２はオプションユニット、３゜４は
コネクタ、５はインタフェースケーブル、６は接続スイ
ッチである。
Claims (1)
- 【特許請求の範囲】 メインユニットと、該メインユニットへインタフ＝〜ス
線を介して接線可能なオプンヨノユ＝ノドと、該イノタ
フエー７線全着脱自在に該メインユニ、ｙ）へ接続する
接続手段とを備えた装置において、 前記接続手段によって前記インタフェース勝が接続され
た状態で該メインユニットとオプンヨ／ユニットと全電
気的に切離すスイッチ手段を該オプションユニットｉｌ
ｌ ＶＣＧ ｉ’ｊ、該スイッチ手段により該イ／タノ
エース線の７Ｌ気的な接続・切ν１（＃全行うようにし
たことを特徴とするオプションコーニノト接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249842A JPS60134924A (ja) | 1983-12-24 | 1983-12-24 | オプシヨンユニツト接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249842A JPS60134924A (ja) | 1983-12-24 | 1983-12-24 | オプシヨンユニツト接続方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60134924A true JPS60134924A (ja) | 1985-07-18 |
| JPH0225202B2 JPH0225202B2 (ja) | 1990-06-01 |
Family
ID=17198989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249842A Granted JPS60134924A (ja) | 1983-12-24 | 1983-12-24 | オプシヨンユニツト接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134924A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269261A (ja) * | 1986-05-16 | 1987-11-21 | Nec Corp | マルチプロセツサ接続方式 |
| JPS63208109A (ja) * | 1987-02-25 | 1988-08-29 | Hitachi Ltd | 電子回路基板 |
| EP0476394A2 (en) * | 1990-08-31 | 1992-03-25 | Fujitsu Limited | Clock distribution system |
| JPH05233109A (ja) * | 1992-02-18 | 1993-09-10 | Sharp Corp | コンピュータ本体とオプション機器との装脱着システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5395521A (en) * | 1977-02-02 | 1978-08-21 | Hitachi Ltd | Printed circuit board capable for live line connection and removal |
-
1983
- 1983-12-24 JP JP58249842A patent/JPS60134924A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5395521A (en) * | 1977-02-02 | 1978-08-21 | Hitachi Ltd | Printed circuit board capable for live line connection and removal |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269261A (ja) * | 1986-05-16 | 1987-11-21 | Nec Corp | マルチプロセツサ接続方式 |
| JPS63208109A (ja) * | 1987-02-25 | 1988-08-29 | Hitachi Ltd | 電子回路基板 |
| EP0476394A2 (en) * | 1990-08-31 | 1992-03-25 | Fujitsu Limited | Clock distribution system |
| JPH05233109A (ja) * | 1992-02-18 | 1993-09-10 | Sharp Corp | コンピュータ本体とオプション機器との装脱着システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0225202B2 (ja) | 1990-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734208A (en) | Dynamic termination for signal buses going to a connector | |
| CN109828933B (zh) | 一种ncsi功能网卡及网卡的ncsi功能的实现方法 | |
| JPS60134924A (ja) | オプシヨンユニツト接続方式 | |
| JP2630520B2 (ja) | 基板活線挿抜方式 | |
| JP2000244369A (ja) | 伝送装置 | |
| KR950004201B1 (ko) | 고장방지 시스템의 시스템 안전장치 및 그 방법 | |
| JPH0752377B2 (ja) | 電子回路基板 | |
| JP2000010659A (ja) | 活線挿抜保護装置 | |
| JPH08256191A (ja) | データ処理装置 | |
| JPH04171520A (ja) | 電子回路基板の活線挿抜方法およびその情報処理システム | |
| JPH06309071A (ja) | パワーセーブ回路 | |
| KR970005035Y1 (ko) | 전원제어회로 | |
| JPH04299719A (ja) | 電子データ処理システムのアダプタ装置のための活線挿抜用回路 | |
| JP2002278913A (ja) | 情報処理システムおよびその制御方法 | |
| JP3110125B2 (ja) | 活線挿抜制御方式 | |
| JPH01207812A (ja) | 活性保守方式 | |
| JP2936214B2 (ja) | 活線挿抜回路 | |
| JPH10240395A (ja) | オンボード型プリント基板 | |
| JPH05274067A (ja) | 情報処理装置 | |
| JPH07182074A (ja) | ホットスタンバイ式デュプレックスシステムの活線挿抜装置 | |
| JPS6055420A (ja) | 電源制御方式 | |
| JPS628211A (ja) | パツケ−ジ交換方式 | |
| JPS60131030A (ja) | 電源制御装置 | |
| JPH0695973A (ja) | ファクシミリ装置 | |
| JPH0954638A (ja) | 自動バスターミネーション装置 |