JPH0752377B2 - 電子回路基板 - Google Patents
電子回路基板Info
- Publication number
- JPH0752377B2 JPH0752377B2 JP62040333A JP4033387A JPH0752377B2 JP H0752377 B2 JPH0752377 B2 JP H0752377B2 JP 62040333 A JP62040333 A JP 62040333A JP 4033387 A JP4033387 A JP 4033387A JP H0752377 B2 JPH0752377 B2 JP H0752377B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- printed wiring
- circuit board
- terminal group
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、オンラインで着脱可能な電子回路基板に関
し、特に複数個の電子回路基板を着脱自在に接続し、電
子機器の保守、修理のため、電子機器の正常動作を損う
ことなくオンラインで着脱し得る電子回路基板に関する
ものである。
し、特に複数個の電子回路基板を着脱自在に接続し、電
子機器の保守、修理のため、電子機器の正常動作を損う
ことなくオンラインで着脱し得る電子回路基板に関する
ものである。
第２図に示すように、中央処理ユニット11にバス13を介
して複数の配下装置12が接続されている計算機システム
の構成において、故障した配下装置12の電子回路基板の
交換や配下装置12の増設に伴う電子回路基板の着脱を行
なう場合、着脱時の電源線や信号線の接続状態の不安定
に伴う他の電子回路基板の誤動作を防ぐ必要がある。こ
のため、従来は中央処理ユニット11の電源を切り電子回
路基板の着脱を行なっていた。また中央処理ユニット11
の電源を切らずに電子回路基板の着脱を行なう方式とし
ては特公昭59−31240号公報に記載のように、外部より
電源を供給するための端子群を新たに電子回路基板に設
け、電子回路基板の着脱時には、電子回路基板の外部電
源供給用の端子群より外部電源を供給し電子回路基板の
着脱を行なっていた。
して複数の配下装置12が接続されている計算機システム
の構成において、故障した配下装置12の電子回路基板の
交換や配下装置12の増設に伴う電子回路基板の着脱を行
なう場合、着脱時の電源線や信号線の接続状態の不安定
に伴う他の電子回路基板の誤動作を防ぐ必要がある。こ
のため、従来は中央処理ユニット11の電源を切り電子回
路基板の着脱を行なっていた。また中央処理ユニット11
の電源を切らずに電子回路基板の着脱を行なう方式とし
ては特公昭59−31240号公報に記載のように、外部より
電源を供給するための端子群を新たに電子回路基板に設
け、電子回路基板の着脱時には、電子回路基板の外部電
源供給用の端子群より外部電源を供給し電子回路基板の
着脱を行なっていた。
上記従来技術の前者において、１台の電子回路基板の着
脱のために中央処理ユニットの電源を切るということ
は、システム全体を停止させることとなり時間的にも経
済的にも損失が大きい。また上記従来技術の後者の中央
処理ユニットの電源を切らずに外部電源を用いる方式に
おいても、電子回路基板の着脱のためだけに電子回路基
板に外部電源供給用端子群を設けるので経済的でない。
また電子回路基板の着脱時に、外部より電子回路基板に
電源を供給するという保守者の操作が伴うので、誤動作
時にはシステム上重大な誤動作を引き起すという問題が
ある。
脱のために中央処理ユニットの電源を切るということ
は、システム全体を停止させることとなり時間的にも経
済的にも損失が大きい。また上記従来技術の後者の中央
処理ユニットの電源を切らずに外部電源を用いる方式に
おいても、電子回路基板の着脱のためだけに電子回路基
板に外部電源供給用端子群を設けるので経済的でない。
また電子回路基板の着脱時に、外部より電子回路基板に
電源を供給するという保守者の操作が伴うので、誤動作
時にはシステム上重大な誤動作を引き起すという問題が
ある。
本発明の目的は、上記従来技術の問題点を解決し、オン
ライン中、操作が不要で着脱可能な電子回路基板を提供
することにある。
ライン中、操作が不要で着脱可能な電子回路基板を提供
することにある。
本発明では、印刷配線板の端子群と対応する一端部に配
列された端子群を有し、かつ印刷配線板に対し着脱可能
に接続されると共に、該接続状態において印刷配線板か
ら電源が供給される電子回路基板において、前記電子回
路基板の端子群は、上記印刷配線板より上記電子回路基
板内の電子回路素子に供給される電源線，接地線，及び
上記電子回路基板への出力信号を制御するイネーブル信
号線を夫々収容た第１端子群と、上記電子回路基板内の
電子回路素子から上記印刷配線板に出力する出力信号線
を収容した第２端子群とからなり、かつ該第１端子群と
第２端子群とは、上記電子回路基板を上記印刷配線板に
挿入したとき、印刷配線板の端子群に対し第１端子群，
第２端子群の順で接続される一方、上記電子回路基板を
上記印刷配線板から取り外ししたとき、印刷配線板の端
子群から第２端子群，第１端子群の順で切り離されるべ
く、第１端子群を第２端子群より印刷配線板の端子群側
に突出させ、電子回路基板に対し印刷配線板を接続した
とき、該印刷配線板からのイネーブル信号をオンにして
電子回路基板の出力信号をオンとし、印刷配線板から電
子回路基板を取り外すとき、印刷配線板からのイネーブ
ル信号をオフすることにより電子回路基板の出力信号を
オフにすることを特徴とすることにより、上記目的が達
成される。ここで、イネーブル信号線の「オフ状態」と
は、素子インピーダンスが十分高く、その出力線を切り
離しても外部回路に影響を与えない状態をいう。
列された端子群を有し、かつ印刷配線板に対し着脱可能
に接続されると共に、該接続状態において印刷配線板か
ら電源が供給される電子回路基板において、前記電子回
路基板の端子群は、上記印刷配線板より上記電子回路基
板内の電子回路素子に供給される電源線，接地線，及び
上記電子回路基板への出力信号を制御するイネーブル信
号線を夫々収容た第１端子群と、上記電子回路基板内の
電子回路素子から上記印刷配線板に出力する出力信号線
を収容した第２端子群とからなり、かつ該第１端子群と
第２端子群とは、上記電子回路基板を上記印刷配線板に
挿入したとき、印刷配線板の端子群に対し第１端子群，
第２端子群の順で接続される一方、上記電子回路基板を
上記印刷配線板から取り外ししたとき、印刷配線板の端
子群から第２端子群，第１端子群の順で切り離されるべ
く、第１端子群を第２端子群より印刷配線板の端子群側
に突出させ、電子回路基板に対し印刷配線板を接続した
とき、該印刷配線板からのイネーブル信号をオンにして
電子回路基板の出力信号をオンとし、印刷配線板から電
子回路基板を取り外すとき、印刷配線板からのイネーブ
ル信号をオフすることにより電子回路基板の出力信号を
オフにすることを特徴とすることにより、上記目的が達
成される。ここで、イネーブル信号線の「オフ状態」と
は、素子インピーダンスが十分高く、その出力線を切り
離しても外部回路に影響を与えない状態をいう。
システムがオンライン中、電子回路基板を印刷配線板に
接続する場合、第１端子群に収容されたイネーブル信号
線を印刷配線板側においてオフとしておく。その後、電
子回路基板を印刷配線板に接続すると、先ず、電子回路
基板の第１端子群が印刷配線板に接続される。この時、
第１端子群には電源線、接地線および電子回路素子のイ
ネーブル信号線が収容されているので、電子回路基板上
の電子回路素子に電源が供給され、その出力は、イネー
ブル信号線によりオフとなる。次に電子回路素子の出力
信号線を収容した第２端子群が印刷配線板に接続され
る。
接続する場合、第１端子群に収容されたイネーブル信号
線を印刷配線板側においてオフとしておく。その後、電
子回路基板を印刷配線板に接続すると、先ず、電子回路
基板の第１端子群が印刷配線板に接続される。この時、
第１端子群には電源線、接地線および電子回路素子のイ
ネーブル信号線が収容されているので、電子回路基板上
の電子回路素子に電源が供給され、その出力は、イネー
ブル信号線によりオフとなる。次に電子回路素子の出力
信号線を収容した第２端子群が印刷配線板に接続され
る。
このように電子回路基板接続時には、必ず一旦電子回路
基板の出力信号線はオフ状態となるので、上記電子回路
基板の出力信号線に繋がっている他の電子機器を誤動作
させることはない。
基板の出力信号線はオフ状態となるので、上記電子回路
基板の出力信号線に繋がっている他の電子機器を誤動作
させることはない。
以下、本発明の一実施例を第１図により説明する。
印刷配線板１に接続される電子回路基板２は、電源線
８、接地線９および電子回路素子６のイネーブル信号線
７を収容した第１端子群４と、電子回路素子６の出力信
号線10を収容した第２端子群３を有する。また電子回路
基板２の内部回路５の出力は、電子回路素子６および第
２端子群３を介して印刷配線板１に接続される。
８、接地線９および電子回路素子６のイネーブル信号線
７を収容した第１端子群４と、電子回路素子６の出力信
号線10を収容した第２端子群３を有する。また電子回路
基板２の内部回路５の出力は、電子回路素子６および第
２端子群３を介して印刷配線板１に接続される。
ここで電子回路基板２を印刷配線板１に接続する場合に
ついて第３図（ａ）のフローチャートを用いて説明す
る。電子回路基板２を印刷配線板１に接続する前に、イ
ネーブル信号線７を印刷配線板１側においてオフとする
（100,102）。次に、電子回路基板２の第１端子群４を
印刷配線板１に接続することにより、電子回路基板２を
印刷配線板１に接続すると、電源線８および接地線９を
介して電子回路素子６および内部回路５に印刷配線板１
より電源が供給される（104）。またイネーブル信号線
７はオフとなっているので、電子回路素子６の出力信号
線10はオフとなる（106）。第１端子群４の接続後、第
２端子群３が接続され、出力信号線10が印刷配線板１に
接続される（108,110）。次にイネーブル信号線７をオ
ンすることにより、出力信号線10がオンされ、電子回路
基板２のオンライン組み込みが可能となる（112,11
4）。ここで、「オンライン」とは、電子回路基板にお
ける回路がその接続されている計算機等の電子機器の直
接制御下にある状態をいう。
ついて第３図（ａ）のフローチャートを用いて説明す
る。電子回路基板２を印刷配線板１に接続する前に、イ
ネーブル信号線７を印刷配線板１側においてオフとする
（100,102）。次に、電子回路基板２の第１端子群４を
印刷配線板１に接続することにより、電子回路基板２を
印刷配線板１に接続すると、電源線８および接地線９を
介して電子回路素子６および内部回路５に印刷配線板１
より電源が供給される（104）。またイネーブル信号線
７はオフとなっているので、電子回路素子６の出力信号
線10はオフとなる（106）。第１端子群４の接続後、第
２端子群３が接続され、出力信号線10が印刷配線板１に
接続される（108,110）。次にイネーブル信号線７をオ
ンすることにより、出力信号線10がオンされ、電子回路
基板２のオンライン組み込みが可能となる（112,11
4）。ここで、「オンライン」とは、電子回路基板にお
ける回路がその接続されている計算機等の電子機器の直
接制御下にある状態をいう。
次に電子回路基板２を印刷配線板１から取り外す場合に
ついて第３図（ｂ）のフローチャートを用いて説明す
る。電子回路基板２を取り外す前に、イネーブル信号線
７をオフにする（200,202）。これにより出力信号線10
はオフとなる（204）。一方、電子回路基板２の第２端
子群３を印刷配線板１から切り離すことにより（20
6）、該印刷配線板１から電子回路基板２を取り外す。
この時第１端子群４が接続されているので電子回路素子
６には電源供給されており、出力信号線10はオフ状態を
維持している。次に第１端子群４が印刷配線板１より切
り離され、電子回路基板２の取り外しが終わる（208,21
0,212）。このように出力信号線10が印刷配線板１に接
続される時や、切り離される時は、電子回路素子６には
必ず電源およびイネーブル信号線７が供給されているの
で、出力信号線10はオフとなる。従って電子回路基板２
の脱着の際、電子回路素子６の電源不安定状態による電
子機器の誤動作を防止できるという効果がある。また、
電子回路基板２の脱着の際、特別な手順、特別な機器を
必要としないため、誤動作による電子機器の誤動作防
止、経済的な電子回路基板２の脱着可能という効果もあ
る。
ついて第３図（ｂ）のフローチャートを用いて説明す
る。電子回路基板２を取り外す前に、イネーブル信号線
７をオフにする（200,202）。これにより出力信号線10
はオフとなる（204）。一方、電子回路基板２の第２端
子群３を印刷配線板１から切り離すことにより（20
6）、該印刷配線板１から電子回路基板２を取り外す。
この時第１端子群４が接続されているので電子回路素子
６には電源供給されており、出力信号線10はオフ状態を
維持している。次に第１端子群４が印刷配線板１より切
り離され、電子回路基板２の取り外しが終わる（208,21
0,212）。このように出力信号線10が印刷配線板１に接
続される時や、切り離される時は、電子回路素子６には
必ず電源およびイネーブル信号線７が供給されているの
で、出力信号線10はオフとなる。従って電子回路基板２
の脱着の際、電子回路素子６の電源不安定状態による電
子機器の誤動作を防止できるという効果がある。また、
電子回路基板２の脱着の際、特別な手順、特別な機器を
必要としないため、誤動作による電子機器の誤動作防
止、経済的な電子回路基板２の脱着可能という効果もあ
る。
第４図は、電子回路基板の接続構成を示す図である。複
数の電子回路基板２は、バス13を介して中央処理ユニッ
ト11に接続される。バス13は、データバス、アドレスバ
ス、制御入力バス、制御出力バスから成り、複数の電子
回路基板２はバス13と信号の送受信を行なうための電子
回路素子６を有する。また、イネーブル信号線７は電気
回路基板毎に設けられており、電子回路基板２内の電子
回路素子６の出力を制御する。イネーブル信号をオフに
すると、電子回路素子６の出力はオフとなる。イネーブ
ル信号をオンにすると、電子回路素子６の出力は、０ま
たは１となる。電子回路素子６の電源、接地は、電源線
８、接地線９を介して電子回路基板２の外部より与えら
れる。
数の電子回路基板２は、バス13を介して中央処理ユニッ
ト11に接続される。バス13は、データバス、アドレスバ
ス、制御入力バス、制御出力バスから成り、複数の電子
回路基板２はバス13と信号の送受信を行なうための電子
回路素子６を有する。また、イネーブル信号線７は電気
回路基板毎に設けられており、電子回路基板２内の電子
回路素子６の出力を制御する。イネーブル信号をオフに
すると、電子回路素子６の出力はオフとなる。イネーブ
ル信号をオンにすると、電子回路素子６の出力は、０ま
たは１となる。電子回路素子６の電源、接地は、電源線
８、接地線９を介して電子回路基板２の外部より与えら
れる。
第５図は、電子回路基板７の構造を示す図である。デー
タバス、アドレスバス、制御入力バス、制御出力バスに
接続される端子は、第２端子群３に収容され、イネーブ
ル信号線、電源線、接地線に接続される端子は、第１端
子群４に収容されている。
タバス、アドレスバス、制御入力バス、制御出力バスに
接続される端子は、第２端子群３に収容され、イネーブ
ル信号線、電源線、接地線に接続される端子は、第１端
子群４に収容されている。
電子回路基板２は、電子回路基板２を印刷配線板１に固
定されたコネクタに接続する時は、第２端子群３より第
１端子群４が先に印刷配線板１に接続され、電子回路基
板２を印刷配線板１に固定されたコネクタより切り離す
時は、第１端子群４より第２端子群３が先に印刷配線板
１から切り離されるように第２端子群３より第１端子群
４の方が前に突き出た構造となっている。
定されたコネクタに接続する時は、第２端子群３より第
１端子群４が先に印刷配線板１に接続され、電子回路基
板２を印刷配線板１に固定されたコネクタより切り離す
時は、第１端子群４より第２端子群３が先に印刷配線板
１から切り離されるように第２端子群３より第１端子群
４の方が前に突き出た構造となっている。
すなわち、電子回路基板２における第１端子群４は、第
２端子群３より印刷配線板１の端子群側に突出した形状
をなしている。
２端子群３より印刷配線板１の端子群側に突出した形状
をなしている。
第６図は、電子回路基板２を印刷配線板１に接続する場
合のタイミングチャートである。時間t1以前において
は、電子回路素子６に接続されるイネーブル信号はON、
電子回路基板２内の電子回路素子６には電源は供給され
ていない。また、電子回路素子６の出力および、電子回
路素子６の出力に接続される印刷配線板１上の信号は、
無電圧状態である。時間t1においてイネーブル信号をOF
Fとする。次に、電子回路基板２を印刷配線板１に接続
すると、時間t2において、イネーブル信号端子、電源端
子および接地端子が収容されている第１端子群４が印刷
配線板１に接続される。これにより電子回路素子６に電
源が供給されるが、電源が安定するまでの時間t3まで電
子回路素子６の出力は不確定状態となる。不確定状態が
終了する頃の時間t3からは、イネーブル信号がOFFのた
め電子回路素子６の出力はOFF状態となる。次に時間t4
において電子回路素子６の出力端子を収容した第２端子
群３が印刷配線板１に接続されると、印刷配線板１上の
信号はOFF状態となる。以上で電子回路基板２の接続が
終り、時間t5にてイネーブル信号をONにすると、電子回
路素子６の出力は０または１となりオンライン組み込み
可能となる。
合のタイミングチャートである。時間t1以前において
は、電子回路素子６に接続されるイネーブル信号はON、
電子回路基板２内の電子回路素子６には電源は供給され
ていない。また、電子回路素子６の出力および、電子回
路素子６の出力に接続される印刷配線板１上の信号は、
無電圧状態である。時間t1においてイネーブル信号をOF
Fとする。次に、電子回路基板２を印刷配線板１に接続
すると、時間t2において、イネーブル信号端子、電源端
子および接地端子が収容されている第１端子群４が印刷
配線板１に接続される。これにより電子回路素子６に電
源が供給されるが、電源が安定するまでの時間t3まで電
子回路素子６の出力は不確定状態となる。不確定状態が
終了する頃の時間t3からは、イネーブル信号がOFFのた
め電子回路素子６の出力はOFF状態となる。次に時間t4
において電子回路素子６の出力端子を収容した第２端子
群３が印刷配線板１に接続されると、印刷配線板１上の
信号はOFF状態となる。以上で電子回路基板２の接続が
終り、時間t5にてイネーブル信号をONにすると、電子回
路素子６の出力は０または１となりオンライン組み込み
可能となる。
第７図は、電子回路基板２を印刷配線板１から切り離す
場合のタイミングチャートである。時間t6以前は、電子
回路基板２はオンライン状態であり、イネーブル信号は
ON、電子回路素子６には電源が供給されている。また、
電子回路素子６の出力および電子回路素子６の出力の印
刷配線板１上の信号は０または１となっている。時間t6
においてイネーブル信号をOFFにすると、電子回路素子
６の出力はOFF状態となり、印刷配線板１上の信号もOFF
状態となる。次に電子回路基板２を印刷配線板１から切
り離すと、時間t7において電子回路素子６の出力端子を
収容した第２端子群３が印刷配線板１から切り離され、
印刷配線板１上の信号は無電圧状態となる。次に時間t8
においてイネーブル信号端子、電源端子および接地端子
が収容されている第１端子群４が印刷配線板１から切り
離される。電子回路素子６に電源が供給されなくなり、
電子回路素子６の出力は時間t9まで不確定状態となる。
時間t9以降、電子回路素子６の出力は無電圧状態とな
る。以上により印刷配線板１から電子回路基板２の切り
離しが終る。
場合のタイミングチャートである。時間t6以前は、電子
回路基板２はオンライン状態であり、イネーブル信号は
ON、電子回路素子６には電源が供給されている。また、
電子回路素子６の出力および電子回路素子６の出力の印
刷配線板１上の信号は０または１となっている。時間t6
においてイネーブル信号をOFFにすると、電子回路素子
６の出力はOFF状態となり、印刷配線板１上の信号もOFF
状態となる。次に電子回路基板２を印刷配線板１から切
り離すと、時間t7において電子回路素子６の出力端子を
収容した第２端子群３が印刷配線板１から切り離され、
印刷配線板１上の信号は無電圧状態となる。次に時間t8
においてイネーブル信号端子、電源端子および接地端子
が収容されている第１端子群４が印刷配線板１から切り
離される。電子回路素子６に電源が供給されなくなり、
電子回路素子６の出力は時間t9まで不確定状態となる。
時間t9以降、電子回路素子６の出力は無電圧状態とな
る。以上により印刷配線板１から電子回路基板２の切り
離しが終る。
上記のように、電子回路素子６の出力端子が、印刷配線
板１に脱着される場合、必ず電子回路素子６の出力はOF
F状態になっているので、印刷配線板１上の信号は不確
定状態になることはない。従って、電子機器は誤動作す
ることはない。
板１に脱着される場合、必ず電子回路素子６の出力はOF
F状態になっているので、印刷配線板１上の信号は不確
定状態になることはない。従って、電子機器は誤動作す
ることはない。
以上述べたように、本発明によれば、電子回路基板を印
刷配線板に接続する際、印刷配線板からの信号により電
子回路基板の電子回路素子の出力が必ずオフ状態になる
ように構成したので、印刷配線板上の信号が不確定状態
となることがなく、また電子回路基板を印刷配線板から
取り外す際、印刷配線板からの信号により電子回路基板
のイネーブル信号線をオフにし、電子回路素子の出力を
オフ状態にさせるように構成したので、電子回路基板の
脱着用の機器を用いず、かつオンライン中、装置を誤動
作させることなく電子回路基板の脱着を容易に行え、し
かも別電源を用いることもないことから、それだけ経済
的であると云う効果がある。
刷配線板に接続する際、印刷配線板からの信号により電
子回路基板の電子回路素子の出力が必ずオフ状態になる
ように構成したので、印刷配線板上の信号が不確定状態
となることがなく、また電子回路基板を印刷配線板から
取り外す際、印刷配線板からの信号により電子回路基板
のイネーブル信号線をオフにし、電子回路素子の出力を
オフ状態にさせるように構成したので、電子回路基板の
脱着用の機器を用いず、かつオンライン中、装置を誤動
作させることなく電子回路基板の脱着を容易に行え、し
かも別電源を用いることもないことから、それだけ経済
的であると云う効果がある。
第１図は、本発明の一実施例の電子回路基板の構成図、
第２図は計算機システムのブロック図、第３図は本発明
による電子回路基板の脱着時のフローチャートで、第３
図（ａ）は電子回路基板の接続時、第３図（ｂ）は電子
回路基板の切り離し時を示す図、第４図は電子回路基板
と中央処理ユニットとの接続構成を示す図、第５図は電
子回路基板の端子構造を示す図、第６図は電子回路基板
を印刷配線板に接続する場合のタイミングチャート、第
７図は電子回路基板を印刷配線板から切り離す場合のタ
イミングチャートである。 １……印刷配線板、２……電子回路基板、３……第２端
子群、４……第１端子群、５……内部回路、６……電子
回路素子、７……イネーブル信号線、８……電源線、９
……接地線、10……出力信号線、11……中央処理ユニッ
ト、12……配下装置、13……バス。
第２図は計算機システムのブロック図、第３図は本発明
による電子回路基板の脱着時のフローチャートで、第３
図（ａ）は電子回路基板の接続時、第３図（ｂ）は電子
回路基板の切り離し時を示す図、第４図は電子回路基板
と中央処理ユニットとの接続構成を示す図、第５図は電
子回路基板の端子構造を示す図、第６図は電子回路基板
を印刷配線板に接続する場合のタイミングチャート、第
７図は電子回路基板を印刷配線板から切り離す場合のタ
イミングチャートである。 １……印刷配線板、２……電子回路基板、３……第２端
子群、４……第１端子群、５……内部回路、６……電子
回路素子、７……イネーブル信号線、８……電源線、９
……接地線、10……出力信号線、11……中央処理ユニッ
ト、12……配下装置、13……バス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田代 徳男 東京都武蔵野市緑町３丁目９番11号 日本 電信電話株式会社通信網第一研究所内 (56)参考文献 特開 昭60−134924（ＪＰ，Ａ)
Claims (1)
- 【請求項１】印刷配線板の端子群と対応する一端部に配
列された端子群を有し、かつ印刷配線板に対し着脱可能
に接続されると共に、該接続状態において印刷配線板か
ら電源が供給される電子回路基板において、前記電子回
路基板の端子群は、上記印刷配線板より上記電子回路基
板内の電子回路素子に供給される電源線，接地線，及び
上記電子回路基板への出力信号を制御するイネーブル信
号線を夫々収容した第１端子群と、上記電子回路基板内
の電子回路素子から上記印刷配線板に出力する出力信号
線を収容した第２端子群とからなり、かつ該第１端子群
と第２端子群とは、上記電子回路基板を上記印刷配線板
に挿入したとき、印刷配線板の端子群に対し第１端子
群，第２端子群の順で接続される一方、上記電子回路基
板を上記印刷配線板から取り外ししたとき、印刷配線板
の端子群から第２端子群，第１端子群の順で切り離され
るべく、第１端子群を第２端子群より印刷配線板の端子
群側に突出させ、電子回路基板に対し印刷配線板を接続
したとき、該印刷配線板からのイネーブル信号をオンに
して電子回路基板の出力信号をオンとし、印刷配線板か
ら電子回路基板を取り外すとき、印刷配線板からのイネ
ーブル信号をオフにすることにより電子回路基板の出力
信号をオフにすることを特徴とする電子回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040333A JPH0752377B2 (ja) | 1987-02-25 | 1987-02-25 | 電子回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62040333A JPH0752377B2 (ja) | 1987-02-25 | 1987-02-25 | 電子回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63208109A JPS63208109A (ja) | 1988-08-29 |
| JPH0752377B2 true JPH0752377B2 (ja) | 1995-06-05 |
Family
ID=12577696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62040333A Expired - Lifetime JPH0752377B2 (ja) | 1987-02-25 | 1987-02-25 | 電子回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752377B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101065963B1 (ko) * | 2009-07-28 | 2011-09-19 | 삼성에스디아이 주식회사 | 배터리팩 및 그 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02155011A (ja) * | 1988-12-07 | 1990-06-14 | Nec Corp | データ処理装置 |
| US5028809A (en) * | 1989-03-07 | 1991-07-02 | Hewlett-Packard Company | Computer bus structure permitting replacement of modules during operation |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134924A (ja) * | 1983-12-24 | 1985-07-18 | Fujitsu Ltd | オプシヨンユニツト接続方式 |
-
1987
- 1987-02-25 JP JP62040333A patent/JPH0752377B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101065963B1 (ko) * | 2009-07-28 | 2011-09-19 | 삼성에스디아이 주식회사 | 배터리팩 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63208109A (ja) | 1988-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0373773B1 (en) | Disengaging electrical circuit boards from power-supply units | |
| JP2669855B2 (ja) | 通信装置、この通信装置に用いる星形回路及びこの星形回路を具える装置 | |
| JPH0752377B2 (ja) | 電子回路基板 | |
| JP2636141B2 (ja) | 活線挿抜方法 | |
| JPS5931240B2 (ja) | オンラインで着脱可能な電子回路基板 | |
| JPS60134924A (ja) | オプシヨンユニツト接続方式 | |
| JP2710488B2 (ja) | 活線挿抜方式 | |
| JPH08256191A (ja) | データ処理装置 | |
| JPH07253834A (ja) | モジュール挿抜制御装置 | |
| JPH054704Y2 (ja) | ||
| JPS5847726B2 (ja) | プリント配線板装置 | |
| JPH10308262A (ja) | 制御回路装置 | |
| JP2518439B2 (ja) | 活線挿抜方式 | |
| JP3081685B2 (ja) | 拡張型回路基板 | |
| JP2000075971A (ja) | インターフェース装置 | |
| JPH0243206B2 (ja) | ||
| CN113991882A (zh) | 设备电路、主机电路、无人设备及信号传输方法 | |
| JPH10145400A (ja) | データ伝送装置 | |
| JPH04171520A (ja) | 電子回路基板の活線挿抜方法およびその情報処理システム | |
| JPH04278619A (ja) | 基板接続方式 | |
| JP2000138732A (ja) | 回線インタフェース制御装置および方法 | |
| JPS59115692A (ja) | 電話交換機の単一回線対応実装法 | |
| JPH04195410A (ja) | 機器接続切離し制御装置 | |
| JP2001100872A (ja) | パッケージの活線挿抜保護回路 | |
| JPH10240395A (ja) | オンボード型プリント基板 |