JPS6012827A - Ｐｌｌ - Google Patents
ＰｌｌInfo
- Publication number
- JPS6012827A JPS6012827A JP58119672A JP11967283A JPS6012827A JP S6012827 A JPS6012827 A JP S6012827A JP 58119672 A JP58119672 A JP 58119672A JP 11967283 A JP11967283 A JP 11967283A JP S6012827 A JPS6012827 A JP S6012827A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- error signal
- level
- controlled oscillator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 claims abstract description 10
- 238000009499 grossing Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 208000018583 New-onset refractory status epilepticus Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＰＬＬ回路に係わシ、特に自走周波数を変更で
きる電圧制御発振器をＰＬＬループに設けたＰＬＬ回路
に関する。
きる電圧制御発振器をＰＬＬループに設けたＰＬＬ回路
に関する。
従来のＰＬＬ回路は第１図に示すごとく、基準（ｉ号ｆ
、をＶＦＯ等の入力信号発生回路（図示してない〕から
端子ｌを介して入力される。基準信号ｆ、は位相比較器
３、ローパスフィルタ４、電圧制御発振器５を経由して
端子２から発振信号ｆ０として出力される。端子１から
入力される基準信号ｆｒの周波数変化中は電圧制御発振
器５の最低発振周波数と最高発振周波数によシ制限を受
ける。ロー・母スフィルタ４から電圧制御発振器５へ出
力される誤差信号Ｖｉが零のとき電圧制御発振器５は自
走周波数で発振する。基準信号ｆｒの周波数と自走周波
数との差が誤差信号Ｖｉのレベルを定める。電圧制御発
振器５から位相比較器３へ帰還されるフィードバック信
号ｆａ（゛第１図の例では発振信号ｆ。）と基準信号ｆ
ｒの周波数並びに位相が一致したときをロックされた状
態という。ＰＬＬ回路で取扱う周波数と基準信号ｆｒの
周波数範囲とを一致させたいときは前段に混合器（図示
してない）を設けて所望の周波数へ変換する。変換によ
シ基準信号ｆｒの周波数社化巾を拡大できない。
、をＶＦＯ等の入力信号発生回路（図示してない〕から
端子ｌを介して入力される。基準信号ｆ、は位相比較器
３、ローパスフィルタ４、電圧制御発振器５を経由して
端子２から発振信号ｆ０として出力される。端子１から
入力される基準信号ｆｒの周波数変化中は電圧制御発振
器５の最低発振周波数と最高発振周波数によシ制限を受
ける。ロー・母スフィルタ４から電圧制御発振器５へ出
力される誤差信号Ｖｉが零のとき電圧制御発振器５は自
走周波数で発振する。基準信号ｆｒの周波数と自走周波
数との差が誤差信号Ｖｉのレベルを定める。電圧制御発
振器５から位相比較器３へ帰還されるフィードバック信
号ｆａ（゛第１図の例では発振信号ｆ。）と基準信号ｆ
ｒの周波数並びに位相が一致したときをロックされた状
態という。ＰＬＬ回路で取扱う周波数と基準信号ｆｒの
周波数範囲とを一致させたいときは前段に混合器（図示
してない）を設けて所望の周波数へ変換する。変換によ
シ基準信号ｆｒの周波数社化巾を拡大できない。
第２図に示すように基準信号ｆ′を基準信号発生器（図
示してない〕で生成して端子ｌへ入力する適用方法もあ
る。この例では基準信号ｆ′ｒの周波数社変化しない。
示してない〕で生成して端子ｌへ入力する適用方法もあ
る。この例では基準信号ｆ′ｒの周波数社変化しない。
電圧制御発振器５の自走周波数をプログラマブルカウン
タ７で分周したときのフィードバック信号ｆｄと基準信
−Ｑ ｆｌ、との周波数並びに位相が一致したとき誤差
信号ｖ１は零に近似する。
タ７で分周したときのフィードバック信号ｆｄと基準信
−Ｑ ｆｌ、との周波数並びに位相が一致したとき誤差
信号ｖ１は零に近似する。
分周比を変化させると変化に対応して誤差信号ｖｉのレ
ベルが変化する。プログラマブルカウンタ７の分周比を
定める分周比情報は分周比設定回路８で形成する。分周
比情報は通常バイナリモードで編成され、デコードする
ことによシ発振信号ｆ０の周波数を知ることができる。
ベルが変化する。プログラマブルカウンタ７の分周比を
定める分周比情報は分周比設定回路８で形成する。分周
比情報は通常バイナリモードで編成され、デコードする
ことによシ発振信号ｆ０の周波数を知ることができる。
フィードバック信号ｆｄと基準信号ｆｌの周波数の差を
解消するにはローフ４スフイルタ４０時定数で決定され
る帰還ループ−逐時性に係わる追従時間が必要であシ、
この時間をロックアツプ時間という。当然のことである
が誤差イロ号Ｖｌのレベル範囲が増加するとロックアツ
プ時間＃′ｉ、ｔｒｄ加する。ＰＬＬ回路を組込む無線
通信機等のシステム全体の設計目標から見るとロックア
ツプ時間の長短は重要性の高いものである。ロックアツ
プ時間を短縮するには分周比設定回路８て生成された分
周比イメＩ報すなわち発＆佃号ｆ。の周波数情報を利用
して電圧制御発振器５の端子６の電圧ケラかじめ発振信
号ｆ０の周波数の誤差４８号Ｖｉに近似するレベルはで
グリセットする。
解消するにはローフ４スフイルタ４０時定数で決定され
る帰還ループ−逐時性に係わる追従時間が必要であシ、
この時間をロックアツプ時間という。当然のことである
が誤差イロ号Ｖｌのレベル範囲が増加するとロックアツ
プ時間＃′ｉ、ｔｒｄ加する。ＰＬＬ回路を組込む無線
通信機等のシステム全体の設計目標から見るとロックア
ツプ時間の長短は重要性の高いものである。ロックアツ
プ時間を短縮するには分周比設定回路８て生成された分
周比イメＩ報すなわち発＆佃号ｆ。の周波数情報を利用
して電圧制御発振器５の端子６の電圧ケラかじめ発振信
号ｆ０の周波数の誤差４８号Ｖｉに近似するレベルはで
グリセットする。
ＰＬＬ回路の他の設計目標にキャリヤ・ノイズ比（以下
、ｃ７ｒｑと記す〕がある、 ＰＬＬ回路の位相比較鈷
３、四−パスフィルタ４、電圧制御発振器５等の各部要
素および回路は各部の雑音指数、相互のかん渉、温度お
よび電源装動によるドリフト、動作特性等によ）取扱う
信号に対し付加的な雑音を発生ずる。特に電圧制御発振
器５では、自走周波数が誤差電圧ΔＴｖ’ｉによシロツ
クされるので発振信号ｆ。の変化周波数Δｆ０は非周期
性、非対称性をもつことになシいが悪化する傾向がある
。いを改善するには変化電圧Δｖ１に対する変化周波数
Δｆ０を少なく°すること、すなわち、電圧制御発振器
５の感度を下げればよい。電圧制御発振器５の感度を下
げると誤差信号Ｖ１と発振信号ｆ０の動作曲線が第３図
に示す６曲線から５曲線に変るので誤差信号ｖ１〜ｖ雰
の変化域に対し発振周波数変化域は発振周波数ｆ１〜ｆ
４からｆｓ＝ｆｓと狭くなる。発振周波数変化域は自走
周波数に依存しているから発振信号ｆ０の周波数に対応
して複数の自走周波数が設定できれば全体の発振周波数
範囲を保りたままいを改善できる。このため、第２図に
示す電圧制御発振器５に内蔵したりアクタンス素子を能
動とするため分周比設定回路８の端子Ａ１ｅＡ２・・・
をＸ、、Ｘ、・・・の結線を介して電圧制御発振器５へ
接続した回路が提案されている。この回路ではりアクタ
ンス素子を能動とすることによシ周波数イ′ＴＩ報に対
応した自走周波数を生成するようになっている。
、ｃ７ｒｑと記す〕がある、 ＰＬＬ回路の位相比較鈷
３、四−パスフィルタ４、電圧制御発振器５等の各部要
素および回路は各部の雑音指数、相互のかん渉、温度お
よび電源装動によるドリフト、動作特性等によ）取扱う
信号に対し付加的な雑音を発生ずる。特に電圧制御発振
器５では、自走周波数が誤差電圧ΔＴｖ’ｉによシロツ
クされるので発振信号ｆ。の変化周波数Δｆ０は非周期
性、非対称性をもつことになシいが悪化する傾向がある
。いを改善するには変化電圧Δｖ１に対する変化周波数
Δｆ０を少なく°すること、すなわち、電圧制御発振器
５の感度を下げればよい。電圧制御発振器５の感度を下
げると誤差信号Ｖ１と発振信号ｆ０の動作曲線が第３図
に示す６曲線から５曲線に変るので誤差信号ｖ１〜ｖ雰
の変化域に対し発振周波数変化域は発振周波数ｆ１〜ｆ
４からｆｓ＝ｆｓと狭くなる。発振周波数変化域は自走
周波数に依存しているから発振信号ｆ０の周波数に対応
して複数の自走周波数が設定できれば全体の発振周波数
範囲を保りたままいを改善できる。このため、第２図に
示す電圧制御発振器５に内蔵したりアクタンス素子を能
動とするため分周比設定回路８の端子Ａ１ｅＡ２・・・
をＸ、、Ｘ、・・・の結線を介して電圧制御発振器５へ
接続した回路が提案されている。この回路ではりアクタ
ンス素子を能動とすることによシ周波数イ′ＴＩ報に対
応した自走周波数を生成するようになっている。
上述したりアクタンスの接続にょシ自走周波数が変化す
る電圧制御発振器５を周波数情報で制御するには周波数
情報を形成する分周比設定回路８等の予想された周波数
情報が必要であシ周波数情報が得られない第１図の回路
では電圧制御発振器５を制御できない欠点を有している
。
る電圧制御発振器５を周波数情報で制御するには周波数
情報を形成する分周比設定回路８等の予想された周波数
情報が必要であシ周波数情報が得られない第１図の回路
では電圧制御発振器５を制御できない欠点を有している
。
本発明は上述した点にかんがみなされたもので、無線通
信機等のシステムに組込みＶＦＯ等の信号のスプリアス
を除去し、かつ、キャリヤ・ノイズ比を改善したＰＬＬ
回路を提供することを目的とする。
信機等のシステムに組込みＶＦＯ等の信号のスプリアス
を除去し、かつ、キャリヤ・ノイズ比を改善したＰＬＬ
回路を提供することを目的とする。
本発明にはりアクタンス素子を能動とすることによシ自
走周波数が変化する電圧制御発振器を設けである。また
、誤差信号が所定の範囲外のレベルとなりたことを判別
する誤差信号レベル範囲判別手段と、誤差信号が所定の
範囲外となったときりアクタンス素子を電圧制御発振器
へ接続する栴造となっている。
走周波数が変化する電圧制御発振器を設けである。また
、誤差信号が所定の範囲外のレベルとなりたことを判別
する誤差信号レベル範囲判別手段と、誤差信号が所定の
範囲外となったときりアクタンス素子を電圧制御発振器
へ接続する栴造となっている。
以下、本発明になるＰＬＬ回路の一実施例ｔ−第４図に
したがって説明する。
したがって説明する。
第４図に示すごとく、本発明のＰＬＬ回路は電圧制御発
振器９、誤差信号レベル範囲判別器１２、リアクタンス
切換器１６を有し、電圧制御発振器９の出力側からＹ−
Ｙ’結紗を介して位相比較器３への帰還ルーノを形成す
る。
振器９、誤差信号レベル範囲判別器１２、リアクタンス
切換器１６を有し、電圧制御発振器９の出力側からＹ−
Ｙ’結紗を介して位相比較器３への帰還ルーノを形成す
る。
誤差信号レベル範囲判別器１２は下限用コン・９レータ
１３、上限用コンパレータ１４および比較電圧１５で構
成されている。ローノやスフイルタ４の出力側は電圧制
御発振器９および誤差信号レベル範囲判別器１２の端子
９ａおよび１２ｃへそれぞれ接続されている。誤差信号
レベル範囲判別器１２の端子１２ ｃは下限用コンパレ
ータ１３の一方の入側並びに上限用コン・ぐレータ１４
の一方の入側へ接続されている。また、下限用コンａ４
＋／ −タ１３の他方の入側は比較電圧の端子１５ａ
と、上限用コンパレータ１４の他力の太細ｊは比較＋ｉ
ｊ、ｔＪ二の端子１５ｂと接続されている。下限用コン
・ぐレータ１３は一方の入側へ入力される誤差信号Ｖｌ
のレベルが比較電圧の端子１５ａから他方の入側へ印加
されている下限比較電圧のレベルよシ低いときは出側の
論理を″０ｍから′ｌ”へ変化する。上限用コン・臂レ
ータ１４は一方の入側へ入力される誤差信号Ｖｌのレベ
ルが比較電圧の端子１５ｂから他方の入側へ印加されて
いる上限比較電圧のレベルより高いときは出側の論理を
“０″からｌ″へ変化する。
１３、上限用コンパレータ１４および比較電圧１５で構
成されている。ローノやスフイルタ４の出力側は電圧制
御発振器９および誤差信号レベル範囲判別器１２の端子
９ａおよび１２ｃへそれぞれ接続されている。誤差信号
レベル範囲判別器１２の端子１２ ｃは下限用コンパレ
ータ１３の一方の入側並びに上限用コン・ぐレータ１４
の一方の入側へ接続されている。また、下限用コンａ４
＋／ −タ１３の他方の入側は比較電圧の端子１５ａ
と、上限用コンパレータ１４の他力の太細ｊは比較＋ｉ
ｊ、ｔＪ二の端子１５ｂと接続されている。下限用コン
・ぐレータ１３は一方の入側へ入力される誤差信号Ｖｌ
のレベルが比較電圧の端子１５ａから他方の入側へ印加
されている下限比較電圧のレベルよシ低いときは出側の
論理を″０ｍから′ｌ”へ変化する。上限用コン・臂レ
ータ１４は一方の入側へ入力される誤差信号Ｖｌのレベ
ルが比較電圧の端子１５ｂから他方の入側へ印加されて
いる上限比較電圧のレベルより高いときは出側の論理を
“０″からｌ″へ変化する。
リアクタンス切換器１６はアンド回路１７と１８、パル
ス晩生回路１９およびアップダウンカウンタ２０で構成
されている。誤差信号レベル範囲判別器１２の端子１２
１Ｌとリアクタンス切換器１６の端子１６ａおよび端子
１２ｂと端子１６ｂとは接続され、更に、端子１６ａ並
びに端子１６ｂはそれぞれアンド回路ｔ７，１８の一方
の入側へ接続されている。また、アンド回路１７．１８
の他方の入側はノｅルス発生回路１９の出側と接続され
ている。誤差信号レベル範囲判別器１２の下限用コン・
ンレータ１３が能動となるとアンド回路１７′の一方の
入側がＨレベルとなシ・９ルス発生回路１９から出力さ
れるパルスをアップダウンカウンタ２０のＤ端子へ送出
する。下限用二ンノクレータ１３が非能動となるとａ４
ルスの送出を停止する。
ス晩生回路１９およびアップダウンカウンタ２０で構成
されている。誤差信号レベル範囲判別器１２の端子１２
１Ｌとリアクタンス切換器１６の端子１６ａおよび端子
１２ｂと端子１６ｂとは接続され、更に、端子１６ａ並
びに端子１６ｂはそれぞれアンド回路ｔ７，１８の一方
の入側へ接続されている。また、アンド回路１７．１８
の他方の入側はノｅルス発生回路１９の出側と接続され
ている。誤差信号レベル範囲判別器１２の下限用コン・
ンレータ１３が能動となるとアンド回路１７′の一方の
入側がＨレベルとなシ・９ルス発生回路１９から出力さ
れるパルスをアップダウンカウンタ２０のＤ端子へ送出
する。下限用二ンノクレータ１３が非能動となるとａ４
ルスの送出を停止する。
上限用コンパレータ１４が能動となシアンド回路１８の
一方の入側がＨレベルとなるとパルス発生回路１９から
出力されるパルスを他方の入側を介してアップダウンカ
ウンタ２０のＵ端子へ送出する。アップダウンカウンタ
２０はＤ端子またはＵ端子へ入力されるノｆルスを計数
する。計数値に応じてリアクタンス切換器１６の端子Ｂ
１．Ｂ２・・・Ｂｎのいずれか１″：）をＨレベルに切
換える。なお、端子Ｂ１がＬＳＢ、端子ＢｎがＭＳＢで
あシ計数値零のときはすべての端子がＬレベルとなる。
一方の入側がＨレベルとなるとパルス発生回路１９から
出力されるパルスを他方の入側を介してアップダウンカ
ウンタ２０のＵ端子へ送出する。アップダウンカウンタ
２０はＤ端子またはＵ端子へ入力されるノｆルスを計数
する。計数値に応じてリアクタンス切換器１６の端子Ｂ
１．Ｂ２・・・Ｂｎのいずれか１″：）をＨレベルに切
換える。なお、端子Ｂ１がＬＳＢ、端子ＢｎがＭＳＢで
あシ計数値零のときはすべての端子がＬレベルとなる。
リアクタンス切換器１６の端子Ｂ１〜Ｂｎは電圧制御発
振器９の端子Ｐ１〜Ｐｎと接続されている。端子Ｐ！〜
ＰｎがＨレベルとなるとダイオードＤ！〜Ｄｎが導通し
コイルし１〜Ｌｎが能動となる。電圧制御発振器９の誤
差信号ｖ１と発振信号ｆ０の動作特性が第５図ｂｏ ％
ｂｎ曲線となるようコイルＬｏ−Ｌｎのインダクタン
スを定める。なお、第４図中、符号１１は電界効果トラ
ンジスタ、ｌＯは可変容量ダイオード、Ｃ１〜Ｃｎは高
周波用ノ４スコンである。
振器９の端子Ｐ１〜Ｐｎと接続されている。端子Ｐ！〜
ＰｎがＨレベルとなるとダイオードＤ！〜Ｄｎが導通し
コイルし１〜Ｌｎが能動となる。電圧制御発振器９の誤
差信号ｖ１と発振信号ｆ０の動作特性が第５図ｂｏ ％
ｂｎ曲線となるようコイルＬｏ−Ｌｎのインダクタン
スを定める。なお、第４図中、符号１１は電界効果トラ
ンジスタ、ｌＯは可変容量ダイオード、Ｃ１〜Ｃｎは高
周波用ノ４スコンである。
ここで、基準信号ｆｒと発振信号ｆ０との周波数並びに
位相が一致し第５図に示す１１曲線上の誤差信号Ｖｉの
レベルｖ１〜ｖ２の間の１点でロックされていると誤差
信号レベル範囲判別器１２の下限用コン・９レータ１３
および上限用コンパレータ１４の出側の論理は共にθ′
となりておシ、リアクタンス切換器１６のアップダウン
カウンタ２０は端子Ｂ１はＨレベルに保持されている。
位相が一致し第５図に示す１１曲線上の誤差信号Ｖｉの
レベルｖ１〜ｖ２の間の１点でロックされていると誤差
信号レベル範囲判別器１２の下限用コン・９レータ１３
および上限用コンパレータ１４の出側の論理は共にθ′
となりておシ、リアクタンス切換器１６のアップダウン
カウンタ２０は端子Ｂ１はＨレベルに保持されている。
ＶＦＯを操作しく図示してない）基準信号ｆｒの周波数
を増加させると誤差信号ｖ１はレーベルｖ２の方へ増加
する。誤差信号Ｖｌが更に増加してレベルｖ２よシ高く
なると上限用コンパレータ１４が能動となる。このため
、リアクタンス切換器１６のアンド回路１８が能動とな
シアツブダウンカウンタ２０のＵ端子へパルスが送出さ
れる。したがって、端子ｂ１はＬレベル、端子ｂ２がＨ
レベルとなる。端子ｂ２がＨレベルとなるとコイルＬ２
が能動となシ、動作特性はｂ１曲線よシ高い発振周波数
を取扱うｂ２曲線（図示は省略されている）に切換えら
れる。切換えによシミ圧制御発振器９の自走周波数は高
くなシレベルｖ２よシ高かった誤差−信号Ｖ１のレベル
はレベルｖ１の近傍へ移動する。このため、上限用コン
／ぐレータ１４は非能動となシ、アッグダウンカウンタ
２０は計数を中止し端子Ｂ２がＨレベルのままとなる。
を増加させると誤差信号ｖ１はレーベルｖ２の方へ増加
する。誤差信号Ｖｌが更に増加してレベルｖ２よシ高く
なると上限用コンパレータ１４が能動となる。このため
、リアクタンス切換器１６のアンド回路１８が能動とな
シアツブダウンカウンタ２０のＵ端子へパルスが送出さ
れる。したがって、端子ｂ１はＬレベル、端子ｂ２がＨ
レベルとなる。端子ｂ２がＨレベルとなるとコイルＬ２
が能動となシ、動作特性はｂ１曲線よシ高い発振周波数
を取扱うｂ２曲線（図示は省略されている）に切換えら
れる。切換えによシミ圧制御発振器９の自走周波数は高
くなシレベルｖ２よシ高かった誤差−信号Ｖ１のレベル
はレベルｖ１の近傍へ移動する。このため、上限用コン
／ぐレータ１４は非能動となシ、アッグダウンカウンタ
２０は計数を中止し端子Ｂ２がＨレベルのままとなる。
−母ルス発生周期は上記遷移過程を保証するよう定めで
ある。切換後、誤差信号Ｖｌが引続きレベルＶ、よシ高
いときは、つきのａＪ？ルス周期によシ更に上位のコイ
ルＬ３〜Ｌｎへ切換えられる。なお、誤差信号ｖ１の下
限のレベル■１と上限のレベルｖ２に対するそれぞれの
す、曲線〜ｂｎ曲線の受持範囲を一方の受持範囲の上限
と他方の受持範囲の下限とが互いにオーバーラツプする
よう形成し、上限および下限における受持範囲を２Ｍ化
すれば上限および下限近傍における不規則動作が防止で
きる。
ある。切換後、誤差信号Ｖｌが引続きレベルＶ、よシ高
いときは、つきのａＪ？ルス周期によシ更に上位のコイ
ルＬ３〜Ｌｎへ切換えられる。なお、誤差信号ｖ１の下
限のレベル■１と上限のレベルｖ２に対するそれぞれの
す、曲線〜ｂｎ曲線の受持範囲を一方の受持範囲の上限
と他方の受持範囲の下限とが互いにオーバーラツプする
よう形成し、上限および下限における受持範囲を２Ｍ化
すれば上限および下限近傍における不規則動作が防止で
きる。
上記実施例ではアップダウンカウンタ２０を単一出力と
したが、パリナリモード等で複数出力となし複数のりア
クタンス素子を同時に能動とするよう形成してもよい。
したが、パリナリモード等で複数出力となし複数のりア
クタンス素子を同時に能動とするよう形成してもよい。
また、アップダウンカウンタ２０から出力される情報を
ＲＯＭ等を介して所望の形式の情報にデコードしてもよ
い。また、アップダウンカウンタ２０から出力される情
報をマイクロコンピュータ等で処理してもよい。
ＲＯＭ等を介して所望の形式の情報にデコードしてもよ
い。また、アップダウンカウンタ２０から出力される情
報をマイクロコンピュータ等で処理してもよい。
また、帰還ループにプログラマブルカウンタ等の発振４
ｕ号の周波数をプログラムする手段−を設けてもよい。
ｕ号の周波数をプログラムする手段−を設けてもよい。
本発明によるＰＬＬ回路は誤差信号がＰ１ｒ足の範囲外
のレベルとなったことを判別する誤差信号レベル範囲判
別手段と、判別に応じて電圧制御発振器の自走周波数を
他の自動周波数へ変更すべく電圧制御発振器へりアクタ
ンス素子を接続する接続手段と、を具備した構成としで
あるため、自走周波数を切換える情報を誤差信号から得
られる特長を有している。このため、ｖＦＯ等によシ基
準信号が変化するＰＬＬ回路に適用すれば誤差信号以外
の情報によシ切換情報を得る方法に比べて回路構成が簡
単となる効果がある。
のレベルとなったことを判別する誤差信号レベル範囲判
別手段と、判別に応じて電圧制御発振器の自走周波数を
他の自動周波数へ変更すべく電圧制御発振器へりアクタ
ンス素子を接続する接続手段と、を具備した構成としで
あるため、自走周波数を切換える情報を誤差信号から得
られる特長を有している。このため、ｖＦＯ等によシ基
準信号が変化するＰＬＬ回路に適用すれば誤差信号以外
の情報によシ切換情報を得る方法に比べて回路構成が簡
単となる効果がある。
第１図および第２図は従来のＰＬＬ回路のブロック図、
第３図は電圧制御発振器の動作特性を示すグラフ、第４
図は本発明になるＰＬＬＮ路の一実施例を示す一部回路
図をふくむブロック図、第５図は第４図の電圧制御発振
器の動作特性を示すグラフである。図中符号１．２は端
子、３は位相比較器、４はロー２４スフイルタ、５，９
は電圧制御発振器、７はプログラマブルカウンタ、ｌＯ
は可変容量ダイオード、１１は電界効果トランジスタ、
１２は誤差信号レベル範囲判別器、１３は下限用コン／
平レータ、１４は上限用コンパレータ、１５は比較電圧
、１６はりアクタンス切換器、１７．１８はアンド回路
、１９はｔＪ？ルス発生回路、２０はアップダウンカウ
ンタ、Ｌ０〜Ｌｎはコイル、Ｃ１〜Ｃｎはパスコン、Ｄ
１〜Ｄｎはダイオードである。 特許出願人 八重洲無線株式会社 第 １ 図 第２図 第 ５ 図 ＶＩ Ｖ２
第３図は電圧制御発振器の動作特性を示すグラフ、第４
図は本発明になるＰＬＬＮ路の一実施例を示す一部回路
図をふくむブロック図、第５図は第４図の電圧制御発振
器の動作特性を示すグラフである。図中符号１．２は端
子、３は位相比較器、４はロー２４スフイルタ、５，９
は電圧制御発振器、７はプログラマブルカウンタ、ｌＯ
は可変容量ダイオード、１１は電界効果トランジスタ、
１２は誤差信号レベル範囲判別器、１３は下限用コン／
平レータ、１４は上限用コンパレータ、１５は比較電圧
、１６はりアクタンス切換器、１７．１８はアンド回路
、１９はｔＪ？ルス発生回路、２０はアップダウンカウ
ンタ、Ｌ０〜Ｌｎはコイル、Ｃ１〜Ｃｎはパスコン、Ｄ
１〜Ｄｎはダイオードである。 特許出願人 八重洲無線株式会社 第 １ 図 第２図 第 ５ 図 ＶＩ Ｖ２
Claims (1)
- １、 リアクタンスの接続による自走周波数が変化する
電圧制御発振器と、上記電圧制御発振器の出力信号と基
準信号との位相差を検出する位相比較器と、位相比較器
の出力信号を平滑して誤差信号を生成し上記電圧制御発
振器へ出力するローパスフィルタと、を具備したＰＬＬ
回路において、上ｇｂ誤差侶号のレベルがＦＡ足の範囲
外のレベルとなったことを判別する誤差信号レベル範囲
判別手段と、上記誤差信号レベル範囲判別手段の判別に
応じて上記自走周波数を他の自走周波数へ変更すべく上
記リアクタンスを上記電圧制御発振器へ接続する接続手
段と、を具備し、上記電圧制御発振器の出力信号に係わ
る周波数に応じて上記自走周波数を変更するよう＃Ｉ成
したことを特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119672A JPS6012827A (ja) | 1983-07-01 | 1983-07-01 | Ｐｌｌ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119672A JPS6012827A (ja) | 1983-07-01 | 1983-07-01 | Ｐｌｌ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6012827A true JPS6012827A (ja) | 1985-01-23 |
| JPH0318774B2 JPH0318774B2 (ja) | 1991-03-13 |
Family
ID=14767189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58119672A Granted JPS6012827A (ja) | 1983-07-01 | 1983-07-01 | Ｐｌｌ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012827A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183117A (ja) * | 1990-11-19 | 1992-06-30 | Matsushita Electric Ind Co Ltd | クロック再生回路 |
| JPH04117693U (ja) * | 1991-04-04 | 1992-10-21 | 株式会社サンライク | 空気封入体による操り人形 |
| EP1514351A1 (en) * | 2002-06-10 | 2005-03-16 | GCT Semiconductor, Inc. | Lc oscillator with wide tuning range and low phase noise |
| US7902934B2 (en) | 2004-11-09 | 2011-03-08 | Renesas Electronics Corporation | Variable inductor, and oscillator and communication system using the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150956A (en) * | 1975-06-20 | 1976-12-24 | Hitachi Ltd | Phase control oscillator |
| JPS5846729A (ja) * | 1981-09-12 | 1983-03-18 | Japan Radio Co Ltd | 周波数帯自動同調可変周波数発振器 |
-
1983
- 1983-07-01 JP JP58119672A patent/JPS6012827A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150956A (en) * | 1975-06-20 | 1976-12-24 | Hitachi Ltd | Phase control oscillator |
| JPS5846729A (ja) * | 1981-09-12 | 1983-03-18 | Japan Radio Co Ltd | 周波数帯自動同調可変周波数発振器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183117A (ja) * | 1990-11-19 | 1992-06-30 | Matsushita Electric Ind Co Ltd | クロック再生回路 |
| JPH04117693U (ja) * | 1991-04-04 | 1992-10-21 | 株式会社サンライク | 空気封入体による操り人形 |
| EP1514351A1 (en) * | 2002-06-10 | 2005-03-16 | GCT Semiconductor, Inc. | Lc oscillator with wide tuning range and low phase noise |
| EP1514351A4 (en) * | 2002-06-10 | 2005-12-07 | Gct Semiconductor Inc | LC OSCILLATOR WITH LARGE TUNING RANGE AND LOW PHASE NOISE |
| US7902934B2 (en) | 2004-11-09 | 2011-03-08 | Renesas Electronics Corporation | Variable inductor, and oscillator and communication system using the same |
| US8502614B2 (en) | 2004-11-09 | 2013-08-06 | Renesas Electronics Corporation | Variable inductor, and oscillator and communication system using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0318774B2 (ja) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6342818B1 (en) | PLL having switching circuit for maintaining lock during loss of input signal | |
| US4590602A (en) | Wide range clock recovery circuit | |
| US5789947A (en) | Phase comparator | |
| TWI296464B (en) | Phase lock loop and operating method thereof | |
| JPH04507333A (ja) | 位相検波器 | |
| JPS6012827A (ja) | Ｐｌｌ | |
| JP4405711B2 (ja) | 周波数シンセサイザのサイクル・スリップを低減する方法および装置 | |
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| US5272451A (en) | Clock reproducing circuit for eliminating an unnecessary spectrum | |
| JP3096636B2 (ja) | Ｐｌｌ回路 | |
| JP3281820B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| US4513255A (en) | Phase locked crystal oscillator implemented with digital logic elements | |
| CN114726365B (zh) | 一种低噪声锁相环控制电路、装置及方法 | |
| JP2005101956A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3473413B2 (ja) | 位相同期回路 | |
| JPH02113726A (ja) | Ｐｌｌ回路 | |
| JP2001044826A (ja) | 高周波変調式位相同期ループ回路 | |
| JPH0897717A (ja) | 位相同期ループのロック検出回路 | |
| US20050266816A1 (en) | PLL synthesizer | |
| JPH04320137A (ja) | 多値周波数シフトキーイング変調回路 | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| JP2000349627A (ja) | Ｐｌｌ回路 | |
| JPH05110431A (ja) | 高速引き込み周波数シンセサイザ | |
| JPH03185925A (ja) | クロック周波数変換装置 | |
| JP2570748B2 (ja) | 通信装置 |