JPS60126939A - スクランブル回路 - Google Patents
スクランブル回路Info
- Publication number
- JPS60126939A JPS60126939A JP59236610A JP23661084A JPS60126939A JP S60126939 A JPS60126939 A JP S60126939A JP 59236610 A JP59236610 A JP 59236610A JP 23661084 A JP23661084 A JP 23661084A JP S60126939 A JPS60126939 A JP S60126939A
- Authority
- JP
- Japan
- Prior art keywords
- code
- pcm
- codes
- circuit
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はスクランブル回路、すなわち、バイナリ−なデ
ィジタル信号において44071又はHI IIの符号
0が長いビット数にわたって連−するのを阻止する符号
変換回路に係る。
ィジタル信号において44071又はHI IIの符号
0が長いビット数にわたって連−するのを阻止する符号
変換回路に係る。
ディジタル磁気記録装置では、再生時にクロックの抽出
を容易にするため、記録時の符号をランダム化し、rr
Onの符号の長い連続を禁止するいわゆるスクランブ
ル処理が行なわれている。このスクランブル処理は、多
くの場合、送信符号とM系列により発生させたランダム
符号との排他的論理和により実現している。さらに、こ
のような処理において110 ITの符号の連続をより
短がくするために、複数種類のM系列を用意し、スクラ
ンブル処理後のgt O′pの符号の連続が最小となる
ようにブロック毎にM系列を選択する方法が知られてい
る。しかしながら、この方法では、再生時の符号誤り等
により選択の判定が誤まった場合にはブロック全体が符
号誤りとなってしまい、また、装置も複雑になるといっ
た問題を有す局。
を容易にするため、記録時の符号をランダム化し、rr
Onの符号の長い連続を禁止するいわゆるスクランブ
ル処理が行なわれている。このスクランブル処理は、多
くの場合、送信符号とM系列により発生させたランダム
符号との排他的論理和により実現している。さらに、こ
のような処理において110 ITの符号の連続をより
短がくするために、複数種類のM系列を用意し、スクラ
ンブル処理後のgt O′pの符号の連続が最小となる
ようにブロック毎にM系列を選択する方法が知られてい
る。しかしながら、この方法では、再生時の符号誤り等
により選択の判定が誤まった場合にはブロック全体が符
号誤りとなってしまい、また、装置も複雑になるといっ
た問題を有す局。
一方、ディジタル磁気記録においては、再生時の符号誤
りを訂正するために誤り訂正符号が用いられることが多
い。これを利用して、誤り訂正符号が付加された送信符
号に対してスクランブル処理を行ない、スクランブル処
理後のII OItの符号の連続に上限値を設定して、
この設定値を越えるような# OHの符号の連続に対し
ては符号を反転することによりrr Orrの符号の連
続の上限値を規定する方法が知られている。この方法で
は、スクランブル処理の際に反転された符号は、再生時
においては符号誤りとして処理し、誤り訂正符号により
符号誤りの訂正を行なうことにより、符号の反転の影響
を取り除いている。ところで、ディジタル磁気記録では
、符号誤り率を10−’程度に想定し、このような符号
誤りに対して訂正能力をもつ誤り訂正符号が用いられる
ことが多い。したがって、この方法において規定可能な
rr Onの符号の連続の上限は符号の反転により発生
する符号誤りが10−6以下となる。この場合、It
OrHの符号の連続の上限QはQ〉19となり (1/2 ”1〉10−’ )比較的大きな値しか取り
得ないといった問題を有する。
りを訂正するために誤り訂正符号が用いられることが多
い。これを利用して、誤り訂正符号が付加された送信符
号に対してスクランブル処理を行ない、スクランブル処
理後のII OItの符号の連続に上限値を設定して、
この設定値を越えるような# OHの符号の連続に対し
ては符号を反転することによりrr Orrの符号の連
続の上限値を規定する方法が知られている。この方法で
は、スクランブル処理の際に反転された符号は、再生時
においては符号誤りとして処理し、誤り訂正符号により
符号誤りの訂正を行なうことにより、符号の反転の影響
を取り除いている。ところで、ディジタル磁気記録では
、符号誤り率を10−’程度に想定し、このような符号
誤りに対して訂正能力をもつ誤り訂正符号が用いられる
ことが多い。したがって、この方法において規定可能な
rr Onの符号の連続の上限は符号の反転により発生
する符号誤りが10−6以下となる。この場合、It
OrHの符号の連続の上限QはQ〉19となり (1/2 ”1〉10−’ )比較的大きな値しか取り
得ないといった問題を有する。
さて、PCM符号化されたテレビジョン映像信号は、量
子化ビット数がある程度大きくなればPCM符号の最下
位ビットの符号誤りは視覚上はとんど検知されないとい
う特徴を有している。したがって、このようなテレビジ
ョン映像信号の冗長性に着目して、記録時における0″
の符号の連続を禁止するスクランブル処理が可能である
。
子化ビット数がある程度大きくなればPCM符号の最下
位ビットの符号誤りは視覚上はとんど検知されないとい
う特徴を有している。したがって、このようなテレビジ
ョン映像信号の冗長性に着目して、記録時における0″
の符号の連続を禁止するスクランブル処理が可能である
。
本発明の目的は、スクランブル処理された信号における
同一符号の連続の最大数を少なくする手段を提供するこ
とである。
同一符号の連続の最大数を少なくする手段を提供するこ
とである。
本発明は上記目的を達成するため、PCM符号化された
テレビジョン映像信号の冗長性に着目して、同一符号の
連続がある設定値を越える場合には、対応したテレビジ
ョン映像信号のPCMの最下位ビットの符号を反転させ
るようなスクランブル処理を行なうことにより記録時に
おける0′″の符号の連続に上限をもう゛けるようにし
たものである。
テレビジョン映像信号の冗長性に着目して、同一符号の
連続がある設定値を越える場合には、対応したテレビジ
ョン映像信号のPCMの最下位ビットの符号を反転させ
るようなスクランブル処理を行なうことにより記録時に
おける0′″の符号の連続に上限をもう゛けるようにし
たものである。
以下、本発明を実施例によって説明する。第1図は、本
発明によるスクランブル回路の第1の実施例を示し、第
2図は上記回路における各部の符号信号系例を示す。こ
の実施例においては、同一符号としてII OHの符号
を想定し、スクランブル処理後の各PCM符号が全てI
I OHとなる場合にPCM符号の最下位ビットの極性
を反転している。
発明によるスクランブル回路の第1の実施例を示し、第
2図は上記回路における各部の符号信号系例を示す。こ
の実施例においては、同一符号としてII OHの符号
を想定し、スクランブル処理後の各PCM符号が全てI
I OHとなる場合にPCM符号の最下位ビットの極性
を反転している。
PCM符号化されたテレビジョン映像信号aは、排他的
論理和回路2において、ランダム系列発生器1より発生
されるM系列符号すとの排他的論理和が取られる。した
がって、例えば量子化ビット数が8ビツトでPCM符号
化されたテレビジョン映像信号に対して第1図のa、b
、cの各点においてはそれぞれ第2図に示すような符号
系列となる。つぎに、符号系列は遅延回路3において、
PCM量子化ビット数だけの遅延を受ける。例えば、量
子化ビット数が8ビツトで符号化されたテレビジョン映
像信号に対しては8ピツ1〜の遅延回路を用いる。この
出力符号は全零判定回路4により、各PCM符号ごとに
II OITの符号の連続性の判定を行なう。そして、
各PCM符号が量子化ビット数、例えば8ビツトにわた
り全てIt OHの符号の場合のみ、スクランブル処理
されたPCM符号の最下位ビットを反転するに必要な信
号を発生する。排他的論理回路5においては、PCM符
号が全てII 011の符号の場合のみ、最下位ビット
が反転した符号系列が得られる。このようなスクランブ
ル処理で得られる符号系列では、P CM量子化ビット
数をxlとすればII O1jの符号の連続の上限fl
= 2 n −2で与えられる。何故ならば、dで得
られる符号系列において、zl Ol+の符号の連続が
最大となるものは のパターンとなる場合であり、この時の110 Hの符
号の連続が20−2であるためである。例えばIN=8
とすればII O#lの符号の連続は最大でも14とな
り、前述した例が19であるのに苅し短かくなっている
。また、テレビジョン映像信号のPCM符号の最下位ビ
ットが反転される確率は1/2” (スクランブル処理
によりPCM符号はランダム化されると仮定)であり、
数百回に1同径度の反転となり、反転による画質の劣化
は全くない。スクランブル処理された符号系列は符号器
6において、誤り訂正符号あるいは誤り検出符号が付加
された後に記録される。
論理和回路2において、ランダム系列発生器1より発生
されるM系列符号すとの排他的論理和が取られる。した
がって、例えば量子化ビット数が8ビツトでPCM符号
化されたテレビジョン映像信号に対して第1図のa、b
、cの各点においてはそれぞれ第2図に示すような符号
系列となる。つぎに、符号系列は遅延回路3において、
PCM量子化ビット数だけの遅延を受ける。例えば、量
子化ビット数が8ビツトで符号化されたテレビジョン映
像信号に対しては8ピツ1〜の遅延回路を用いる。この
出力符号は全零判定回路4により、各PCM符号ごとに
II OITの符号の連続性の判定を行なう。そして、
各PCM符号が量子化ビット数、例えば8ビツトにわた
り全てIt OHの符号の場合のみ、スクランブル処理
されたPCM符号の最下位ビットを反転するに必要な信
号を発生する。排他的論理回路5においては、PCM符
号が全てII 011の符号の場合のみ、最下位ビット
が反転した符号系列が得られる。このようなスクランブ
ル処理で得られる符号系列では、P CM量子化ビット
数をxlとすればII O1jの符号の連続の上限fl
= 2 n −2で与えられる。何故ならば、dで得
られる符号系列において、zl Ol+の符号の連続が
最大となるものは のパターンとなる場合であり、この時の110 Hの符
号の連続が20−2であるためである。例えばIN=8
とすればII O#lの符号の連続は最大でも14とな
り、前述した例が19であるのに苅し短かくなっている
。また、テレビジョン映像信号のPCM符号の最下位ビ
ットが反転される確率は1/2” (スクランブル処理
によりPCM符号はランダム化されると仮定)であり、
数百回に1同径度の反転となり、反転による画質の劣化
は全くない。スクランブル処理された符号系列は符号器
6において、誤り訂正符号あるいは誤り検出符号が付加
された後に記録される。
第3図は、本発明によるスクランブル回路の第2の実施
例を示す。又、第4図は上記実施例の動作説明のための
各部の符号系列を示す。この例においても同一符号とし
てre Onの符号を想定しスクランブル処理後の符号
系列においてu OP+の符号の連続がある設定値を越
える場合に、PCM符号の最下位ビットに対応したrt
Otzの符号を反転している。PCM符号化されたテ
レビジョン映像信号eは、排他的論理和回路8において
、ランダム系列発生器7より発生されるM系列符号fと
の排他的論理和が取られる。したがって、例えば量子化
ビット数が8ビツトでPCM符号化されたテレビジョン
映像信号eに対して第2図e* P+ gの各点ではそ
れぞれ第4図に示すような符号系列となる。つぎに、(
EX−NOR)回路9,10゜11、フリップフロップ
回路12,13,14゜15.16,17.18からな
る“0″符号反転回路において、N OP+の符号の連
続が上限値Qを越えた場合にはPCM符号の最下位ビッ
トの反転を行なう。なお、EX−NOR回路は排他的論
理和の極性を反転したものを出力とする回路である。
例を示す。又、第4図は上記実施例の動作説明のための
各部の符号系列を示す。この例においても同一符号とし
てre Onの符号を想定しスクランブル処理後の符号
系列においてu OP+の符号の連続がある設定値を越
える場合に、PCM符号の最下位ビットに対応したrt
Otzの符号を反転している。PCM符号化されたテ
レビジョン映像信号eは、排他的論理和回路8において
、ランダム系列発生器7より発生されるM系列符号fと
の排他的論理和が取られる。したがって、例えば量子化
ビット数が8ビツトでPCM符号化されたテレビジョン
映像信号eに対して第2図e* P+ gの各点ではそ
れぞれ第4図に示すような符号系列となる。つぎに、(
EX−NOR)回路9,10゜11、フリップフロップ
回路12,13,14゜15.16,17.18からな
る“0″符号反転回路において、N OP+の符号の連
続が上限値Qを越えた場合にはPCM符号の最下位ビッ
トの反転を行なう。なお、EX−NOR回路は排他的論
理和の極性を反転したものを出力とする回路である。
EX−NOR回路の個数はPCM量子化ビット数に等し
い個数、フリップフロップ回路の個数はIt OHHの
符号の連続の上限Qに対してA+1個あればよい。全零
判定回路19は、連続したfl+1個の符号が全てII
O/lの場合のみ出力として低レベルの信号を発生す
る。また、スイッチ20では全零判定回路の出力がPC
M符号の最下位ビットに該当したEX−NOR回路に接
続される。そして、符号系列りにおいては、at O、
uの符号の連続の上限が規定された符号系列が得られる
。この場合、gt Oe+の符号の連続の上限aは、Q
〉IIであれば自由に設定可能であり、第1の実施例
(12=2n〜2)よりも短かくすることが可能である
。
い個数、フリップフロップ回路の個数はIt OHHの
符号の連続の上限Qに対してA+1個あればよい。全零
判定回路19は、連続したfl+1個の符号が全てII
O/lの場合のみ出力として低レベルの信号を発生す
る。また、スイッチ20では全零判定回路の出力がPC
M符号の最下位ビットに該当したEX−NOR回路に接
続される。そして、符号系列りにおいては、at O、
uの符号の連続の上限が規定された符号系列が得られる
。この場合、gt Oe+の符号の連続の上限aは、Q
〉IIであれば自由に設定可能であり、第1の実施例
(12=2n〜2)よりも短かくすることが可能である
。
なお、上記実施例においては、同一符号とじて0′″の
符号を想定した場合について説明したが、同一符号とし
て′1″の符号でもよい。
符号を想定した場合について説明したが、同一符号とし
て′1″の符号でもよい。
以上、述べたように、本発明のスクランブル回路によれ
ば簡単な回路構成で記録時における′0″の符号の連続
を制限するスクランブル処理が可能となり得られる効果
はきわめて大きい。
ば簡単な回路構成で記録時における′0″の符号の連続
を制限するスクランブル処理が可能となり得られる効果
はきわめて大きい。
第1図及び第3図はいずれも本発明によるスクランブル
回路の実施例を示す図、第2図および第4図はそれぞれ
、第1図および第3図の回路動作説明のための符号系列
を示す図である。 1.7・・・ランダム系列発生器、2’、5.8・・・
排他的論理和回路、3・・・遅延回路、4,19・・全
零判定回路、6・・・符号器、9,10.11・・・E
X−NOR回路、12〜18・・・フリップフロップ回
路。 20・・・スイッチ回路。 】。 第 1 図 第 Z 図 b atθ0ρlθρo tt o ttθθθ/11
10//l l/ρ/llρρlC〃θl01111I
θσ〃ρθlρρpH1l117 ρρ/lOρρl全
で7″n社弓 d ρρ/ρ//// 0IIIρppρ/ 1111
1////θρρlρρρρl( 8% (4T4tと゛vL2
回路の実施例を示す図、第2図および第4図はそれぞれ
、第1図および第3図の回路動作説明のための符号系列
を示す図である。 1.7・・・ランダム系列発生器、2’、5.8・・・
排他的論理和回路、3・・・遅延回路、4,19・・全
零判定回路、6・・・符号器、9,10.11・・・E
X−NOR回路、12〜18・・・フリップフロップ回
路。 20・・・スイッチ回路。 】。 第 1 図 第 Z 図 b atθ0ρlθρo tt o ttθθθ/11
10//l l/ρ/llρρlC〃θl01111I
θσ〃ρθlρρpH1l117 ρρ/lOρρl全
で7″n社弓 d ρρ/ρ//// 0IIIρppρ/ 1111
1////θρρlρρρρl( 8% (4T4tと゛vL2
Claims (1)
- PCM符号系列信号源と、ランダム符号系列を発生する
手段と、上記信号源の符号系列と上記ランダム符号系列
との排他的論理和をとる手段と、上記排他的論理和で得
られる符号系列が同一符号の連続する期間が一定値を越
える場合には上記一定値を越える同一符号の連続の中の
PCM符号の下位ビットの符号の極性を反転させる手段
を具備し、記録時の符号系列において0″′の符号の連
続の上限を規定する5とを特徴とするスクランブル回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59236610A JPS60126939A (ja) | 1984-11-12 | 1984-11-12 | スクランブル回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59236610A JPS60126939A (ja) | 1984-11-12 | 1984-11-12 | スクランブル回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60126939A true JPS60126939A (ja) | 1985-07-06 |
Family
ID=17003189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59236610A Pending JPS60126939A (ja) | 1984-11-12 | 1984-11-12 | スクランブル回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60126939A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0294841A (ja) * | 1988-09-30 | 1990-04-05 | Nec Corp | スクランブル化符号のデータ伝送方式 |
JPH02171052A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | スクランブル化符号のデータ伝送方式 |
-
1984
- 1984-11-12 JP JP59236610A patent/JPS60126939A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0294841A (ja) * | 1988-09-30 | 1990-04-05 | Nec Corp | スクランブル化符号のデータ伝送方式 |
JPH02171052A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | スクランブル化符号のデータ伝送方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4216460A (en) | Transmission and/or recording of digital signals | |
US4499454A (en) | Method and apparatus for encoding a digital signal with a low DC component | |
JPH0519332B2 (ja) | ||
JPS62250748A (ja) | 符号変換装置 | |
JPS6026330B2 (ja) | パルス符号並直列変換信号の変換装置 | |
JPS60140981A (ja) | 符号語システムのデジタル符号語を復号する方法および装置 | |
JPS583350A (ja) | 2進デ−タのコ−ド化方法 | |
JPS60140982A (ja) | デジタル符号語を検出する方法および装置 | |
JP3482212B2 (ja) | (n−1)−ビット情報ワードをn−ビットチャネルワードに符号化する符号化装置および方法並びにチャネルワードを情報ワードに復号化する復号化装置および方法 | |
US5739783A (en) | Data recording apparatus | |
JP4489973B2 (ja) | 変換がパリティ反転であるようなnビット・ソースワードから対応するmビット・チャネルワードへのエンコーディング及びその逆を行うデコーディング | |
JPS60126939A (ja) | スクランブル回路 | |
JPH0664862B2 (ja) | デイジタル画像記録再生装置 | |
MXPA01013103A (es) | Aparato para codificacion/decodificacion de una fuente de palabras de bit-n a un canal correspondiente de bit-m de palabras y viceversa. | |
JP3269035B2 (ja) | 復号装置 | |
KR920001999B1 (ko) | 부호화장치와 그것을 사용한 자기기록시스템 | |
JPH0846526A (ja) | ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法 | |
JPS5912646A (ja) | 誤り訂正復号器 | |
KR0155752B1 (ko) | 디지탈신호 기록 및 재생장치 | |
JP2606194B2 (ja) | デジタル信号の伝送装置 | |
JP2712502B2 (ja) | 伝送路符号化/復号化方式 | |
KR950003662B1 (ko) | 에러 정정 시스템 | |
JP2731189B2 (ja) | 符号化・復号化装置 | |
JPH02119434A (ja) | 符合化回路及び復合化回路 | |
JPS60152155A (ja) | 符号化方式 |