JPS5912646A - 誤り訂正復号器 - Google Patents
誤り訂正復号器Info
- Publication number
- JPS5912646A JPS5912646A JP12094782A JP12094782A JPS5912646A JP S5912646 A JPS5912646 A JP S5912646A JP 12094782 A JP12094782 A JP 12094782A JP 12094782 A JP12094782 A JP 12094782A JP S5912646 A JPS5912646 A JP S5912646A
- Authority
- JP
- Japan
- Prior art keywords
- output
- soft decision
- circuit
- digital code
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は誤り訂正復号器、特に受信信号に対して多値の
ソフト・デシジョンを行なうことで訂正能力を向上させ
る誤り訂正復号器に関する。
ソフト・デシジョンを行なうことで訂正能力を向上させ
る誤り訂正復号器に関する。
従来、このような誤り訂正復号器のソフト・デシジョン
回路の出力には送信信号点の中央値を表現するような値
が存在せずどちらの信号点が送られたかが全くわからな
いような場合にもどちらかに近い値を出力するために誤
り率が増大するという欠点があった。
回路の出力には送信信号点の中央値を表現するような値
が存在せずどちらの信号点が送られたかが全くわからな
いような場合にもどちらかに近い値を出力するために誤
り率が増大するという欠点があった。
本発明の目的は上述の従来の誤り訂正復号器の欠点を取
り除微、より柔軟性のある誤り訂正復号器を提供するこ
とにある。
り除微、より柔軟性のある誤り訂正復号器を提供するこ
とにある。
本発明によれば受信信号を入力し多値のソフト・デシジ
ョンを行い、該ソフト・デシジョンに基いて復号を実現
することで復号後の誤り率を減少させる誤り訂正復号器
において、受信信号を入力しデジタル・コードを出力し
、そのさい送信信号点の中央の値を表現するゼロ・デジ
タル・コードを出力コードのうちに有するソフト・デシ
ジョン回路と、該ソフト・デシジョン回路の出力を入力
し、１ｉｉｌ記ゼロ・デジタル・コードが入力されたと
きけ前記送信信号点のうちどちらの点が送られたかに関
する情報は存在しないものとして復号する復号回路とか
ら構成される誤り訂正復号器および受信信号を入力し多
値のソフト・デシジョンを行い、該ソフト・デシジョン
に基いて復号を実現することで復号後の誤ジ率を減少さ
せる誤り訂正復号器において、受信信号を入力しデジタ
ル・コードを出力するソフトデシジョン回路と、制御端
子からの４６号に基いて前記ソフト・デシジョン回路の
出力を送信信号点の中央の値を表現するゼロ・デジタル
コードに変換する変換（ロ）路と、該変長回路の出力を
入力し前記ゼロ・デジタルコードが入力されたときは前
記送信信号点のうちどちらの点が送られたかに関するｔ
＃報は存在しないものとして復号する復号回路とから構
成される誤り訂正復号器を提供することができる。
ョンを行い、該ソフト・デシジョンに基いて復号を実現
することで復号後の誤り率を減少させる誤り訂正復号器
において、受信信号を入力しデジタル・コードを出力し
、そのさい送信信号点の中央の値を表現するゼロ・デジ
タル・コードを出力コードのうちに有するソフト・デシ
ジョン回路と、該ソフト・デシジョン回路の出力を入力
し、１ｉｉｌ記ゼロ・デジタル・コードが入力されたと
きけ前記送信信号点のうちどちらの点が送られたかに関
する情報は存在しないものとして復号する復号回路とか
ら構成される誤り訂正復号器および受信信号を入力し多
値のソフト・デシジョンを行い、該ソフト・デシジョン
に基いて復号を実現することで復号後の誤ジ率を減少さ
せる誤り訂正復号器において、受信信号を入力しデジタ
ル・コードを出力するソフトデシジョン回路と、制御端
子からの４６号に基いて前記ソフト・デシジョン回路の
出力を送信信号点の中央の値を表現するゼロ・デジタル
コードに変換する変換（ロ）路と、該変長回路の出力を
入力し前記ゼロ・デジタルコードが入力されたときは前
記送信信号点のうちどちらの点が送られたかに関するｔ
＃報は存在しないものとして復号する復号回路とから構
成される誤り訂正復号器を提供することができる。
次に図面を参照して本発明について詳細に説明する。
第１図は従来の誤り訂正復号器の一実施例を示すブロッ
ク図である。第１図の例は符号化率１／２の畳み込み符
号に対するソフト・デシジョンを用いたビタビ復号器で
ある。符号化率１／２の畳み込み符号の符号器は１ビツ
トの情報に対して２ビツトを出力する。これらの値はそ
れぞれ±１の２値に変換されて送信され、伝送路を通過
して雑音が加わって受信される。
ク図である。第１図の例は符号化率１／２の畳み込み符
号に対するソフト・デシジョンを用いたビタビ復号器で
ある。符号化率１／２の畳み込み符号の符号器は１ビツ
トの情報に対して２ビツトを出力する。これらの値はそ
れぞれ±１の２値に変換されて送信され、伝送路を通過
して雑音が加わって受信される。
入力端子１００，１０１ではそれぞれ±１の値に雑音が
加わったアナログ値が入力はれる。これらのアナログ値
ハ翳）変換器１０．１１でデジタルコードに変換される
。杓）変換器１０．１１の入力と出力の関係は例えば第
２図（１）、 （２１にあるようなものである。第２図
においてろ変換器は３ビ・ソトの通常２進符号を出力す
るものとし、出力を１０進数で表現している。ビタビ復
号器ではこの受信信号と送イサパタンとの相関を計算し
ビタビ・アルゴリズムにより復号している。送信パタン
は（１゜１）、（１，−１）、（−１，１）、（−１，
−１）の４通りなのでそれぞれのノ＜タンとの相関を計
算すれば良い。受信信号と＄ １ ／／との相関は気質
換器出力そのままで、′−１“との相関は％変換器出力
をビ・ント毎に反転して得られる。
加わったアナログ値が入力はれる。これらのアナログ値
ハ翳）変換器１０．１１でデジタルコードに変換される
。杓）変換器１０．１１の入力と出力の関係は例えば第
２図（１）、 （２１にあるようなものである。第２図
においてろ変換器は３ビ・ソトの通常２進符号を出力す
るものとし、出力を１０進数で表現している。ビタビ復
号器ではこの受信信号と送イサパタンとの相関を計算し
ビタビ・アルゴリズムにより復号している。送信パタン
は（１゜１）、（１，−１）、（−１，１）、（−１，
−１）の４通りなのでそれぞれのノ＜タンとの相関を計
算すれば良い。受信信号と＄ １ ／／との相関は気質
換器出力そのままで、′−１“との相関は％変換器出力
をビ・ント毎に反転して得られる。
従って、反転回路２０，２］、２２．２３により′−１
“との相関を求め杓〕変換器１０．１１の出力とそれぞ
れ加算器３０，３１，３２．３３で加算することで（１
，ＩＬ （１，−１）、（−１、１）、 （−１，
−１）の４通９のノくタンとの相関を求めることが出来
る。加算器３０は（１゜１）との相関、加算器３１は（
１，−１）との相関、加算器３２は（−１，１）との相
関、加算器３３は（−１，−１）との相関を求めている
。第１図において結線上の斜線は複数の結線が並列に存
在していることを意味し、反転回路２０，２１゜２２．
２３Ｈそれぞれビット毎の反転を行なうことを意味して
いる。
“との相関を求め杓〕変換器１０．１１の出力とそれぞ
れ加算器３０，３１，３２．３３で加算することで（１
，ＩＬ （１，−１）、（−１、１）、 （−１，
−１）の４通９のノくタンとの相関を求めることが出来
る。加算器３０は（１゜１）との相関、加算器３１は（
１，−１）との相関、加算器３２は（−１，１）との相
関、加算器３３は（−１，−１）との相関を求めている
。第１図において結線上の斜線は複数の結線が並列に存
在していることを意味し、反転回路２０，２１゜２２．
２３Ｈそれぞれビット毎の反転を行なうことを意味して
いる。
加算回路３０．３１，３２．３３の出力はＯから１４１
での値のうちいずれかをとることになる。
での値のうちいずれかをとることになる。
通常、正の値と負の値との相関値は負になるのであるが
、ビタビ復号器においては相対的にどちらが相関が大き
いかという情報に基いて復号を行っているため、通常の
相関と大小関係が変わらなければ相関の絶対値は問題に
はならない。従って第２図（１）の例のようにへｔ変換
器出力をあえて負の値をとらず正の値のみで表現した。
、ビタビ復号器においては相対的にどちらが相関が大き
いかという情報に基いて復号を行っているため、通常の
相関と大小関係が変わらなければ相関の絶対値は問題に
はならない。従って第２図（１）の例のようにへｔ変換
器出力をあえて負の値をとらず正の値のみで表現した。
加算器３０，３１，３２，３３で得られた４通りの相関
値はビタビ・アルゴリズムを実行するプロセ・νす４０
へ入力されビタビ復号されて端子１０２から出方される
。
値はビタビ・アルゴリズムを実行するプロセ・νす４０
へ入力されビタビ復号されて端子１０２から出方される
。
第３図は本発明の一実施例を示すブロック図である。第
３図の実施例も第１図と同じく符号率↓の畳み込み符号
に対するビタビ・アルゴリズムを用いた復号器である。
３図の実施例も第１図と同じく符号率↓の畳み込み符号
に対するビタビ・アルゴリズムを用いた復号器である。
入力端子１００’、１０１’がら入力された受信信号は
比較器５１，５２，５３゜５４、’５５，５６，５７．
５８で予め設定されているしきい値と比較される。比較
器５１．５５のしきい値はそれぞれ第２図（２）のａに
、比較器５２゜５６０しきい値はそれぞれ第２図（２）
のｂに、比較器５３．５７のしきい値はそれぞれ第２図
（２）のＣに、比較器５４．５８のしきい値はそれぞれ
第２図（２）のｄＫ設定きねている。比較器５］、５２
゜５３．５４の出力は１１−ド・オンリ・メモ１バＩＩ
Ｍ）１（０Ｍ６１のアドレスとして用いられ、また比較
器５５．５６，５７．５８の出力はｋＬＯＭ６２のアド
レスとして用いられる。
比較器５１，５２，５３゜５４、’５５，５６，５７．
５８で予め設定されているしきい値と比較される。比較
器５１．５５のしきい値はそれぞれ第２図（２）のａに
、比較器５２゜５６０しきい値はそれぞれ第２図（２）
のｂに、比較器５３．５７のしきい値はそれぞれ第２図
（２）のＣに、比較器５４．５８のしきい値はそれぞれ
第２図（２）のｄＫ設定きねている。比較器５］、５２
゜５３．５４の出力は１１−ド・オンリ・メモ１バＩＩ
Ｍ）１（０Ｍ６１のアドレスとして用いられ、また比較
器５５．５６，５７．５８の出力はｋＬＯＭ６２のアド
レスとして用いられる。
ＲＯＭ６１．６２の出力は第２図（２）の出力欄に示す
ようなデジタル・コードである。本発明の場合にはセロ
・デジタル・コードを出力に含むようにするために２の
補数を用いる。第２図（２）にはこのデジタル・コード
を１０進数で表現しｒＬＡる。受信信号がしきい値すと
Ｃの間の値をとったときＲＯＭ６１．６２の出方はゼロ
・ディジタルコ・−ドである１０”になる。
ようなデジタル・コードである。本発明の場合にはセロ
・デジタル・コードを出力に含むようにするために２の
補数を用いる。第２図（２）にはこのデジタル・コード
を１０進数で表現しｒＬＡる。受信信号がしきい値すと
Ｃの間の値をとったときＲＯＭ６１．６２の出方はゼロ
・ディジタルコ・−ドである１０”になる。
この比較器５１． ５２． ５３． ５４． ５５，５
６５７．５８とＲＯＭ６１．６２は合せてソフト・デシ
ジョン回路６０を構成している。
６５７．５８とＲＯＭ６１．６２は合せてソフト・デシ
ジョン回路６０を構成している。
ソフト・デシジョン回路６ｏの出方は第１図の実施例と
同様に加算器３０’でバタン（１，１）との相関が、ま
た加算器３１′でバタン（１，−ｉ）との相関が、また
加算器３２′でバタン（−１，１）との相関が、また加
算器３３′でバタン（−１，−１）との相関が計算され
る。′−１“との相関は反転回路２０’、 ２１’、
２２’、 ２３’でソフト・デシジョン（ロ）路の出力
を反転して得られる。但しこの場合の反転回路はビット
毎の反転ではなくソフト・デシジョ／回路６０．６１の
出力の正負を反転させる回路になっている。例えばソフ
ト・デシジョン回路の出力が２の補数で表現されている
場合にはビット毎の反転を行って′１“を加えるように
する。
同様に加算器３０’でバタン（１，１）との相関が、ま
た加算器３１′でバタン（１，−ｉ）との相関が、また
加算器３２′でバタン（−１，１）との相関が、また加
算器３３′でバタン（−１，−１）との相関が計算され
る。′−１“との相関は反転回路２０’、 ２１’、
２２’、 ２３’でソフト・デシジョン（ロ）路の出力
を反転して得られる。但しこの場合の反転回路はビット
毎の反転ではなくソフト・デシジョ／回路６０．６１の
出力の正負を反転させる回路になっている。例えばソフ
ト・デシジョン回路の出力が２の補数で表現されている
場合にはビット毎の反転を行って′１“を加えるように
する。
加算器３０’、 ３１’、 ３２’、 ３３’の出力は
プロセッサ４（）′へ入力きれビタビ・アルゴリズムに
基いて端子１０２′力）ら判定出力が得られる。反転回
路２０′。
プロセッサ４（）′へ入力きれビタビ・アルゴリズムに
基いて端子１０２′力）ら判定出力が得られる。反転回
路２０′。
２１′、２２′、２３′および加算器３０’、 ３１’
、 ３２’ 。
、 ３２’ 。
３３′ハプロセツサ４０′と合せて復号回路７０を構成
している。このような本発明の誤り訂正後号器は通常の
復号を行う場合には従来の誤り訂正復号器と大差ない訂
正能力になるが、パンクチャド符号と呼ばれる送信ビッ
トを一部間引いて送る方法や、インパルス性の雑音が存
在するような伝送路を通ってきたイａ号の復号に際して
は従来の方式よりも大きな訂正能力を得ることができる
。
している。このような本発明の誤り訂正後号器は通常の
復号を行う場合には従来の誤り訂正復号器と大差ない訂
正能力になるが、パンクチャド符号と呼ばれる送信ビッ
トを一部間引いて送る方法や、インパルス性の雑音が存
在するような伝送路を通ってきたイａ号の復号に際して
は従来の方式よりも大きな訂正能力を得ることができる
。
第４図はパンクチャド符号の符号器と復号器の構成を示
すブロック図である。符号化率１／２の畳み込み符号器
２１０の出力は間引き回路で間引かれて送信される。闇
引き回路２２０では畳み込み符号器２１０の出力をバッ
ファに蓄えて予め定められた消去マツプに基いて間引い
て送信する。
すブロック図である。符号化率１／２の畳み込み符号器
２１０の出力は間引き回路で間引かれて送信される。闇
引き回路２２０では畳み込み符号器２１０の出力をバッ
ファに蓄えて予め定められた消去マツプに基いて間引い
て送信する。
例えば消去マツプが（１，１，１，Ｏ）の場合２クロッ
ク分の畳み込み符号器の出力４ビツトをバッファに蓄え
最初から３ビツトのみを送信する。
ク分の畳み込み符号器の出力４ビツトをバッファに蓄え
最初から３ビツトのみを送信する。
こうすることによって符号化率が１／２から偽に上る。
送信きれた信号には伝送路で雑音が加えられて受信され
る。受信側では挿入回路２３０において３シンボル受信
されるごとに実際は送信されなかったダミー・データを
加えて復号器２４０へ人力する。このときに４シンボル
目は実際には送信されなかったシンボルであるがあたか
も送信されたかのようにして復号を行なう。そのさい４
シンボル目は＋１と−１の中央の値とみなして復号する
のが好ましい。ところが第２図（１）に示すようなしき
い値を有する従来のソフト・デシジョン回路ではいわゆ
るゼロ・ディジタル・コードを出力として持たないため
入力がゼロに近い値、すなわち３又は４を出力すること
になる。これｒま＋１もしくは−１のどちらかに近い値
となっているため、復号によって誤９を生ずる可能性が
強い。
る。受信側では挿入回路２３０において３シンボル受信
されるごとに実際は送信されなかったダミー・データを
加えて復号器２４０へ人力する。このときに４シンボル
目は実際には送信されなかったシンボルであるがあたか
も送信されたかのようにして復号を行なう。そのさい４
シンボル目は＋１と−１の中央の値とみなして復号する
のが好ましい。ところが第２図（１）に示すようなしき
い値を有する従来のソフト・デシジョン回路ではいわゆ
るゼロ・ディジタル・コードを出力として持たないため
入力がゼロに近い値、すなわち３又は４を出力すること
になる。これｒま＋１もしくは−１のどちらかに近い値
となっているため、復号によって誤９を生ずる可能性が
強い。
これに対して本発明の復号器では１判定出力の１０“
がいわゆるゼロ・ディジタル・コードになっているので
実際には送信されなかったシンホ゛ルにはこのセロ・デ
ィジタル・コードを割当てれば良い。
がいわゆるゼロ・ディジタル・コードになっているので
実際には送信されなかったシンホ゛ルにはこのセロ・デ
ィジタル・コードを割当てれば良い。
第５図にパンクチャド符号に対して本発明の誤り訂正復
号器を応用した場合のブロック図である。
号器を応用した場合のブロック図である。
入力端子３００，３０１から受信されたアナログ信号が
入力される。また入力端子３０２．３０３からは消去マ
ツプ情報が入力をれる。この消去マ・ノブ情報が’ ０
″のシンボルに対してはスイッチ３１０゜３１１ を
アース側に接続し零ポルトを入力信号としてカロえる。
入力される。また入力端子３０２．３０３からは消去マ
ツプ情報が入力をれる。この消去マ・ノブ情報が’ ０
″のシンボルに対してはスイッチ３１０゜３１１ を
アース側に接続し零ポルトを入力信号としてカロえる。
このようにすると誤り訂正復号器：３２０では実際には
送１ｇされなかった信号に対してセロ・ディジタル・コ
ードを側渦てることになり＃９の少い復号を実現するこ
とができる。ＦＭ変調のＪ司波数ディスクリミネータに
よる検波のように・インパルス性の雑音の現われる伝送
路でにそのインパルス性雑音が出現したか、しないかと
いう情報を端子３０２，３０３から入力しインノくルス
性雑音があるときは零ボルトを誤り訂正復号器に入力す
ることでインノくルス性雑音の影響を軽減することかで
きる。
送１ｇされなかった信号に対してセロ・ディジタル・コ
ードを側渦てることになり＃９の少い復号を実現するこ
とができる。ＦＭ変調のＪ司波数ディスクリミネータに
よる検波のように・インパルス性の雑音の現われる伝送
路でにそのインパルス性雑音が出現したか、しないかと
いう情報を端子３０２，３０３から入力しインノくルス
性雑音があるときは零ボルトを誤り訂正復号器に入力す
ることでインノくルス性雑音の影響を軽減することかで
きる。
第６図に本発明の他の一実施例を示すブロック図である
。第６図において入力端子１ （１０″、 １ ｆ）］
”からはアナログ信号が入力σれる。アナログ信号はソ
フト・デシジョン回路６（ビでソフト・デシジョンσれ
る。ソフト・デシジョン回路６０′は第：３図の実施例
のソフト・デソジョン回’Ｉ（＋ ６０ ト回−の構成
になっている。贅だ端子１１０，１１１からは制御信号
が入力される。このｌｌｉ制御１．−１号はｍ５図の例
における端子３０２ 、 ３０３がら入力をれるイバ号
と同じものである。変換回路９０でし、ｔそれぞｉＬ端
子１１０，１１１からの制御信号とソフト・デシジョン
回路６０′からの入力１ｏＯ″、１０１″のソフト・デ
シジョン結果とのアンドをピッｈ １ｒｉにアンド・ゲ
ート９１．９２で計算し−ＣＩ／−１ろ。
。第６図において入力端子１ （１０″、 １ ｆ）］
”からはアナログ信号が入力σれる。アナログ信号はソ
フト・デシジョン回路６（ビでソフト・デシジョンσれ
る。ソフト・デシジョン回路６０′は第：３図の実施例
のソフト・デソジョン回’Ｉ（＋ ６０ ト回−の構成
になっている。贅だ端子１１０，１１１からは制御信号
が入力される。このｌｌｉ制御１．−１号はｍ５図の例
における端子３０２ 、 ３０３がら入力をれるイバ号
と同じものである。変換回路９０でし、ｔそれぞｉＬ端
子１１０，１１１からの制御信号とソフト・デシジョン
回路６０′からの入力１ｏＯ″、１０１″のソフト・デ
シジョン結果とのアンドをピッｈ １ｒｉにアンド・ゲ
ート９１．９２で計算し−ＣＩ／−１ろ。
こうすることにより制御４．５吟が％ （１／／のど％
＋−，１全てのビットが１０“のコード、すなわち−
１！口・ディジタル・コードが出カシれ、制御信号が′
１″のときけソフト・デシジョン結果がその′！、ま復
号回路７０′へ送出される。復号回路７０’も第３図の
実施例の復号回路７０と同一の構成である。復号結果は
出力端子１０２″から出力される。第６図の後号器Ｃよ
第５図の復号器と＋ｇＪじ働きを持つが、］・−］トウ
ニーの実現性からいえば第６図の万が一般には容易であ
る。
＋−，１全てのビットが１０“のコード、すなわち−
１！口・ディジタル・コードが出カシれ、制御信号が′
１″のときけソフト・デシジョン結果がその′！、ま復
号回路７０′へ送出される。復号回路７０’も第３図の
実施例の復号回路７０と同一の構成である。復号結果は
出力端子１０２″から出力される。第６図の後号器Ｃよ
第５図の復号器と＋ｇＪじ働きを持つが、］・−］トウ
ニーの実現性からいえば第６図の万が一般には容易であ
る。
従って第６図の実施例でパンクチャド符号や、ＦＭ糸の
インパルス性雑音あるいはフェーディングに強力復号を
実現することができる。なお、第６図の実施例１°はソ
フト・デシジョン回路６０′の出力に既にセロ・ディジ
タル・コードを有するようにしであるが、第６図のよう
な構成をとる場合にｔま変換回路９０の出力でセロ・デ
ィジタル・コードが存在すれば良く、従来のソフト・デ
シジョン回路をそのま１用いることも可能である。
インパルス性雑音あるいはフェーディングに強力復号を
実現することができる。なお、第６図の実施例１°はソ
フト・デシジョン回路６０′の出力に既にセロ・ディジ
タル・コードを有するようにしであるが、第６図のよう
な構成をとる場合にｔま変換回路９０の出力でセロ・デ
ィジタル・コードが存在すれば良く、従来のソフト・デ
シジョン回路をそのま１用いることも可能である。
以上記したように本づヒ明によれは、受伯婆れたシンボ
ルが全く信頼でへないような場合に、その影響を軽減す
ることの可能な誤り訂正復号器を提供することができる
。
ルが全く信頼でへないような場合に、その影響を軽減す
ることの可能な誤り訂正復号器を提供することができる
。
第１図は従来のビタビ復号器−１＋すを示すブロック図
、第２図ｔまソフト・デシジョン−」路の入出力関係を
説明する図、第３図は本発明の一１μ施例を示すブロッ
ク図で参照数字６０はソフト・デシジョン回路を、参照
数字７０復号回路を刀く丁。第４図にパンクチャド符号
の送受信ブロック図、第５Ｖは本発明の誤り訂正復号器
をパー７クチヤド符吋に応用する場合の一例を示すブロ
ック図、第６１ン１は本発明の他の一実施例を示すブロ
ック図である。 図において、参照数字６０′ホノフト・デシジョン回路
、参照数字９０は変換回路、存照数７７（）′第 １
図 −Ｉ Ｏ＋Ｉ ギ ２ 図 早 ３ 図 埠 ４ 目
、第２図ｔまソフト・デシジョン−」路の入出力関係を
説明する図、第３図は本発明の一１μ施例を示すブロッ
ク図で参照数字６０はソフト・デシジョン回路を、参照
数字７０復号回路を刀く丁。第４図にパンクチャド符号
の送受信ブロック図、第５Ｖは本発明の誤り訂正復号器
をパー７クチヤド符吋に応用する場合の一例を示すブロ
ック図、第６１ン１は本発明の他の一実施例を示すブロ
ック図である。 図において、参照数字６０′ホノフト・デシジョン回路
、参照数字９０は変換回路、存照数７７（）′第 １
図 −Ｉ Ｏ＋Ｉ ギ ２ 図 早 ３ 図 埠 ４ 目
Claims (1)
- 【特許請求の範囲】 ■、受信信号を入力し多値のソフト・デシジョンを行い
、該ソフト・デシジョンに基いて復号を実現することで
復号後の誤り率を減少させる誤り訂正復号器において、
受信信号を入力し送信信号点の中央の値を表現するゼロ
・デジタル・コードを出力コードのうちに有してデジタ
ル・コードを出力するソフト・デシシコン回路と、該ソ
フト・デシジョン回路の出力を入力し、前記ゼロ・デジ
タル・コードが入力されたときに前記送信信号点のうち
どちらの点が送られたかに関する情報に存在しないもの
として復号する復号回路とから構成されることを特徴と
する誤り訂正復号器。 ２、受信信号を入力し多値のソフト・デシジョンを行Ｉ
Ａ１該ソフト・デシジョンに基いて復号を実現すること
で復号後の誤り率を減少させる誤り訂正復号器において
、受信信号を入力しデジタル・コードを出力するソフト
デシジョン回路ト、制御端子からの信号に基いて前記ソ
フト・デシジョン回路の出力を送信信号点の中央の値を
表現するセロ・デジタルコードに変換する変換回路と、
該変換回路の出力を入力し前記ゼロ・デジタルコードが
入力されたときｔま前記送信信号点のうちどちらの点が
送られたかに関−４−る情報は存在しないものとして復
号する復号回路とから構成はれることを特徴とする誤り
訂正復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12094782A JPS5912646A (ja) | 1982-07-12 | 1982-07-12 | 誤り訂正復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12094782A JPS5912646A (ja) | 1982-07-12 | 1982-07-12 | 誤り訂正復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912646A true JPS5912646A (ja) | 1984-01-23 |
| JPH0131730B2 JPH0131730B2 (ja) | 1989-06-27 |
Family
ID=14798904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12094782A Granted JPS5912646A (ja) | 1982-07-12 | 1982-07-12 | 誤り訂正復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912646A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5134635A (en) * | 1990-07-30 | 1992-07-28 | Motorola, Inc. | Convolutional decoder using soft-decision decoding with channel state information |
| WO2002091656A1 (fr) * | 2001-04-25 | 2002-11-14 | Mitsubishi Denki Kabushiki Kaisha | Procede de decodage de donnees |
| JP2009200927A (ja) * | 2008-02-22 | 2009-09-03 | Mitsubishi Electric Corp | 誤り訂正復号装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04141165A (ja) * | 1990-10-01 | 1992-05-14 | Shota Muto | 介護機 |
-
1982
- 1982-07-12 JP JP12094782A patent/JPS5912646A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5134635A (en) * | 1990-07-30 | 1992-07-28 | Motorola, Inc. | Convolutional decoder using soft-decision decoding with channel state information |
| WO2002091656A1 (fr) * | 2001-04-25 | 2002-11-14 | Mitsubishi Denki Kabushiki Kaisha | Procede de decodage de donnees |
| JP2009200927A (ja) * | 2008-02-22 | 2009-09-03 | Mitsubishi Electric Corp | 誤り訂正復号装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0131730B2 (ja) | 1989-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU731218B2 (en) | Error correction decoder for vocoding system | |
| JPH028503B2 (ja) | ||
| JP2000515341A (ja) | 不均一エラー保護を有する通信信号の検出方法および手段 | |
| JPH05335972A (ja) | ビタビ復号器 | |
| JPH0783348B2 (ja) | デジタル信号の復号装置 | |
| JPH0370420B2 (ja) | ||
| JPS583350A (ja) | ２進デ−タのコ−ド化方法 | |
| JPS5912646A (ja) | 誤り訂正復号器 | |
| US6625225B1 (en) | Trellis decoder and associated method | |
| JP3269035B2 (ja) | 復号装置 | |
| JPH03154521A (ja) | 軟判定復号情報出力機能付ビタビ復号器 | |
| US5544177A (en) | Viterbi decoding method and viterbi decoding apparatus | |
| JP2000078223A (ja) | トレリスデコーダ | |
| JP3987153B2 (ja) | マンハッタンあるいはハミングメトリックスキームに基づくビタビデコーダのための信号のデコード | |
| JP3658395B2 (ja) | 信号復調装置及び方法 | |
| JPH1022839A (ja) | 軟判定誤り訂正復号方法 | |
| JPS63122323A (ja) | ヴイタビ復号装置 | |
| JP3998637B2 (ja) | 雑音排除情報伝送方法 | |
| JP3256006B2 (ja) | 誤り訂正符復号化方式および誤り訂正符復号化装置 | |
| JP3345698B2 (ja) | 誤り訂正復号化回路 | |
| JP4319317B2 (ja) | 復号器 | |
| JPH0613915A (ja) | 誤り検出方法 | |
| WO2001065700A1 (en) | Decoder | |
| JP2584079B2 (ja) | 多数決論理符号復号装置 | |
| JPH07264080A (ja) | ビタビ復号装置 |