JPH0846526A - ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法 - Google Patents
ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法Info
- Publication number
- JPH0846526A JPH0846526A JP10362695A JP10362695A JPH0846526A JP H0846526 A JPH0846526 A JP H0846526A JP 10362695 A JP10362695 A JP 10362695A JP 10362695 A JP10362695 A JP 10362695A JP H0846526 A JPH0846526 A JP H0846526A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital signal
- bit
- conversion
- alternately
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【目的】 パーシャルレスポンスのクラス４の検出回路
で検出可能なＤＣフリーの符号化信号を得る。 【構成】 入力端子１からのディジタル信号がスイッチ
２に供給されて１ビット毎に２組に分離され、分離され
たディジタル信号がそれぞれ８−９変換回路３ａ、３ｂ
に供給されて、ＮＲＺＩ変換後にＤＣフリーとなる変換
が行われる。この８−９変換回路３ａ、３ｂで変換され
たディジタル信号がそれぞれ加算器（エクスクルーシブ
オア回路）４ａ、４ｂに供給され、加算器４ａ、４ｂか
らのディジタル信号がそれぞれ１ビット分の遅延器５
ａ、５ｂを通じて加算器４ａ、４ｂに供給される。これ
によって加算器４ａ、４ｂからは、それぞれＮＲＺＩ変
換されたディジタル信号が出力される。これらの加算器
４ａ、４ｂから出力されたディジタル信号がスイッチ６
に供給されて１ビット毎に交互に組み合わせられる。
で検出可能なＤＣフリーの符号化信号を得る。 【構成】 入力端子１からのディジタル信号がスイッチ
２に供給されて１ビット毎に２組に分離され、分離され
たディジタル信号がそれぞれ８−９変換回路３ａ、３ｂ
に供給されて、ＮＲＺＩ変換後にＤＣフリーとなる変換
が行われる。この８−９変換回路３ａ、３ｂで変換され
たディジタル信号がそれぞれ加算器（エクスクルーシブ
オア回路）４ａ、４ｂに供給され、加算器４ａ、４ｂか
らのディジタル信号がそれぞれ１ビット分の遅延器５
ａ、５ｂを通じて加算器４ａ、４ｂに供給される。これ
によって加算器４ａ、４ｂからは、それぞれＮＲＺＩ変
換されたディジタル信号が出力される。これらの加算器
４ａ、４ｂから出力されたディジタル信号がスイッチ６
に供給されて１ビット毎に交互に組み合わせられる。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＣ成分を再生するの
が困難である例えばデータ信号を磁気記録する場合に使
用して好適な符号化方法に関するものである。
が困難である例えばデータ信号を磁気記録する場合に使
用して好適な符号化方法に関するものである。
【０００２】
【従来の技術】ディジタルデータ信号の符号化において
は、誤りの伝播を避けるなどの目的で、例えば図３に示
すようなＮＲＺＩ（Non Return to Zero Inverted ）変
換によるプリコードが行われている。
は、誤りの伝播を避けるなどの目的で、例えば図３に示
すようなＮＲＺＩ（Non Return to Zero Inverted ）変
換によるプリコードが行われている。
【０００３】すなわち図３において、入力端子２１から
の信号が加算器（エクスクルーシブオア回路）２２を通
じて出力端子２３に取り出されると共に、この出力信号
が１ビット分の遅延器２４を通じて加算器２２に供給さ
れる。これによって例えば図４の上段に示すような入力
信号に対して、下段に示すような出力信号が取り出さ
れ、ＮＲＺＩ変換によるプリコードが行われる。
の信号が加算器（エクスクルーシブオア回路）２２を通
じて出力端子２３に取り出されると共に、この出力信号
が１ビット分の遅延器２４を通じて加算器２２に供給さ
れる。これによって例えば図４の上段に示すような入力
信号に対して、下段に示すような出力信号が取り出さ
れ、ＮＲＺＩ変換によるプリコードが行われる。
【０００４】さらに、このようなＮＲＺＩ変換の符号化
において、８−９変換等の符号変換を組み合わせること
によって、符号化信号をＤＣフリー化することができ
る。すなわち記録符号化において、符号系列中のシンボ
ル“１”に値＋１を割り当て、シンボル“０”に値−１
を割り当てたときのＤＳＶ（Digital Sum Variation ）
が常に有限である符号化信号をＤＣフリーであると称す
る。
において、８−９変換等の符号変換を組み合わせること
によって、符号化信号をＤＣフリー化することができ
る。すなわち記録符号化において、符号系列中のシンボ
ル“１”に値＋１を割り当て、シンボル“０”に値−１
を割り当てたときのＤＳＶ（Digital Sum Variation ）
が常に有限である符号化信号をＤＣフリーであると称す
る。
【０００５】そして磁気記録ではＤＣ成分を再生するこ
とが困難なため符号化信号を磁気記録する場合には、符
号化信号をＤＣフリー化することが有効である。上述の
ＮＲＺＩ変換では、前段に８−９変換等の符号変換を組
み合わせることにより、符号化信号を容易にＤＣフリー
化することができ、磁気記録を良好に行うことができる
ものである。ＮＲＺＩ変換後の符号化信号をＤＣフリー
化するものとして、特開昭５７−１７６８６６号公報が
知られている。
とが困難なため符号化信号を磁気記録する場合には、符
号化信号をＤＣフリー化することが有効である。上述の
ＮＲＺＩ変換では、前段に８−９変換等の符号変換を組
み合わせることにより、符号化信号を容易にＤＣフリー
化することができ、磁気記録を良好に行うことができる
ものである。ＮＲＺＩ変換後の符号化信号をＤＣフリー
化するものとして、特開昭５７−１７６８６６号公報が
知られている。
【０００６】ところで上述のＮＲＺＩ変換による符号化
では、パーシャルレスポンスのクラス１を用いることに
よって符号の検出を行うことができる。一方、近年発達
しているディジタル通信の分野においては、パーシャル
レスポンスのクラス４を用いる検出方法が用いられ、い
わゆるビタビ復号法等の誤り訂正能力を高くした検出法
が確立されている。
では、パーシャルレスポンスのクラス１を用いることに
よって符号の検出を行うことができる。一方、近年発達
しているディジタル通信の分野においては、パーシャル
レスポンスのクラス４を用いる検出方法が用いられ、い
わゆるビタビ復号法等の誤り訂正能力を高くした検出法
が確立されている。
【０００７】このようなパーシャルレスポンスのクラス
４を用いて検出を行う場合には、例えば図５に示すよう
なＩ（Interleaved ）−ＮＲＺＩ変換を用いてプリコー
ドを行う必要がある。
４を用いて検出を行う場合には、例えば図５に示すよう
なＩ（Interleaved ）−ＮＲＺＩ変換を用いてプリコー
ドを行う必要がある。
【０００８】すなわち図５において、入力端子４１から
の信号が加算器（エクスクルーシブオア回路）４２を通
じて出力端子４３に取り出されると共に、この出力信号
が１ビット分の遅延器４４、４５を通じて２ビット分遅
延され加算器４２に供給される。これによって例えば図
６の上段に示すような入力信号に対して、下段に示すよ
うな出力信号が取り出され、Ｉ−ＮＲＺＩ変換によるプ
リコードが行われる。
の信号が加算器（エクスクルーシブオア回路）４２を通
じて出力端子４３に取り出されると共に、この出力信号
が１ビット分の遅延器４４、４５を通じて２ビット分遅
延され加算器４２に供給される。これによって例えば図
６の上段に示すような入力信号に対して、下段に示すよ
うな出力信号が取り出され、Ｉ−ＮＲＺＩ変換によるプ
リコードが行われる。
【０００９】ところがこのようなＩ−ＮＲＺＩ変換にお
いて、この符号化信号をＤＣフリー化する技術が実現さ
れていなかった。すなわち上述のＮＲＺＩ変換では前段
に８−９変換等の符号変換を組み合わせることによっ
て、符号化信号をＤＣフリー化することができるが、Ｉ
−ＮＲＺＩ変換ではこのように符号化信号をＤＣフリー
化する技術が実現されていなかった。
いて、この符号化信号をＤＣフリー化する技術が実現さ
れていなかった。すなわち上述のＮＲＺＩ変換では前段
に８−９変換等の符号変換を組み合わせることによっ
て、符号化信号をＤＣフリー化することができるが、Ｉ
−ＮＲＺＩ変換ではこのように符号化信号をＤＣフリー
化する技術が実現されていなかった。
【００１０】そこで従来は、例えば磁気記録にＩ−ＮＲ
ＺＩ変換による符号化方法を用いる場合には、スクラン
ブルやランダマイズなどの手法でＤＣ成分を抑圧する
か、ＤＣ成分を再生する何らかの手段を設ける必要があ
った。しかしながらこのような方法では、余分の回路構
成等が必要となり、また依然として再生できない符号が
存在するなどの問題を残していた。
ＺＩ変換による符号化方法を用いる場合には、スクラン
ブルやランダマイズなどの手法でＤＣ成分を抑圧する
か、ＤＣ成分を再生する何らかの手段を設ける必要があ
った。しかしながらこのような方法では、余分の回路構
成等が必要となり、また依然として再生できない符号が
存在するなどの問題を残していた。
【００１１】
【発明が解決しようとする課題】この出願はこのような
点に鑑みて成されたものであって、解決しようとする問
題点は、従来のＩ−ＮＲＺＩ変換による符号化では符号
化信号をＤＣフリー化する技術が実現されておらず、こ
のため例えばビタビ復号法等の誤り訂正能力を高くした
検出法が確立されているパーシャルレスポンスのクラス
４を用いて検出を行うことができなかったというもので
ある。
点に鑑みて成されたものであって、解決しようとする問
題点は、従来のＩ−ＮＲＺＩ変換による符号化では符号
化信号をＤＣフリー化する技術が実現されておらず、こ
のため例えばビタビ復号法等の誤り訂正能力を高くした
検出法が確立されているパーシャルレスポンスのクラス
４を用いて検出を行うことができなかったというもので
ある。
【００１２】
【課題を解決するための手段】このため本発明において
は、ディジタル信号を１ビット毎に交互に分離し、分離
されたディジタル信号に対してそれぞれＮＲＺＩ変換後
にＤＣフリーとなるような変換を施し、変換されたディ
ジタル信号を１ビット毎に交互に組合わせるようにした
ものである。
は、ディジタル信号を１ビット毎に交互に分離し、分離
されたディジタル信号に対してそれぞれＮＲＺＩ変換後
にＤＣフリーとなるような変換を施し、変換されたディ
ジタル信号を１ビット毎に交互に組合わせるようにした
ものである。
【００１３】
【作用】これによれば、入力されたディジタル信号に対
して、Ｉ−ＮＲＺＩ変換でＤＣフリーの符号化信号を得
ることができる。
して、Ｉ−ＮＲＺＩ変換でＤＣフリーの符号化信号を得
ることができる。
【００１４】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【００１５】ところで図６に示すＩ−ＮＲＺＩ変換は、
２つ前のデータとの加算をすることにより施される。そ
こで図中に実線及び破線で示すように、入力信号及び出
力信号を１ビット毎に２組に分離すると、それぞれの組
は図７のＡ及びＢに示すようになる。ここでこの図７の
Ａ及びＢの入力信号及び出力信号について検討すると、
それぞれがＮＲＺＩ変換を行ったものと等価である。
２つ前のデータとの加算をすることにより施される。そ
こで図中に実線及び破線で示すように、入力信号及び出
力信号を１ビット毎に２組に分離すると、それぞれの組
は図７のＡ及びＢに示すようになる。ここでこの図７の
Ａ及びＢの入力信号及び出力信号について検討すると、
それぞれがＮＲＺＩ変換を行ったものと等価である。
【００１６】そこで図１において、入力端子１には記録
されるディジタル信号が８ビットのシリアル信号で供給
される。この入力端子１からのディジタル信号がスイッ
チ２に供給されて１ビット毎に２組に分離される。この
分離されたディジタル信号がそれぞれ８−９変換回路３
ａ、３ｂに供給されて、ＮＲＺＩ変換後にＤＣフリーと
なるようにされた変換が行われる。
されるディジタル信号が８ビットのシリアル信号で供給
される。この入力端子１からのディジタル信号がスイッ
チ２に供給されて１ビット毎に２組に分離される。この
分離されたディジタル信号がそれぞれ８−９変換回路３
ａ、３ｂに供給されて、ＮＲＺＩ変換後にＤＣフリーと
なるようにされた変換が行われる。
【００１７】この８−９変換回路３ａ、３ｂで変換され
た信号がそれぞれ加算器（実際には桁上がりは不要なた
めエクスクルーシブオア回路で構成される）４ａ、４ｂ
に供給される。そしてこの加算器４ａ、４ｂからのディ
ジタル信号がそれぞれ１ビット分の遅延器５ａ、５ｂを
通じて加算器４ａ、４ｂに供給される。これによって加
算器４ａ、４ｂからは、それぞれＮＲＺＩ変換されたデ
ィジタル信号が出力される。
た信号がそれぞれ加算器（実際には桁上がりは不要なた
めエクスクルーシブオア回路で構成される）４ａ、４ｂ
に供給される。そしてこの加算器４ａ、４ｂからのディ
ジタル信号がそれぞれ１ビット分の遅延器５ａ、５ｂを
通じて加算器４ａ、４ｂに供給される。これによって加
算器４ａ、４ｂからは、それぞれＮＲＺＩ変換されたデ
ィジタル信号が出力される。
【００１８】これらの加算器４ａ、４ｂからそれぞれ出
力されたディジタル信号が、スイッチ６に供給されて、
１ビット毎に交互に組み合わせられる。これによってス
イッチ６からは、ＮＲＺＩ変換されたディジタル信号が
１ビット毎に交互に組み合わせられることによって、上
述のＩ−ＮＲＺＩ変換によって得られるディジタル信号
と等価の符号化信号が取り出される。
力されたディジタル信号が、スイッチ６に供給されて、
１ビット毎に交互に組み合わせられる。これによってス
イッチ６からは、ＮＲＺＩ変換されたディジタル信号が
１ビット毎に交互に組み合わせられることによって、上
述のＩ−ＮＲＺＩ変換によって得られるディジタル信号
と等価の符号化信号が取り出される。
【００１９】すなわちこれらの回路において、例えば入
力端子１に各ビットがａ0 ａ1 ａ2ａ3 ａ4 ａ5 ・・・
とされたディジタル信号が供給されると、このディジタ
ル信号がスイッチ２で分離されて、それぞれａ0 ａ2 ａ
4 ・・・、ａ1 ａ3 ａ5 ・・・とされたディジタル信号
が取り出される。これらのディジタル信号が８−９変換
回路３ａ、３ｂに供給されて、それぞれｂ0 ｂ2 ｂ4 ・
・・、ｂ1 ｂ3 ｂ5 ・・・に変換される。
力端子１に各ビットがａ0 ａ1 ａ2ａ3 ａ4 ａ5 ・・・
とされたディジタル信号が供給されると、このディジタ
ル信号がスイッチ２で分離されて、それぞれａ0 ａ2 ａ
4 ・・・、ａ1 ａ3 ａ5 ・・・とされたディジタル信号
が取り出される。これらのディジタル信号が８−９変換
回路３ａ、３ｂに供給されて、それぞれｂ0 ｂ2 ｂ4 ・
・・、ｂ1 ｂ3 ｂ5 ・・・に変換される。
【００２０】これらのディジタル信号がさらにＮＲＺＩ
変換されることによって、それぞれｃ0 ｃ2 ｃ4 ・・
・、ｃ1 ｃ3 ｃ5 ・・・のディジタル信号が形成され
る。ここでこれらのディジタル信号は、それぞれのＤＳ
Ｖが有限（最大ｍとする）とされたＤＣフリーの信号で
ある。そこでこれらのディジタル信号がスイッチ６で１
ビット毎に交互に組み合わせられることによって、取り
出されるｃ0 ｃ1 ｃ2 ｃ3ｃ4 ｃ5 ・・・のディジタル
信号もＤＳＶが有限（最大２ｍ）とされたＤＣフリーの
信号とされる。
変換されることによって、それぞれｃ0 ｃ2 ｃ4 ・・
・、ｃ1 ｃ3 ｃ5 ・・・のディジタル信号が形成され
る。ここでこれらのディジタル信号は、それぞれのＤＳ
Ｖが有限（最大ｍとする）とされたＤＣフリーの信号で
ある。そこでこれらのディジタル信号がスイッチ６で１
ビット毎に交互に組み合わせられることによって、取り
出されるｃ0 ｃ1 ｃ2 ｃ3ｃ4 ｃ5 ・・・のディジタル
信号もＤＳＶが有限（最大２ｍ）とされたＤＣフリーの
信号とされる。
【００２１】従って８−９変換回路３ａ、３ｂで変換さ
れたディジタル信号がそれぞれＮＲＺＩ変換されること
によって、それぞれのディジタル信号はＤＣフリーのＮ
ＲＺＩ変換されたディジタル信号とされる。そしてこれ
らのＮＲＺＩ変換されたディジタル信号がスイッチ６で
１ビット毎に交互に組み合わされることによって、ＤＣ
フリーで、且つＩ−ＮＲＺＩ変換で得られるディジタル
信号と等価の符号化信号とされる。
れたディジタル信号がそれぞれＮＲＺＩ変換されること
によって、それぞれのディジタル信号はＤＣフリーのＮ
ＲＺＩ変換されたディジタル信号とされる。そしてこれ
らのＮＲＺＩ変換されたディジタル信号がスイッチ６で
１ビット毎に交互に組み合わされることによって、ＤＣ
フリーで、且つＩ−ＮＲＺＩ変換で得られるディジタル
信号と等価の符号化信号とされる。
【００２２】こうして上述の符号化によれば、ＮＲＺＩ
変換後にＤＣフリーとなるようにされた符号変換回路を
２組設け、ディジタル信号を１ビット毎に２組に分離
し、分離されたディジタル信号をそれぞれ符号変換回路
に供給し、変換されたディジタル信号を１ビット毎に交
互に組み合わせることによって、Ｉ−ＮＲＺＩ変換後に
ＤＣフリーである符号化信号を得ることができるもので
ある。
変換後にＤＣフリーとなるようにされた符号変換回路を
２組設け、ディジタル信号を１ビット毎に２組に分離
し、分離されたディジタル信号をそれぞれ符号変換回路
に供給し、変換されたディジタル信号を１ビット毎に交
互に組み合わせることによって、Ｉ−ＮＲＺＩ変換後に
ＤＣフリーである符号化信号を得ることができるもので
ある。
【００２３】そしてさらに、スイッチ６からのディジタ
ル信号が記録アンプ７を通じて記録ヘッド８に供給さ
れ、磁気テープＴに記録される。またこの磁気テープＴ
に記録されたディジタル信号が再生ヘッド１１で再生さ
れる。この再生ヘッド１１からの再生ディジタル信号
が、再生アンプ１２を通じて、いわゆるビタビ復号器等
のパーシャルレスポンスのクラス４の検出回路１３に供
給される。
ル信号が記録アンプ７を通じて記録ヘッド８に供給さ
れ、磁気テープＴに記録される。またこの磁気テープＴ
に記録されたディジタル信号が再生ヘッド１１で再生さ
れる。この再生ヘッド１１からの再生ディジタル信号
が、再生アンプ１２を通じて、いわゆるビタビ復号器等
のパーシャルレスポンスのクラス４の検出回路１３に供
給される。
【００２４】これによって検出回路１３からは、上述の
Ｉ−ＮＲＺＩ変換を復号したディジタル信号が出力され
る。さらにこの検出回路１３からのディジタル信号が、
スイッチ１４に供給されて１ビット毎に２組に分離され
る。この分離されたディジタル信号がそれぞれ９−８変
換回路１５ａ、１５ｂに供給されて、上述の８−９変換
回路３ａ、３ｂと逆の変換が行われる。
Ｉ−ＮＲＺＩ変換を復号したディジタル信号が出力され
る。さらにこの検出回路１３からのディジタル信号が、
スイッチ１４に供給されて１ビット毎に２組に分離され
る。この分離されたディジタル信号がそれぞれ９−８変
換回路１５ａ、１５ｂに供給されて、上述の８−９変換
回路３ａ、３ｂと逆の変換が行われる。
【００２５】そしてこの９−８変換回路１５ａ、１５ｂ
で変換されたディジタル信号がスイッチ１６に供給され
て、１ビット毎に交互に組み合わせられる。これによっ
てスイッチ１６からは、上述の２組に分離されたディジ
タル信号が元に戻されたディジタル信号が出力され、こ
のディジタル信号が出力端子１７に取り出される。
で変換されたディジタル信号がスイッチ１６に供給され
て、１ビット毎に交互に組み合わせられる。これによっ
てスイッチ１６からは、上述の２組に分離されたディジ
タル信号が元に戻されたディジタル信号が出力され、こ
のディジタル信号が出力端子１７に取り出される。
【００２６】すなわち再生ヘッド１１からは上述のｃ0
ｃ1 ｃ2 ｃ3 ｃ4 ｃ5 ・・・の信号が再生される。この
再生信号がいわゆるビタビ復号器等のパーシャルレスポ
ンスのクラス４の検出回路１３に供給される。これによ
って検出回路１３からは、例えば上述のｂ0 ｂ1 ｂ2 ｂ
3 ｂ4 ｂ5 ・・・のディジタル信号が取り出される。
ｃ1 ｃ2 ｃ3 ｃ4 ｃ5 ・・・の信号が再生される。この
再生信号がいわゆるビタビ復号器等のパーシャルレスポ
ンスのクラス４の検出回路１３に供給される。これによ
って検出回路１３からは、例えば上述のｂ0 ｂ1 ｂ2 ｂ
3 ｂ4 ｂ5 ・・・のディジタル信号が取り出される。
【００２７】このディジタル信号がスイッチ１４で分離
されて、それぞれｂ0 ｂ2 ｂ4 ・・・、ｂ1 ｂ3 ｂ5 ・
・・とされる。そしてこれらのディジタル信号が９−８
変換回路１５ａ、１５ｂに供給されて、それぞれａ0 ａ
2 ａ4 ・・・、ａ1 ａ3 ａ5・・・とされたディジタル
信号が出力される。さらにこれらのディジタル信号がス
イッチ１６で１ビット毎に交互に選択されることによっ
て、出力端子１７には、ａ0 ａ1 ａ2 ａ3 ａ4 ａ5 ・・
・とされたディジタル信号が出力される。
されて、それぞれｂ0 ｂ2 ｂ4 ・・・、ｂ1 ｂ3 ｂ5 ・
・・とされる。そしてこれらのディジタル信号が９−８
変換回路１５ａ、１５ｂに供給されて、それぞれａ0 ａ
2 ａ4 ・・・、ａ1 ａ3 ａ5・・・とされたディジタル
信号が出力される。さらにこれらのディジタル信号がス
イッチ１６で１ビット毎に交互に選択されることによっ
て、出力端子１７には、ａ0 ａ1 ａ2 ａ3 ａ4 ａ5 ・・
・とされたディジタル信号が出力される。
【００２８】すなわち再生ヘッド１１からの再生信号
が、いわゆるビタビ復号器等のパーシャルレスポンスの
クラス４の検出回路１３で検出され、検出されたディジ
タル信号が９−８変換回路１５ａ、１５ｂで変換されて
出力端子１７から出力される。
が、いわゆるビタビ復号器等のパーシャルレスポンスの
クラス４の検出回路１３で検出され、検出されたディジ
タル信号が９−８変換回路１５ａ、１５ｂで変換されて
出力端子１７から出力される。
【００２９】次に、図２を参照して本発明の他の実施例
について説明する。なお、図１に示す実施例と同一の構
成部分には、同一の符号を付しその説明を省略する。こ
の図２に示す他の実施例が図１の実施例と異なる点は、
図１における加算器４ａ、４ｂ、１ビット分の遅延器５
ａ、５ｂ及びスイッチ６が、切換スイッチ２６、加算器
２７、１ビット分の遅延器２８ａ、２８ｂとなっている
点である。
について説明する。なお、図１に示す実施例と同一の構
成部分には、同一の符号を付しその説明を省略する。こ
の図２に示す他の実施例が図１の実施例と異なる点は、
図１における加算器４ａ、４ｂ、１ビット分の遅延器５
ａ、５ｂ及びスイッチ６が、切換スイッチ２６、加算器
２７、１ビット分の遅延器２８ａ、２８ｂとなっている
点である。
【００３０】具体的には、８−９変換器３ａ、３ｂから
のディジタル信号がそれぞれ切換スイッチ２６に供給さ
れて、１ビット毎に選択されて組み合わされたディジタ
ル信号が出力される。この切換スイッチ２６からのディ
ジタル信号は、加算器２７に供給される。そして、この
加算器２７の出力が、１ビット分の遅延器２８ａ、２８
ｂを介して加算器２７に供給され、切換スイッチ２６か
らのディジタル信号と加算される。
のディジタル信号がそれぞれ切換スイッチ２６に供給さ
れて、１ビット毎に選択されて組み合わされたディジタ
ル信号が出力される。この切換スイッチ２６からのディ
ジタル信号は、加算器２７に供給される。そして、この
加算器２７の出力が、１ビット分の遅延器２８ａ、２８
ｂを介して加算器２７に供給され、切換スイッチ２６か
らのディジタル信号と加算される。
【００３１】これにより、Ｉ−ＮＲＺＩ変換によるプリ
コードが行われることになる。ここで、図１に示す加算
器４ａ、４ｂ、１ビット分の遅延器５ａ、５ｂ及びスイ
ッチ６からなる回路は、図７に示す切換スイッチ２６、
加算器２７、１ビット分の遅延器２８ａ、２８ｂとから
なる回路と等価である。従って、この実施例において
も、図１に示す実施例と同様にＤＣフリーの符号化信号
を得ることができる。
コードが行われることになる。ここで、図１に示す加算
器４ａ、４ｂ、１ビット分の遅延器５ａ、５ｂ及びスイ
ッチ６からなる回路は、図７に示す切換スイッチ２６、
加算器２７、１ビット分の遅延器２８ａ、２８ｂとから
なる回路と等価である。従って、この実施例において
も、図１に示す実施例と同様にＤＣフリーの符号化信号
を得ることができる。
【００３２】こうして上述の符号化方法によれば、上述
の符号化信号をいわゆるビタビ復号器等のパーシャルレ
スポンスのクラス４を用いて検出し、この検出ディジタ
ル信号を１ビット毎に２組に分離し、この分離されたデ
ィジタル信号をそれぞれ符号変換手段の逆変換手段に供
給し、この逆変換されたディジタル信号を１ビット毎に
交互に組み合わせることによって、上述の符号化信号を
容易に復号することができるものである。
の符号化信号をいわゆるビタビ復号器等のパーシャルレ
スポンスのクラス４を用いて検出し、この検出ディジタ
ル信号を１ビット毎に２組に分離し、この分離されたデ
ィジタル信号をそれぞれ符号変換手段の逆変換手段に供
給し、この逆変換されたディジタル信号を１ビット毎に
交互に組み合わせることによって、上述の符号化信号を
容易に復号することができるものである。
【００３３】さらに上述の符号化ディジタル信号はＤＣ
フリーであるので、この符号化ディジタル信号を良好に
磁気記録することができるものである。
フリーであるので、この符号化ディジタル信号を良好に
磁気記録することができるものである。
【００３４】またこの磁気記録された信号を再生し、こ
の再生された符号化信号をパーシャルレスポンスのクラ
ス４を用いて検出し、この検出信号を１ビット毎に２組
に分離し、この分離された信号をそれぞれ符号変換手段
の逆変換手段に供給し、この逆変換された信号を１ビッ
ト毎に交互に組み合わせることによって、再生された符
号化信号から容易に出力信号を得ることができるもので
ある。
の再生された符号化信号をパーシャルレスポンスのクラ
ス４を用いて検出し、この検出信号を１ビット毎に２組
に分離し、この分離された信号をそれぞれ符号変換手段
の逆変換手段に供給し、この逆変換された信号を１ビッ
ト毎に交互に組み合わせることによって、再生された符
号化信号から容易に出力信号を得ることができるもので
ある。
【００３５】なお上述の符号化方法において、ＮＲＺＩ
変換後にＤＣフリーとなるようにされた符号変換は、上
述の８−９変換に限らず、８−１０変換などの変換を用
いることができ、ＮＲＺＩ変換後にＤＣフリーとなるよ
うな符号変換であればいずれの変換にも適用することが
できる。
変換後にＤＣフリーとなるようにされた符号変換は、上
述の８−９変換に限らず、８−１０変換などの変換を用
いることができ、ＮＲＺＩ変換後にＤＣフリーとなるよ
うな符号変換であればいずれの変換にも適用することが
できる。
【００３６】
【発明の効果】この発明によれば、ＮＲＺＩ変換後にＤ
Ｃフリーとなるようにされた符号変換手段を２組設け、
入力信号を１ビット毎に２組に分離し、この分離された
信号をそれぞれ符号変換手段に供給し、この変換された
信号を１ビット毎に交互に組み合わせることによって、
Ｉ−ＮＲＺＩ変換でＤＣフリーの符号化信号を得ること
ができるようになった。
Ｃフリーとなるようにされた符号変換手段を２組設け、
入力信号を１ビット毎に２組に分離し、この分離された
信号をそれぞれ符号変換手段に供給し、この変換された
信号を１ビット毎に交互に組み合わせることによって、
Ｉ−ＮＲＺＩ変換でＤＣフリーの符号化信号を得ること
ができるようになった。
【００３７】また、上述の符号化信号をいわゆるビタビ
復号器等のパーシャルレスポンスのクラス４を用いて検
出し、この検出信号を１ビット毎に２組に分離し、この
分離された信号をそれぞれ符号変換手段の逆変換手段に
供給し、この逆変換された信号を１ビット毎に交互に組
み合わせることによって、上述の符号化信号から容易に
出力信号を得ることができるようになった。
復号器等のパーシャルレスポンスのクラス４を用いて検
出し、この検出信号を１ビット毎に２組に分離し、この
分離された信号をそれぞれ符号変換手段の逆変換手段に
供給し、この逆変換された信号を１ビット毎に交互に組
み合わせることによって、上述の符号化信号から容易に
出力信号を得ることができるようになった。
【００３８】さらに上述の符号化信号はＤＣフリーであ
るので、この符号化信号を良好に磁気記録することがで
きるようになった。
るので、この符号化信号を良好に磁気記録することがで
きるようになった。
【００３９】またこの磁気記録された信号を再生し、こ
の再生された符号化信号をパーシャルレスポンスのクラ
ス４を用いて検出し、この検出信号を１ビット毎に２組
に分離し、この分離された信号をそれぞれ符号変換手段
の逆変換手段に供給し、この逆変換された信号を１ビッ
ト毎に交互に組み合わせることによって、再生された符
号化信号を容易に復号することができるようになった。
の再生された符号化信号をパーシャルレスポンスのクラ
ス４を用いて検出し、この検出信号を１ビット毎に２組
に分離し、この分離された信号をそれぞれ符号変換手段
の逆変換手段に供給し、この逆変換された信号を１ビッ
ト毎に交互に組み合わせることによって、再生された符
号化信号を容易に復号することができるようになった。
【図１】本発明によるディジタル信号の符号化及び復号
化を行う装置の一例のブロック図である。
化を行う装置の一例のブロック図である。
【図２】本発明によるディジタル信号の符号化及び復号
化を行う装置の他の例のブロック図である。
化を行う装置の他の例のブロック図である。
【図３】従来のＮＲＺＩ変換を行う回路の構成図であ
る。
る。
【図４】図３に示すＮＲＺＩ変換を説明するための図で
ある。
ある。
【図５】従来のＩ−ＮＲＺＩ変換を行う回路の構成図で
ある。
ある。
【図６】図５に示すＩ−ＮＲＺＩ変換を説明するための
図である。
図である。
【図７】Ｉ−ＮＲＺＩ変換を説明するための図である。
１ 入力端子 ２ スイッチ ３ａ、３ｂ ８−９変換回路 ４ａ、４ｂ 加算器（エクスクルーシブオア回路） ５ａ、５ｂ １ビット分の遅延器 ６ スイッチ ７ 記録アンプ ８ 記録ヘッド Ｔ 磁気テープ １１ 再生ヘッド １２ 再生アンプ １３ ビタビ復号器等のパーシャルレスポンスのクラス
４の検出回路 １４ スイッチ １５ａ、１５ｂ ９−８変換回路 １６ スイッチ １７ 出力端子
４の検出回路 １４ スイッチ １５ａ、１５ｂ ９−８変換回路 １６ スイッチ １７ 出力端子
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｈ 17/00 Ａ 8842−5Ｊ Ｈ０３Ｍ 7/14 Ｂ 9382−5Ｋ // Ｈ０３Ｍ 5/06 9382−5Ｋ
Claims (10)
- 【請求項１】 ディジタル信号の符号化方法において、 (a) 上記ディジタル信号を第１及び第２の出力端子から
１ビット毎に交互に出力する (b) 上記第１及び第２の出力端子から出力された上記デ
ィジタル信号に対し、それぞれＮＲＺＩ変換後にＤＣフ
リーとなるような変換を施す (c) 上記ステップ(b) で得た２つの出力を１ビット毎に
交互に組合わせるとともに、実質的にＩ−ＮＲＺＩ変換
されたディジタル信号を得るようにしたディジタル信号
の符号化方法。 - 【請求項２】 請求項１記載のディジタル信号の符号化
方法において、 上記ステップ(c) は、上記ステップ(b) で得た２つの出
力を１ビット毎に交互に組合わせ、組合わされたディジ
タル信号に対してＩ−ＮＲＺＩ変換を行うようにしたデ
ィジタル信号の符号化方法。 - 【請求項３】 請求項１記載のディジタル信号の符号化
方法において、 上記ステップ(c) は、上記ステップ(b) で得た２つのデ
ィジタル信号に対してそれぞれＩ−ＮＲＺＩ変換を行
い、Ｉ−ＮＲＺＩ変換の行われたディジタル信号を１ビ
ット毎に交互に出力するようにしたディジタル信号の符
号化方法。 - 【請求項４】 ディジタル信号の符号化装置において、 上記ディジタル信号を第１及び第２の出力端子から１ビ
ット毎に交互に出力する切換手段と、 上記第１の出力端子から出力された上記ディジタル信号
に対し、ＮＲＺＩ変換後にＤＣフリーとなる変換を施す
第１の変換手段と、 上記第２の出力端子から出力された上記ディジタル信号
に対し、ＮＲＺＩ変換後にＤＣフリーとなる変換を施す
第２の変換手段と、 上記第１の変換手段の出力及び上記第２の変換手段の出
力が供給され、上記第１の変換手段の出力及び上記第２
の変換手段の出力を１ビット毎に交互に組合わせるとと
もに、実質的にＩ−ＮＲＺＩ変換されたディジタル信号
を得る符号化手段とを備えるディジタル信号の符号化装
置。 - 【請求項５】 請求項４記載のディジタル信号の符号化
装置において、 上記符号化手段は、 上記第１の変換手段の出力と上記第２の変換手段の出力
とを１ビット毎に交互に出力するスイッチ手段と、 一方の入力として上記スイッチ手段の出力が供給される
エクスクルーシブオア回路と、 上記エクスクルーシブオア回路の出力を２ビット分遅延
させて上記エクスクルーシブオア回路の他方の入力とし
て出力する遅延回路とからなるディジタル信号の符号化
装置。 - 【請求項６】 請求項４記載のディジタル信号の符号化
装置において、 上記符号化手段は、 上記第１の変換手段の出力が一方の入力として供給され
る第１のエクスクルーシブオア回路と、 上記第１のエクスクルーシブオア回路の出力を１ビット
分遅延させて上記第１のエクスクルーシブオア回路の他
方の入力として出力する第１の遅延回路と、 上記第２の変換手段の出力が一方の入力として供給され
る第２のエクスクルーシブオア回路と、 上記第２のエクスクルーシブオア回路の出力を１ビット
分遅延させて上記第２のエクスクルーシブオア回路の他
方の入力として出力する第２の遅延回路と、 上記第１及び第２のエクスクルーシブオア回路の出力を
１ビット毎に交互に出力するスイッチ手段とからなるデ
ィジタル信号の符号化装置。 - 【請求項７】 ディジタル信号の復号装置において、 上記ディジタル信号を切換手段の第１及び第２の出力端
子から１ビット毎に交互に出力し、上記第１及び第２の
出力端子から出力された上記ディジタル信号に対し、そ
れぞれＮＲＺＩ変換後にＤＣフリーとなるような変換を
施し、変換されたディジタル信号を１ビット毎に交互に
組合わせるとともに、実質的にＩ−ＮＲＺＩ変換するこ
とにより符号化したディジタル信号をパーシャルレスポ
ンスのクラス４で検出する検出手段と、 上記検出手段の出力を第３及び第４の出力端子から１ビ
ット毎に交互に出力する切換手段と、 上記第３の出力端子から出力された上記ディジタル信号
に対し、上記第１の出力端子から出力された上記ディジ
タル信号に対する変換と逆の変換を施す上記第３の変換
と、 上記第２の出力端子から出力された上記ディジタル信号
に対し、上記第２の出力端子から出力された上記ディジ
タル信号に対する変換と逆の変換を施す上記第４の変換
と、 上記第３の変換手段の出力及び上記第４の変換手段の出
力が供給され、上記第３の変換手段の出力及び上記第４
の変換手段の出力を１ビット毎に交互に組合わせる統合
手段とを備えるディジタル信号の復号装置。 - 【請求項８】 ディジタル信号の符号化復号化方法にお
いて、 (a) 上記ディジタル信号を第１及び第２の出力端子から
１ビット毎に交互に出力する (b) 上記第１及び第２の出力端子から出力された上記デ
ィジタル信号に対し、それぞれＮＲＺＩ変換後にＤＣフ
リーとなるような変換を施す (c) 上記ステップ(b) で得た２つのディジタル信号を１
ビット毎に交互に組合わせるとともに、実質的にＩ−Ｎ
ＲＺＩ変換されたディジタル信号を得る (d) 上記ステップ(c) で得たディジタル信号をパーシャ
ルレスポンスのクラス４で検出する (e) 上記ステップ(c) で得たディジタル信号を第３及び
第４の出力端子から１ビット毎に交互に出力する (f) 上記第３及び第４の出力端子から出力された上記デ
ィジタル信号に対し、それぞれ上記ステップ(b) と逆の
変換を施す (g) 上記ステップ(f) で得た２つのディジタル信号を１
ビット毎に交互に組合わせるようにしたディジタル信号
の符号化復号化方法。 - 【請求項９】 請求項８記載のディジタル信号の符号化
復号化方法において、 さらにステップ(c) と(d) の間に、 (c')上記ステップ(c) で得たディジタル信号を記録媒体
に記録する (c")上記記録媒体に記録されたディジタル信号を再生す
る ステップを有するようにしたディジタル信号の符号化復
号化方法。 - 【請求項１０】 請求項９記載のディジタル信号の符号
化復号化方法において、 上記記録媒体は、磁気記録媒体であるようにしたディジ
タル信号の符号化復号化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10362695A JPH0846526A (ja) | 1994-05-25 | 1995-04-27 | ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11118094 | 1994-05-25 | ||
| JP6-111180 | 1994-05-25 | ||
| JP10362695A JPH0846526A (ja) | 1994-05-25 | 1995-04-27 | ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846526A true JPH0846526A (ja) | 1996-02-16 |
Family
ID=26444249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10362695A Pending JPH0846526A (ja) | 1994-05-25 | 1995-04-27 | ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846526A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0886275A1 (en) * | 1996-10-11 | 1998-12-23 | SANYO ELECTRIC Co., Ltd. | Digital recording method, digital disk, digital disk recording device, and digital disk reproducing device |
| WO1999013458A1 (fr) * | 1997-09-05 | 1999-03-18 | Sony Corporation | Enregistreur magnetique et procede d'enregistrement, lecteur magnetique et procede de lecture, enregistreur/lecteur magnetique et procede d'enregistrement/lecture |
| EP0932258A1 (en) * | 1996-10-13 | 1999-07-28 | SANYO ELECTRIC Co., Ltd. | Method and circuit for digital modulation and method and circuit for digital demodulation |
| US6163421A (en) * | 1997-09-05 | 2000-12-19 | Sony Corporation | Azimuth magnetic recording and reproducing apparatus and method employing waveform equalization |
| KR100448281B1 (ko) * | 2001-08-30 | 2004-09-10 | 주식회사 대우일렉트로닉스 | 그룹화 된 가중치 블록을 이용한 균형 부호화 및 복호화방법 |
| CN105991160B (zh) * | 2015-02-12 | 2018-09-28 | 浙江大华技术股份有限公司 | 一种信号处理装置 |
-
1995
- 1995-04-27 JP JP10362695A patent/JPH0846526A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1336964A1 (en) * | 1996-10-11 | 2003-08-20 | SANYO ELECTRIC Co., Ltd. | Digital disk recording apparatus, and digital disk reproduction apparatus, with DC component reduction |
| EP0886275A4 (en) * | 1996-10-11 | 2000-03-08 | Sanyo Electric Co | DIGITAL RECORDING METHOD, DIGITAL DISK, DIGITAL DISK RECORDING DEVICE, AND DIGITAL DISK PLAYER |
| US6198710B1 (en) | 1996-10-11 | 2001-03-06 | Sanyo Electric Co., Ltd. | Digital recording method, digital disk, digital disk recording device, and digital disk reproducing device |
| US6324138B1 (en) | 1996-10-11 | 2001-11-27 | Sanyo Electric Co., Ltd. | Digital disk recording and reproduction apparatus |
| EP0886275A1 (en) * | 1996-10-11 | 1998-12-23 | SANYO ELECTRIC Co., Ltd. | Digital recording method, digital disk, digital disk recording device, and digital disk reproducing device |
| EP0932258A1 (en) * | 1996-10-13 | 1999-07-28 | SANYO ELECTRIC Co., Ltd. | Method and circuit for digital modulation and method and circuit for digital demodulation |
| EP0932258A4 (en) * | 1996-10-13 | 1999-12-08 | Sanyo Electric Co | DIGITAL MODULATION METHOD AND CIRCUIT AND DIGITAL DEMODULATION METHOD AND CIRCUIT |
| EP1087532A1 (en) * | 1996-10-13 | 2001-03-28 | SANYO ELECTRIC Co., Ltd. | Digital modulation method, digital modulation circuit, digital demodulation circuit and digital demodulation method |
| US6654425B1 (en) | 1996-10-13 | 2003-11-25 | Sanyo Electric Co., Ltd. | Method and circuit for digital modulation and method and circuit for digital demodulation |
| WO1999013458A1 (fr) * | 1997-09-05 | 1999-03-18 | Sony Corporation | Enregistreur magnetique et procede d'enregistrement, lecteur magnetique et procede de lecture, enregistreur/lecteur magnetique et procede d'enregistrement/lecture |
| US6163421A (en) * | 1997-09-05 | 2000-12-19 | Sony Corporation | Azimuth magnetic recording and reproducing apparatus and method employing waveform equalization |
| KR100448281B1 (ko) * | 2001-08-30 | 2004-09-10 | 주식회사 대우일렉트로닉스 | 그룹화 된 가중치 블록을 이용한 균형 부호화 및 복호화방법 |
| CN105991160B (zh) * | 2015-02-12 | 2018-09-28 | 浙江大华技术股份有限公司 | 一种信号处理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744580B2 (en) | Method and apparatus for reproducing data and method and apparatus for recording and/or reproducing data | |
| JP4179639B2 (ja) | マルチチャンネル情報信号の算術符号化／復号化 | |
| EP0758825A1 (en) | Method and apparatus for generating dc-free sequences with conveying partial information by the sequence of codeword digital sums of successive codewords | |
| KR100189906B1 (ko) | 비터비 복호화방법 및 그 회로 | |
| US5657013A (en) | Data recording apparatus | |
| JP4138031B2 (ja) | ｎ−ビットソースワードから対応したｍ−ビットチャネルワードへの符号化装置、並びに、逆向きの復号化装置 | |
| US6055664A (en) | Encoding device and decoding device suitable for dubbing | |
| JPH0846526A (ja) | ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法 | |
| JP3976343B2 (ja) | デジタル情報信号の送信、記録及び再生 | |
| KR920006997B1 (ko) | 디지탈데이터변복조회로와 디지탈데이터변조방법 | |
| JP2002539706A (ja) | 変換がパリティ反転であるようなｎビット・ソースワードから対応するｍビット・チャネルワードへのエンコーディング及びその逆を行うデコーディング | |
| KR100727690B1 (ko) | 확장형 부분 응답 최대 확률(ｅｐｒｍｌ) 채널을 구현하기 위한 장치 | |
| JPH08235785A (ja) | 記録信号変調装置、記録信号復調装置、記録信号変調方法および記録信号復調方法 | |
| JPH11154873A (ja) | 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置 | |
| JPS62190997A (ja) | 複合カラ−映像信号のデイジタル磁気記録再生装置 | |
| KR950003636B1 (ko) | 디지탈 변/복조 부호 룩업 테이블 | |
| JPS6168775A (ja) | テレビジヨン信号デイジタル記録再生装置 | |
| JPS58162142A (ja) | デイジタル信号伝送方式 | |
| JP2979551B2 (ja) | 情報データ処理装置 | |
| JPH08147893A (ja) | ディジタル信号処理方法およびその装置 | |
| JPH05109202A (ja) | デイジタル記録再生装置 | |
| JPS60248025A (ja) | ２進デ−タ変換・復号方式 | |
| JP3319287B2 (ja) | プリコーダ | |
| JP2732565B2 (ja) | 符号化装置 | |
| JPS63126322A (ja) | 符号器 |