JPS60124963A - 絶縁ゲイト型半導体装置 - Google Patents

絶縁ゲイト型半導体装置

Info

Publication number
JPS60124963A
JPS60124963A JP58234100A JP23410083A JPS60124963A JP S60124963 A JPS60124963 A JP S60124963A JP 58234100 A JP58234100 A JP 58234100A JP 23410083 A JP23410083 A JP 23410083A JP S60124963 A JPS60124963 A JP S60124963A
Authority
JP
Japan
Prior art keywords
semiconductor
insulated gate
semiconductor device
type semiconductor
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58234100A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP58234100A priority Critical patent/JPS60124963A/ja
Publication of JPS60124963A publication Critical patent/JPS60124963A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁表面を有する基板上の半導体を用いた縦チ
ャネル型の積層帯の絶縁ゲイト型半導体装置(以下IG
Fという)の集積化構造に関する。
本発明はこの1G1;に対し、ゲイト電極を少なくとも
3層に積1雌させた積層体の側周辺に設けられたチャネ
ル形成領域を構成する半導体利料として、第1のIGF
においてはこの半導体をオフ電流は多少大きいが周波数
特性が優れた単結晶または多結晶構造と・lしめ、さら
に第2のIGFにおいては、この半導体をオフ電流の少
ないアモルファス構造またはセミアモルファス構造とせ
しめたことを目的とする。
この発明は、固体表示装置において、絵素を制御するI
GFのナヤネル形成領域を構成する半導体はオフ電流の
少ないアモルファスまたはセミアモルファス構造(Σl
く導体中の結晶化度が80%以下でありまた一部単結晶
を有しているが、その平均粒径をラマン分光で調べると
200Å以下を有する半導体をいう。さらにこれらの半
導体は酸素、窒素濃度が5 X 10110l9ヨ以下
好ましくは5 X 10110l8ヨ以下である)とし
、他方、その周辺回路であるデコーダ、ドライバを構成
するインバータ等のIGFのチャネル形成領域を構成す
る半導体を単結晶または平均の結晶粒径が500Å以上
の多結晶とせしめて周波数特性の向上を図ったことを目
的としている。
この発明は3層に積層された積層体の2つの側周辺にさ
らにチャネルを形成する非単結晶半導体を設り、この半
導体を用いて2つのIGFを作製することにより、イン
バーり等の回路素子を高集積化して設けることを目的と
している。
本発明は基板上の積層型のIGFのソースまたはドレイ
ンに連結してキャパシタの等価回路で示される固体表示
複合半導体装置に関する。
本発明はかかる複合半導体装置を71−リノクス構造に
基板上に設け、固体表示型のディスプレイ装置を設りる
ことを特徴としている。
平面型の固体表示装置を設ける場合、この表示部を複数
の絵素とし、それをマトリックス構成させ、任意の絵素
をその周辺部に設りられたデコーダ、ドライへの論理回
路により制御してオンまたはオフ状態にするには、その
絵素に対応したIG+?およびインバータ、抵抗等を同
一プロセス、同一構造で作ることを必要としていた。そ
してこのIGFに制御信号をl’yえて、それに対応し
た絵素をオンまたはオフさせたものである。
この液晶表示またはエレクトロクロミック表示素子はそ
の等価回路としてキャパシタ(以下Cという)にて示す
ことができる。このためIGFとCとを例えば2×2の
7トワツクス構成(40)せしめたものを第1図(A)
に示す。
第1図(A)において、マトリックス(40)の1個の
番地は1個のIGF (10)と1個のc (31)に
より1個の絵素を構成させている。これをピノ1−綿の
行に(51)、<52)としてデコーダ、ドライバ回路
(44)に連結し、他方、ケイ1−を列(41)、< 
42 )(ワード)とし、デコータ、ドライバ回路(以
−トD11回路という><43)を連結して設りたちの
である。
すると、例えば(51)、< 41 )を111とし、
(52)、(42)を10」とすると、IGF (10
)はオンとなり、IGI’ (10’)等の他のIGF
はオフとなる。そして(2,1)番地のみを選択してオ
ンとし、電気的にC(31)として等価的に示される表
示部を選択的にオン状態にすることができる。
本発明は、この7トリノクス構成されたIGPに対し、
71−リノクス部内のIG++のチャネル形成領域(以
下CFI?という)をアモルファスまたはセミアモルフ
ァス構造(以下単にアモルファス構造という)を有する
珪素とし、そのオフ電流を10−9〜IQ−11人に少
なくさせた。さらに加えて、DR回路のIGFにはCF
Rはレーザアニールプロセスを用い−で半導体を単結晶
または多結晶構造に変成せしめて周波数特性を向上せし
め、5かっカントオフ周波数を30〜80MIIzにま
で向上させたものである。このCFRを構成する第4の
半導体は水素または弗素が添加された珪素を主成分とす
る珪素、ケルマニュームの半導体を用いている。さらに
本発明は一般にキャリア移動度(0,01〜I an!
 V / sec )が小さいという欠点を有する非単
結晶半導体を一方ではそのままアモルファス構造として
その特長であるオフ電流の少ない特性を積極に用いた。
さらに017回路はマトリックスに対し電流を多量に高
速で通さなければならないため、その縦チャネル型IG
Fの第4の半導体をレーザアニールして単結晶化して、
その電子のキャリア移動度を100〜500−ν/se
cとしてそれぞれのIGFを使い分りで固体表示装置を
構成せしめたものである。
本発明は第1図(B >、< C)、(D、)に示すご
とく、同−基板上にう一コーダ、ドライバ(43)、<
44)を構成せしめるため、他の絶縁ゲイト型半導体装
置(10)および他のデプレッション型インバータ(6
,0)、を(D)に、またエンヘンスメント型インバー
タ(60)を(C)にそれぞれ示し、これらを本発明に
おいては同一基板上に設LJることを目的としている。
かくすることにより、本発明をその設計仕様に基づいて
組め合わせることにより、ブラウン管に代わる平面テレ
ビ用の固体表示装置を作ることができた。
第2図は第1図(B)に示される本発明の積層型IGF
の縦断面図およびその製造工程を示したものである。こ
の図面は一つのIGFを作製する製造例を示すが、同一
基板に複数ケ作る場合もまったく同様である。
図面において、絶縁基板例えば石英ガラスまたはホウ珪
酸ガラス基板上に第1の導電膜(2)〈以下E1という
)を下側電極、リードとして設けた。
この実施例では酸化スズを主成分とする透光性導電膜を
0.5μの厚さに形成している。これに選択エッチ■を
施した。さらにこの上面にNまたはP型の導電型を有す
る第1の非単結晶半導体(2)(以下単にSlという)
(電気伝導度10−3〜102(Ωcm)”’)を10
00〜3000人、第2の不純物の添加のないまたはB
が5PPM以下に添加された半導体またはSixC1−
x (0<x<1)の絶縁体(4)く以下単一に52と
いうXo、3〜3μ)、第1の半導体と同一導電型を有
する第3の半導体(5)(以下単にS3という)(0,
1〜0.5μ)を積層して積層体(スフ・ツク即ちSと
いう)を設けた。この積層によりNIN、 pH’構造
(■は絶縁体または真性半導体)を有せしめた。
図面においては上面にITO(M化インジューム・スズ
)、MoSi、 、 Ti5iL+ WSiL+ W+
 Ti + Mo、 Cr等の耐熱性金属導体((5)
をここではCrを電子ビーム蒸着法により0.2μの瞭
さに積層した。さらに積層体をさらにPJ<L、寄生容
量を減少させるため、予めしl’ CVD法(減圧気相
法)、 PCVI)法または光CVD法により0.3〜
・1μの厚さに酸化珪素腺(7)を形成することはf1
効である。pcvu法の場合ばN、OとS + 114
との反応を25(1°cで行わしめて作製した。
このN、11をN”NまたはfpとしてN” NINN
+、 P+門pHf(Iは絶縁体または真性半導体)と
してPまたはNと電極との接触抵抗を下げることは有効
であ7た・ さらに第2図(B)において、マスク■を用いて選択エ
ノヂング法により絶縁1t!!(7)を除去し、さらに
S’0JIN (7)をマスクとしてその下の導体(6
)、S3.S2およびSlを除去し、残った積層体を互
いに概略同一形状に異方性エッチをして形成した。すべ
て同一・マスクでプラスマ気相エッチ例えば肝気体また
はC1↓4 oLの混合気体を用い、0.1〜0.5t
orr 30りとし゛ζζニッチ度1500人/分とし
た。
この後、これら積層体Sl (13)、S2 (14)
、S3 (15)、導体(23)、絶縁体(24)を覆
ってチャネル形成領域を構成する真性またはPまたはN
型の非単結晶半導体を第4の半導体として積層きゼた。
この第4の半導体は、基板上にシランのグロー放電法(
PCVD法、光CVD法、LT CVD法(IIOMO
CVD法ともいう))を利用して室温〜500℃の温度
、例えばPCVD法における250℃、O,1torr
、 IOW、 13.56MIIzの条件下にて設けた
もので、酸素、窒素濃度を5×10’ cm−ヨ以下に
した非晶質(アモルファス)または半非晶質(セミアモ
ルファス)構造の非単結晶珪素半導体を用いている。本
発明においてはアモルファス半導体(以下SASという
)を中心として示す。
さらにその上面に同一反応炉にて第4の半導体表面を大
気に触れさせることなく窒化珪素験(16)を光CVD
法にてシラン(ジシランでも可)とアンモニアとを水銀
励起法の気相反応により作製し、厚さは300〜200
0人とした。
この絶縁膜は13.56MH2〜2.45GH2の周波
数の電磁エネルギまたは光エネルギにより活性化してD
MS(11□Si (C1l、)□)のごときメチルシ
ランの化学気相反応法により炭化珪素を形成してもよい
また、I’CVD法により窒化珪素を形成させてもよい
すると52 (14)の側周辺では、チャネル形成領域
(9)、(9りとその上のゲイト絶縁物(26)として
の絶縁物(1G)を形成させた。第4の半導体はSl、
S3とはダイオード接合を構成させている。
さらにこのCFR用の半導体を単結晶化するためにばレ
ーザ光を照射した。ここではYAGレーザ(波長1.0
6μ繰り返し周波数3KIIz操作スピード30cm/
sec平均出力2W光径250μφ)とした。するとこ
の第4の半導体のうちレーザ光の照射された部分のみが
アニールされ、単結晶または多結晶化される。この時こ
の第4の半導体がその上面をゲイ1−絶縁膜により包ま
れているため、大気と触れることなく、またアニールを
スタックの上部より下方向にするため結晶性がよく、実
質的に単結晶化されることが可能であった。さらにこの
YAG レーデのレーデ゛に−ルは基板を移動させるこ
とにより光の照射する領域を選択的にCFRのみとする
ことが可能である。このため、1つの基板のうらの特に
必要なOR回路のIGFの第4の半導体のみを選択的に
単結晶または多結晶化させることができるという大きな
特長を有する。
第2図CB)において、第1のIGFはレーザアニール
することなく、また第2のIGFはレーザアニールを行
った後、次の工程としてさらに第3のマスク■により電
極穴開けを行い、この後この積層体上の窒化珪素膜(1
6)を覆って第2の導電膜(17)を0.3〜1μの厚
さに形成した。
この導電膜(17)はITO’ (酸化インジューム・
スズ)のごとき透光性導電膜、 Ti5il、MoSi
、 、WSi、 。
W + T i+ M o等の耐熱性導電膜としてもよ
い。ここではPまたはN型の不純物の多量にドープされ
た微結晶珪素半導体(電気伝導度1〜100(0cm)
”)をP’CV D法で作った。即ち、0.3 μの厚
さにリンが1%添加され、かつ微結晶性(粒径50〜3
00人)の非単結晶半導体を11 CV D法で作製し
た。
この後この上面にレジスト(18)を形成した。
さらに第2図<C>に示されるごとく、第4のフ、t 
I・リソグラフィ技術により垂直方向よりの異方性エッ
チを行った。即ち例えばCFよCIL+ CF、 +0
. +11F等の反応性気体をプラズマ化し、さらにこ
のプラズマを基板の−に方より垂直に矢印(28)のご
とくに加えた。すると導体(17)は、平面」−は厚さ
く0.3/ノ)をエッチするとこの被膜は除去されるが
、側面では、1IIJ1一体の厚さおよび被膜の厚さの
合計の2〜・3μを垂直方向に有する。このため図面に
示すごとき垂直方向よりの異方性エッチを行うと、破線
(3B)、<38 ’)のごとくにこれら導体をマスク
(18)のある領域以外にも残すことができた。
その結果、積層体の側周辺のみに選択的にディト電極を
設Ljることができた。さらにこのゲイト電極は第3の
半導体の」三方には存在ゼす、結果として第3の半導体
とゲイト電極との寄生容置を実質的にないに等しくする
ことができた。
かくして第2図(C)をi4た。
第2図(C)の)]l而図を第2図(D)として示す。
番号はそれぞれ対応させ°ζいる。
第2図(C)、< i) )にて明らかなごとく、IG
I’(10)はチャネルはCFR(9)、<9’)と2
つを有し、ソースまたはドレイン(13)、ドレインま
たはソース(15)を有し、ゲイト(20)、<20’
)を有する。S3の電極(19)はリード(21)に延
在し、Slのリー=ドは(22)により設けである6[
aJち図面では2つのIGFを対として設けることがで
きる。これは2つのIGFのチャネル間の32の半導体
または絶縁体が10μ以上の中を32が有すれば数十M
Ωの抵抗を有し、実質的に独立構成をし得るためであり
、この構造は結晶半導体とはまったく異なった構造を有
せしめることができた。
かくしてソースまたはドレインをSl (13)、チャ
ネル形成領域(9)、(9’)を有するS4 (25>
、I・ルインまたはソースをS3 (15)により形成
せしめ、グーヤネル形成領域側面にはゲイト絶縁物(2
6)、その外側面にゲイト電極(20>、<20’)を
設けた積層型のIGF (10)を作ることができた。
この発明において、チャネル長、チャネ/l−中はS2
 (14)の厚さで決められ、0.1〜3μここでは1
.0μ、またIO〜100μここ°ぐは3oitとした
。さらに第4の半導体はアモルファス半導体の移動度が
0.01〜1cIII■/secであるが、カットオフ
周辺部は10〜15M112を有していた。同時にオフ
電流は10’Aでありされめて少なかった。さらに第2
図(B)におい′ζレーザアニールとして第4の半導体
を単結晶化さ・lた時、キャリア移動度は20〜100
cl+ V / secと30〜100倍にまで向上し
、この半導体も単結晶または一部が多結晶になっており
、結晶構造が明らかにアモルファス構造とは違っていた
。このため、IGFのカットオフ周辺部は40〜80M
1lz−tl−有していた。しかしオフ電流も10−’
Aとレーザアニールを行わない場合と比較して100倍
に大きくなっていた。
S4 (1G)にホウ素不純物を被膜形成の際わずか(
0,03〜3r’PM)添加して真性またはP半導体と
してスレッシュボールド電圧の制御を行うことは有効で
あった。
第3図は第2ν1に示した本発明のIGFを用いた第1
図(A)の表丞パネルの一部の縦断面図を示したもので
ある。
第3図(A)は第1図のIGF (10)、<10’)
、キャパシタ(31)、<31’)の上側電極(第3図
では)側Gこ設けられている)(32)、<32’)を
示したものである。
第3図(A)の平面図のA−A’、B−B’の縦断面図
を(B )、(c )に示す。
図面において、si (13)、S2’ (14)、5
3(15)の積層体に対し、S4 (25)はアモルフ
ァス半導体を用いており、特に水素化アモルファス珪素
をここでは用いオフ電流を1O−8A以−トにした。さ
らにICFの下側電極は2つ(12)、<12’)が設
けられてむする。
上側電極(19)は、X方向にリーF、 (51)とし
−ζ設けられている。ゲイト電極(20)、<20’)
は2つのIGF (10)、(10’)領域(第3図(
A)での破線で囲まれた領域(10)、<10’))を
除き、リード(41)、<42)をY方向に構成してい
る。下側電極(12)、(12’)&よさらに延在して
キャパシタの一方の電極(32)、< 32′)になっ
ている。かくしてX方向、Y方向に71−リックス構成
を有し、lTr/絵素構造を有せしめることができた。
(31)、(31’)の領域に表示体−〇ある例えば液
晶またはクロミンク体が充填され、(31)の領域をI
GF (10)、<10’)のオン、オフにより制御を
行なわしめた。
第3図においてs3 (15)上にはIGFの設けられ
ている領域のめに金属導体(23)およびこの導体およ
びこの導体のないS3 (15)<第3図(C))を覆
って絶縁体(24)を設けである。即ち第2図の34が
単結晶または多結晶化されたIGFと第3図のIGFと
が同一構造を有せしめている。また第3図より明らかな
ごと< 、S4 (25)は実質的に真性のアモルファ
ス半導体であるため、Y方向に配列された+C++間に
は、S4が残存していても10μ以上離れれば“1−分
絶縁竹となりアイソレイションが不要である。このため
にY方向のlGPは50μ以上互いに81を間し−(X
方向の配線(51)e(52)を設けた。また図面にお
いて、表示部(32)以外のリード(51)。
(41)、<42)を絶縁膜(72>、(73)で覆う
ことは有効である。
さらに第3図より明らかなごとく、このディスプレイの
IG++の必要な面積は全体の1%以下である。表示部
は91%、リード部8%となる。このことは、対を為す
IGFを用いるに加え、チャネル長の短いIGFである
ため基板上におけるIGFの構成に必要な面積を少なく
できた。かつフ第1・リソグラフィの精度が動作周波数
の上限を限定しないことという他の特長を有する。
第3図における動作の概要を第1図(A)に対応して示
す。NチャネルIGFにおいて、これらIGFはすべて
ノーマリ・オフであるため、X方向のリード(41)、
(42)、 Y方向のリード(51)、< 52 )が
電圧を双方に加えた時「1」を、また一方のみの印加ま
たは印加なしの場合に−は「0」を有せしめることがで
きた。
さらにこれらの絵素を高周波で動作させるため、IGF
の周波数特性がきわめて重要であるが、本発明(7)I
GFはV、、=5VIV、、 =5Vニおいてカソトオ
フ周波数10M1lz以上(14,5MHz >(Nチ
ャネルIGF )を有せしめることができた。V、H=
0.2〜2vにすることが54 (25)への添加不純
物の濃度制御で可能となった。
周辺a1≦のデコーダ、トライバに必要なIGI’ (
10)(B)、抵抗インバータ(C)につき本発明のI
GPを以下に記す。
第1図(C)、(D )のインバータ(60)の縦断面
図を第4図に示す。
この第4図のIGIiの54特にドライバ用のIGFの
CFR(9)、(9” )は単結晶または多結晶半導体
が設けられており、周波数特性の向上を図っている。
第4図(A)および(B’)においてIGFは第2図(
C)、(f) ) とその番号を対応させている。ドラ
イバIGF (61)は左側のIGFを、ロードIG’
Fは右側のIGFを用いた。第4図(A)ではロードの
ゲイト電極(2+1)とV (65)とを連続させるエ
ンヘンスタン1型(第1図(C))、また第4図(B)
は出力(66)とゲイト電極(20)とを連続させたデ
ィプレッション型のインハ〜り(第1図(D))を示す
さらにこの・インバータ(60)の出力は(66)ヨり
なり、この基板−にの2つのIGF (61)、<64
)を互いに離間することなく同一半導体ブロック(13
入(14)、< 15 )に複合化して設けたことを特
長としている。
この第4図(A)のインパークは上側電極(23)。
(23’)を2つのFETとして独立せしめ(19)、
<19’)とした。かくすると1つのIGF (64>
(ロード)をコンタクト (19入電極(23)、ドレ
イン(15)、チャネル(9)、ソース(13)、電極
(12)即ち出力(66)かつ他のIGF (ドライバ
)の電極(2)、ドレイン(13)、単結晶または多結
晶半導体により設けられたチャネル(9′〉、ソース(
15’)、電極(23’)、コンタクI−(6B)とし
て設けることが可能となる。
その結果、2つのIGFを1つの31〜S3のブロック
と一体化してインバータとすることができた。
また第4図1(B)は下側電極を2つに分割したもので
ある。即ち1つのIGFロード(64)でvDO(65
)、下側電極(12)、ドレイン(13)、チャネル(
9)、ソース(5)、電極(23)即ち出力(66)、
伯のIGF (ドライバ八61)でのドレイン(15)
、単結晶または多結晶半導体により設けられたチャネル
(9′)、ソース(13)、電極(12’)、v、 (
68)よりなり、人力((i7)をゲイト電極(20’
)に出力(66’)を83より引き出さ、1!た。
715だ、+tC抗は第21&I (I))、(LE)
および第4図においてり゛−イトに加える電圧に無関係
に54 (25)のバルク成分の11(抗率で決められ
る。即ちゲイ1−電極に加えられる電圧に無関係に34
のバルク成分の低抗率で決められる。即ちゲイト電4り
4を設けない状態でSl、S2.S3を積層すればよい
。またこの抵抗値はS2の抵抗イ4とその厚さ、基板−
にに占める面積で設ロ1イ1杯にiメLっで決めればよ
い。
さらにそのllj: I)’j値の制御にアモルファス
構造を用いる場合、;1;たはレーザアニールにより単
結晶または多結晶414造を用いることにより使い分L
)ることは自分J′□ごある。
かくのごとく本発明は縦チャネルであり、1つの基板に
第1のIGIiはCF l?に単純になった半導体とし
、他の第2のICPは単結晶または他結晶構造とした。
特に固体表示装置において、表示部の絵素の制御のIG
IiはCTI+にアモルファス半導体を用い、またDl
r部のIGI’には単結晶または多結晶を用いたことに
よりそれぞれのIG’Fの特長を相乗的に導出させ、総
合半導体装置としたのが本発明の特長である。
本発明にお4Jる第3図のディスプレイは、1つの電極
(32)が一つの絵素の大きさを決定する。
カリキュレイク等においては0.1〜51φまたは矩形
を有している。しかし第1図のごとき走査型の方式にお
いて、10〜5000 pD の71−リノクス状の絵
素として約tgoo x約1000とした。液晶の表示
部(31)はこの基板上にキャパシタの他の電極として
設けた。即ち他方の電極をITO等の透明電極を接地し
めて有するガラス板とし、このガラス板と第3図(A)
の基板とを0.01〜1mmの間隙を有セしめて対応さ
せ、そこに例えばネマチック型の液晶を注入して設りた
またこのディスプレイをカラー表示してもよい。
さらに例えばこれらの絵素を三重にフィルタを用いて分
離して作製してもよい。そして赤緑青の3つの要素を交
互に配列せしめればよい。
そのため耐圧20〜30V、V %−4〜4vの範囲で
例えば1±0.2vとして制御作製できた。さらに周波
数特性がチャネル長が0.1〜1μのマイクロチャネル
のため、これまでの非単結晶半導体を用いた横チャネル
型の絶縁ゲイト型半導体装置の50倍の10M1lz以
、トを得ることができた。またS2が絶縁性の場合は耐
月二4〜50v、カットオフ周波数50MIIZ以上を
有することができた。
また逆方向リークは、第1図に示ずようなSlまたはS
3を5ixC1−)< (0< x < 1 例えばX
=0.2)とすることにより、さらにS2を絶縁物化す
ることによりごの81、S3の不純物が32に流入する
ことが少なくなり、ごのN−I接合またはP−−1接合
のリークは逆方向にIOVを加えても10nA/cJ以
下であった。これは単結晶の逆リークよりもさらに2〜
3桁も少なく、アモルファス構造を含む非単結晶半導体
腸有の物性を積極的に利用したことによる好ましいもの
であった。
さらに高温での動作において、電極の金属が非単結晶の
31、S3内に混入して不良になりやすいため、この電
極に密接した側を5ixC1−x(0< x < 1例
えばx −0,2)とした。その結果150℃で100
0時間動作させたが何等の動作不良が1000素子を評
価しても見られなかった。これはこの電極に密接してア
モルファス珪素のみで31またはS3を形成した場合、
150℃で10時間も耐えないことを考えると、きわめ
て市1い信頼性の向上となった。
さらにかかる積層型のIGFのため、従来のように高精
度のフォトリソグラフィ技術を用いることなく、基板特
に絶縁基板上に複数個のIGF 、抵抗、キャパシタを
作ることが可能になった。そして液晶表示ディスプレイ
にまで発展させることが可能になった。
本発明における非単結晶半導体は珪素、ゲルマニューム
または炭化珪素(SixC1−×0 < x < 1 
)、絶縁体は炭化珪素または窒化珪素を用いた。
【図面の簡単な説明】
第1図は本発明による絶縁ゲイト型半導体装置、インバ
ータ、キャパシタまたは絶縁ゲイト型半導体装置とキャ
パシタとを絵素としたマトリックス構造の等価回路を示
す。 第2図は本発明の積層型絶縁ゲイト型半導体装置の工程
を示す縦断面図である。 第3図は本発明の積層型絶縁ゲイト型半導体装置とキャ
パシタまた表示部とを一体化した平面ディスプレイを示
す複合半導体の縦断面図である。 第4図は本発明の積層型絶縁ゲイト半導体装置のインバ
ータ構造を示す。 特許出願人 ぷIl’1l (C) イd(の 河4い

Claims (1)

  1. 【特許請求の範囲】 1、絶縁表面を有する基板上または基板上の電極上の第
    1の半導体上に第2の半導体または絶縁体および第3の
    半導体を概略同一形状に積層した積層体を有し、前記第
    1および第3の半導体をし′ζソースおよびドレインを
    構成せしめ、前記積ノ一体の側部に隣接して第4の単結
    晶半導体をチャネル形成領域を単結晶または多結晶橘造
    を有して構成して設け、該第4の半導体上にゲ伺・絶縁
    膜と該ゲイト絶縁膜上に隣接してディト電極を設けた第
    1の絶縁ゲイト型半導体装置と、前記基板と同一基板上
    に前記絶縁ディト型半導体装置と同一積層体構造を有し
    、かつ前記第4の半導体のチャネル形成領域をアモルフ
    ァスまたはセミアモルファス構造を有して設けられた第
    2の絶縁ゲイト型半導体装置とを有することを特徴とす
    る絶縁ゲイト型半導体装置。 2、特許請求の範囲第1項において、固体表示装置にお
    ける紹1の絶縁ゲイト型半導体装置は周辺回路に設けら
    れ、第2の絶縁ゲイト型半導体装置は絵素を制御する絶
    縁ディト型半導体装置として設けられたことを特徴とす
    る絶縁ゲイト型半導体装置。 3、基板または基板上の下側電極上に第1の半導体、第
    2の半導体および第3の半導体を概略同一形状に積層し
    て有し、前記第1および第3の半導体をしてソースおよ
    びドレインを構成せしめ、前記第2の半導体の2つの側
    周辺のそれぞれのチャネル形成用側面上にゲイト絶縁膜
    と該ゲイト絶縁股上に隣接してそれぞれのディト電極を
    設けたことを特徴とする絶縁ゲイト型半導体装置。
JP58234100A 1983-12-12 1983-12-12 絶縁ゲイト型半導体装置 Pending JPS60124963A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58234100A JPS60124963A (ja) 1983-12-12 1983-12-12 絶縁ゲイト型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58234100A JPS60124963A (ja) 1983-12-12 1983-12-12 絶縁ゲイト型半導体装置

Publications (1)

Publication Number Publication Date
JPS60124963A true JPS60124963A (ja) 1985-07-04

Family

ID=16965620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58234100A Pending JPS60124963A (ja) 1983-12-12 1983-12-12 絶縁ゲイト型半導体装置

Country Status (1)

Country Link
JP (1) JPS60124963A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178554A (ja) * 2011-02-02 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体メモリ装置
JP2012178555A (ja) * 2011-02-02 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体メモリ装置
JP2018201057A (ja) * 2009-10-30 2018-12-20 株式会社半導体エネルギー研究所 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5874067A (ja) * 1981-10-29 1983-05-04 Semiconductor Energy Lab Co Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5874067A (ja) * 1981-10-29 1983-05-04 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018201057A (ja) * 2009-10-30 2018-12-20 株式会社半導体エネルギー研究所 半導体装置
JP2012178554A (ja) * 2011-02-02 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体メモリ装置
JP2012178555A (ja) * 2011-02-02 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体メモリ装置

Similar Documents

Publication Publication Date Title
JPH02210330A (ja) 液晶電気光学装置
JPS599941A (ja) 薄膜半導体装置の製造方法
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
JPS60124963A (ja) 絶縁ゲイト型半導体装置
JP2564501B2 (ja) 半導体装置
JP3105408B2 (ja) 液晶表示素子
JP2616755B2 (ja) 半導体装置
JPH02230130A (ja) 液晶電気光学装置
JP2564502B2 (ja) 半導体装置
JPS6366428B2 (ja)
JPH07122718B2 (ja) 液晶表示装置
JPS60164361A (ja) 絶縁ゲイト型半導体装置およびその作製方法
JPS6076169A (ja) 絶縁ゲイト型半導体装置
JPS6076167A (ja) 絶縁ゲイト型半導体装置
JP2816421B2 (ja) 液晶電気光学装置
JPS60124974A (ja) 絶縁ゲイト型半導体装置作製方法
JPS60124973A (ja) 絶縁ゲイト型半導体装置
JP2535721B2 (ja) 絶縁ゲイト型半導体装置
JPH06204480A (ja) 半導体装置
JP3011210B2 (ja) アクティブマトリックス基板の製造方法
JPH0465550B2 (ja)
JPH05257163A (ja) 複合半導体装置
JPS6076168A (ja) 絶縁ゲイト型半導体装置作製方法
JP2564503B2 (ja) 半導体被膜作製方法
JPH0466004B2 (ja)