JP2535721B2 - 絶縁ゲイト型半導体装置 - Google Patents
絶縁ゲイト型半導体装置Info
- Publication number
- JP2535721B2 JP2535721B2 JP5164285A JP16428593A JP2535721B2 JP 2535721 B2 JP2535721 B2 JP 2535721B2 JP 5164285 A JP5164285 A JP 5164285A JP 16428593 A JP16428593 A JP 16428593A JP 2535721 B2 JP2535721 B2 JP 2535721B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- igf
- insulator
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は基板上の非単結晶半導体
を用いた絶縁ゲイト型半導体装置（以下ＩＧＦという）
に関する。
を用いた絶縁ゲイト型半導体装置（以下ＩＧＦという）
に関する。
【０００２】
【発明が解決しようとする課題】本発明はこのＩＧＦに
対し、少なくとも３層に積層させた積層体の側周辺に設
けられた基板上面に対し垂直または概略垂直に設けられ
たチャネル形成領域を構成する半導体をアモルファスま
たはセミアモルファス構造の半導体に強光またはレーザ
光を照射してキャリアの移動方向に長軸を有する多結晶
構造に変成して設け、より高い周波数動作をさせること
を目的とする。
対し、少なくとも３層に積層させた積層体の側周辺に設
けられた基板上面に対し垂直または概略垂直に設けられ
たチャネル形成領域を構成する半導体をアモルファスま
たはセミアモルファス構造の半導体に強光またはレーザ
光を照射してキャリアの移動方向に長軸を有する多結晶
構造に変成して設け、より高い周波数動作をさせること
を目的とする。
【０００３】
【課題を解決するための手段】本発明は前記課題を解決
するため、第１の半導体、第２の半導体または絶縁体、
第３の半導体を、第２の半導体または絶縁体に接して第
１の半導体および第３の半導体が設けられており、第１
の半導体および第３の半導体をしてソースおよびドレイ
ンを構成せしめ、前記第１の半導体、第２の半導体また
は絶縁体、第３の半導体の側部に隣接して第４の半導体
と、前記第４の半導体上にはゲイト絶縁膜とゲイト電極
とが設けられており、前記第４の半導体のチャネル形成
領域を構成する部分はソースからドレインに移動するキ
ャリアの方向に結晶成長を有しており、前記チャネル形
成領域の側周辺にはアモルフアス構造によるアイソレイ
ション領域が設けられている構造の半導体装置とした。
するため、第１の半導体、第２の半導体または絶縁体、
第３の半導体を、第２の半導体または絶縁体に接して第
１の半導体および第３の半導体が設けられており、第１
の半導体および第３の半導体をしてソースおよびドレイ
ンを構成せしめ、前記第１の半導体、第２の半導体また
は絶縁体、第３の半導体の側部に隣接して第４の半導体
と、前記第４の半導体上にはゲイト絶縁膜とゲイト電極
とが設けられており、前記第４の半導体のチャネル形成
領域を構成する部分はソースからドレインに移動するキ
ャリアの方向に結晶成長を有しており、前記チャネル形
成領域の側周辺にはアモルフアス構造によるアイソレイ
ション領域が設けられている構造の半導体装置とした。
【０００４】また本発明装置の第２の半導体または絶縁
体を特に炭化珪素または窒化珪素とし、これに隣接した
ゲイト絶縁膜としての窒化珪素または炭化珪素にはさま
れた第４の半導体はアモルファスまたはセミアモルファ
ス半導体をレーザアニールにより多結晶に変成せしめる
ことにより、このチャネル形成領域でのキャリアの移動
度を１００〜５００ｃｍ２Ｖ／ｓｅｃと、従来のアモル
ファス構造の場合の０．０５〜１ｃｍ２Ｖ／ｓｅｃの５
０〜１００倍とすることも可能である。その際、レーザ
光の照射方向が電流の向きと同一にすることがこの半導
体装置の場合構造上可能である為、チャネル形成領域で
のキャリア移動度は安定して４００〜５００ｃｍ２Ｖ／
ｓｅｃという値が得られている。これはレーザアニール
を行う際、結晶軸方向（１，０，０）が電流の向きと一
致する為である。さらにその際、この単結晶化された半
導体と同時に第２の積層体も単結晶化されることを防ぎ
十分な絶縁性および耐圧を有せしめるため、アモルファ
ス構造の酸化珪素、炭化珪素または窒化珪素の絶縁体と
したことを特徴としている。
体を特に炭化珪素または窒化珪素とし、これに隣接した
ゲイト絶縁膜としての窒化珪素または炭化珪素にはさま
れた第４の半導体はアモルファスまたはセミアモルファ
ス半導体をレーザアニールにより多結晶に変成せしめる
ことにより、このチャネル形成領域でのキャリアの移動
度を１００〜５００ｃｍ２Ｖ／ｓｅｃと、従来のアモル
ファス構造の場合の０．０５〜１ｃｍ２Ｖ／ｓｅｃの５
０〜１００倍とすることも可能である。その際、レーザ
光の照射方向が電流の向きと同一にすることがこの半導
体装置の場合構造上可能である為、チャネル形成領域で
のキャリア移動度は安定して４００〜５００ｃｍ２Ｖ／
ｓｅｃという値が得られている。これはレーザアニール
を行う際、結晶軸方向（１，０，０）が電流の向きと一
致する為である。さらにその際、この単結晶化された半
導体と同時に第２の積層体も単結晶化されることを防ぎ
十分な絶縁性および耐圧を有せしめるため、アモルファ
ス構造の酸化珪素、炭化珪素または窒化珪素の絶縁体と
したことを特徴としている。
【０００５】また本発明の半導体装置を作製するとき、
第４の半導体をゲイト絶縁物で覆った後工程にレーザア
ニールを行うことにより、第４の半導体であるチャネル
形成領域を構成する半導体に水素または弗素が添加され
た半導体を主成分とする珪素、ゲルマニュームを用いて
いるため、レーザアニールによりこれら水素、弗素が結
晶粒界を偏析し、結晶粒界に特に多く存在する不対結合
手を中和することができ、ＩＧＦ特有の界面準位密度が
３×１０１１ｃｍ−２と小さくできるという特長を有し
ている。
第４の半導体をゲイト絶縁物で覆った後工程にレーザア
ニールを行うことにより、第４の半導体であるチャネル
形成領域を構成する半導体に水素または弗素が添加され
た半導体を主成分とする珪素、ゲルマニュームを用いて
いるため、レーザアニールによりこれら水素、弗素が結
晶粒界を偏析し、結晶粒界に特に多く存在する不対結合
手を中和することができ、ＩＧＦ特有の界面準位密度が
３×１０１１ｃｍ−２と小さくできるという特長を有し
ている。
【０００６】さらに、第２の半導体または絶縁体の膜厚
を１μまたはそれ以下として短チャネル長とした。その
結果、５０〜２００ＭＨｚの高いカットオフ周波数を有
せしめることができた。
を１μまたはそれ以下として短チャネル長とした。その
結果、５０〜２００ＭＨｚの高いカットオフ周波数を有
せしめることができた。
【０００３】３層に積層された積層体の２つの側周辺に
さらにチャネルを形成する単結晶または多結晶構造の半
導体を設け、この半導体を用いて２つのＩＧＦを作製す
ることにより、インバータ等の回路素子を高集積化して
設けることも可能である。
さらにチャネルを形成する単結晶または多結晶構造の半
導体を設け、この半導体を用いて２つのＩＧＦを作製す
ることにより、インバータ等の回路素子を高集積化して
設けることも可能である。
【０００７】
【実施例】図１は本発明思想を具体化した、一つの実施
例であり、積層型ＩＧＦの縦断面図およびその製造工程
を示したものである。この図面は同一基板上に図１
（Ｄ）に示すごとく４つのＩＧＦを設けているが、図１
（Ａ）（Ｂ）（Ｃ）はＩＧＦ（６２）（６３）の２つの
ＩＧＦを作製する製造例を示す。
例であり、積層型ＩＧＦの縦断面図およびその製造工程
を示したものである。この図面は同一基板上に図１
（Ｄ）に示すごとく４つのＩＧＦを設けているが、図１
（Ａ）（Ｂ）（Ｃ）はＩＧＦ（６２）（６３）の２つの
ＩＧＦを作製する製造例を示す。
【０００８】同一基板に１０２〜１０６ケのＩＧＦを作
る場合もまったく同様である。図面において、絶縁基板
例えば石英ガラスまたはホウ珪酸ガラス基板上に第１の
導電膜（２）（以下Ｅ１という）を下側電極、リードと
して設けた。この実施例では酸化スズを主成分とする透
光性導電膜を０．５μの厚さに形成している。これに選
択エッチを施した。さらにこの上面にＰまたはＮ型の
導電型を有する第１の非単結晶半導体（２）（以下単に
Ｓ１という）を１０００〜３０００Å、第２の半導体ま
たは絶縁体好ましくは絶縁体（４）（以下単にＳ２とい
う）（０．３〜３μ）、第１の半導体と同一導電型を有
する第３の半導体（５）（以下単にＳ３という）（０．
１〜０．５μ）を積層して積層体（スタック即ちＳとい
う）を設けた。この積層によりＮＩＮ，ＰＩＰ構造（Ｉ
は絶縁体）を有せしめた。
る場合もまったく同様である。図面において、絶縁基板
例えば石英ガラスまたはホウ珪酸ガラス基板上に第１の
導電膜（２）（以下Ｅ１という）を下側電極、リードと
して設けた。この実施例では酸化スズを主成分とする透
光性導電膜を０．５μの厚さに形成している。これに選
択エッチを施した。さらにこの上面にＰまたはＮ型の
導電型を有する第１の非単結晶半導体（２）（以下単に
Ｓ１という）を１０００〜３０００Å、第２の半導体ま
たは絶縁体好ましくは絶縁体（４）（以下単にＳ２とい
う）（０．３〜３μ）、第１の半導体と同一導電型を有
する第３の半導体（５）（以下単にＳ３という）（０．
１〜０．５μ）を積層して積層体（スタック即ちＳとい
う）を設けた。この積層によりＮＩＮ，ＰＩＰ構造（Ｉ
は絶縁体）を有せしめた。
【０００９】図面においては上面にＩＴＯ（酸化インジ
ューム・スズ）、ＭｏＳｉ２，ＴｉＳｉ２，ＷＳｉ２，
Ｗ，Ｔｉ，Ｍｏ，Ｃｒ等を主成分とする耐熱性金属導体
（６）をここではＣｒをＰＣＶＤ法により０．２μの厚
さに積層した。さらにこの導体を選択的に第２のフォト
マスクを用いて除去した。次に積層体をさらに厚く作
るため、予めＬＰ ＣＶＤ法（減圧気相法）ＰＣＶＤ法
または光ＣＶＤ法により０．３〜１μの厚さに酸化珪素
膜（７）を形成しておいてもよい。ＰＣＶＤ法の場合は
Ｎ２ＯとＳｉＨ４との反応を２５０℃で行わしめて作製
した。
ューム・スズ）、ＭｏＳｉ２，ＴｉＳｉ２，ＷＳｉ２，
Ｗ，Ｔｉ，Ｍｏ，Ｃｒ等を主成分とする耐熱性金属導体
（６）をここではＣｒをＰＣＶＤ法により０．２μの厚
さに積層した。さらにこの導体を選択的に第２のフォト
マスクを用いて除去した。次に積層体をさらに厚く作
るため、予めＬＰ ＣＶＤ法（減圧気相法）ＰＣＶＤ法
または光ＣＶＤ法により０．３〜１μの厚さに酸化珪素
膜（７）を形成しておいてもよい。ＰＣＶＤ法の場合は
Ｎ２ＯとＳｉＨ４との反応を２５０℃で行わしめて作製
した。
【００１０】このＮ，ＰをＮ＋ＮまたはＰ＋ＰとしてＮ
＋ＮＩＮＮ＋，Ｐ＋ＰＩＰＰ＋（Ｉは絶縁体または真性
半導体）としてＰまたはＮと電極との接触抵抗を下げる
ことは有効であった。さらに図１（Ｂ）において、マス
クを用いて選択エッチング法により絶縁膜（７）を除
去し、さらにＳｉＯ２膜（７）をマスクとしてその下の
導体（６）、Ｓ３，Ｓ２およびＳ１を除去し、残った積
層体を互いに概略同一形状に形成した。すべて同一マス
クでプラズマ気相エッチ例えばＨＦ気体またはＣＦ４＋
Ｏ２の混合気体を用い、０．１〜０．５ｔｏｒｒ ３０
Ｗとしてエッチ速度２０００Å／分とした。
＋ＮＩＮＮ＋，Ｐ＋ＰＩＰＰ＋（Ｉは絶縁体または真性
半導体）としてＰまたはＮと電極との接触抵抗を下げる
ことは有効であった。さらに図１（Ｂ）において、マス
クを用いて選択エッチング法により絶縁膜（７）を除
去し、さらにＳｉＯ２膜（７）をマスクとしてその下の
導体（６）、Ｓ３，Ｓ２およびＳ１を除去し、残った積
層体を互いに概略同一形状に形成した。すべて同一マス
クでプラズマ気相エッチ例えばＨＦ気体またはＣＦ４＋
Ｏ２の混合気体を用い、０．１〜０．５ｔｏｒｒ ３０
Ｗとしてエッチ速度２０００Å／分とした。
【００１１】この後、これら積層体Ｓ１（１３）、Ｓ２
（１４）、Ｓ３（１５）、導体（２３）、絶縁体（２
４）を覆ってチャネル形成領域（以下ＣＦＲともいう）
を構成する真性またはＰ型の非単結晶半導体を第４の半
導体（Ｓ４）として積層させた。この第４の半導体は、
基板上にシランまたはジシランのグロー放電法（ＰＣＶ
Ｄ法）、光ＣＶＤ法、ＬＴ ＣＶＤ法（ＨＯＭＯ ＣＶ
Ｄ法ともいう）を利用して室温〜５００℃の温度例えば
ＰＣＶＤ法における２５０℃、０．１ｔｏｒｒ，３０
Ｗ，１３．５６ＭＨｚの条件下にて設けたもので、非晶
質（アモルファス）または半非晶質（セミアモルファ
ス）または多結晶構造の非単結晶珪素半導体を用いてい
る。本発明においてはアモルファスまたはセミアモルフ
ァス半導体（以下ＳＡＳという）を中心として示す。
（１４）、Ｓ３（１５）、導体（２３）、絶縁体（２
４）を覆ってチャネル形成領域（以下ＣＦＲともいう）
を構成する真性またはＰ型の非単結晶半導体を第４の半
導体（Ｓ４）として積層させた。この第４の半導体は、
基板上にシランまたはジシランのグロー放電法（ＰＣＶ
Ｄ法）、光ＣＶＤ法、ＬＴ ＣＶＤ法（ＨＯＭＯ ＣＶ
Ｄ法ともいう）を利用して室温〜５００℃の温度例えば
ＰＣＶＤ法における２５０℃、０．１ｔｏｒｒ，３０
Ｗ，１３．５６ＭＨｚの条件下にて設けたもので、非晶
質（アモルファス）または半非晶質（セミアモルファ
ス）または多結晶構造の非単結晶珪素半導体を用いてい
る。本発明においてはアモルファスまたはセミアモルフ
ァス半導体（以下ＳＡＳという）を中心として示す。
【００１２】さらにその上面に同一反応炉にて第４の半
導体表面を大気に触れさせることなく窒化珪素膜（１
６）を光ＣＶＤ法にてシラン（ジシランでも可）とアン
モニアとを水銀励起法の気相反応により作製し、厚さは
３００〜２０００Åとした。この絶縁膜は１３．５６Ｍ
Ｈｚ〜２．４５ＧＨｚの周波数の電磁エネルギまたは光
エネルギにより活性化してＤＭＳ（Ｈ２Ｓｉ（ＣＨ３）
２、ＭＭＳ（Ｈ３Ｓｉ（ＣＨ３））のごときメチルシラ
ンの化学気相反応法により炭化珪素を形成してもよい。
導体表面を大気に触れさせることなく窒化珪素膜（１
６）を光ＣＶＤ法にてシラン（ジシランでも可）とアン
モニアとを水銀励起法の気相反応により作製し、厚さは
３００〜２０００Åとした。この絶縁膜は１３．５６Ｍ
Ｈｚ〜２．４５ＧＨｚの周波数の電磁エネルギまたは光
エネルギにより活性化してＤＭＳ（Ｈ２Ｓｉ（ＣＨ３）
２、ＭＭＳ（Ｈ３Ｓｉ（ＣＨ３））のごときメチルシラ
ンの化学気相反応法により炭化珪素を形成してもよい。
【００１３】また、ＰＣＶＤ法により窒化珪素を形成さ
せてもよい。するとＳ２（１４）の側周辺では、チャネ
ル形成領域（９）、（９’）とその上のゲイト絶縁物
（２６）としての絶縁物（１６）を形成させた。第４の
半導体（Ｓ４）はＳ１、Ｓ３とはダイオード接合を構成
させている。
せてもよい。するとＳ２（１４）の側周辺では、チャネ
ル形成領域（９）、（９’）とその上のゲイト絶縁物
（２６）としての絶縁物（１６）を形成させた。第４の
半導体（Ｓ４）はＳ１、Ｓ３とはダイオード接合を構成
させている。
【００１４】さらにこのＣＦＲ用のアモルファス半導体
を多結晶化するためには、Ｑスイッチをかけずに基板を
２００〜３００℃とした後、レーザ光を照射した。これ
にＹＡＧレーザ（波長１．０６μ繰り返し周波数３ＫＨ
ｚ，操作スピード３０ｃｍ／ｓｅｃ，平均出力２Ｗ，光
径２５０μφ）とした。するとこの第４の半導体のうち
レーザ光の照射された部分のみがアニールされ、多結晶
化（平均結晶粒径５００Å以上、結晶粒径の長軸１〜５
μ、好ましくはソースからドレインに至る長さまたはそ
れ以上であること）（図１（Ｅ）（７０））される。も
ちろんこの多結晶の粒径がその巾においてチャネル領域
すべてを覆い厚さはＳ４の厚さを有する１つの多結晶と
なればさらに好ましいことはいうまでもない。このた
め、ソースからドレインに流れるキャリアは多結晶のグ
レインバウンダリ（粒界）を横切ることがなく、その移
動度は４００〜５００ｃｍ２Ｖ／ｓｅｃと高い値にする
ことができた。即ち、グレインバウンダリはたとえ形成
されていても、キャリアの流れに沿った方向に主として
成長し、加えてこのバウンダリは当初より存在する水
素、酸素が粒界での不対結合手と結合し中和し、再結合
中心の発生を最小にすることができた。
を多結晶化するためには、Ｑスイッチをかけずに基板を
２００〜３００℃とした後、レーザ光を照射した。これ
にＹＡＧレーザ（波長１．０６μ繰り返し周波数３ＫＨ
ｚ，操作スピード３０ｃｍ／ｓｅｃ，平均出力２Ｗ，光
径２５０μφ）とした。するとこの第４の半導体のうち
レーザ光の照射された部分のみがアニールされ、多結晶
化（平均結晶粒径５００Å以上、結晶粒径の長軸１〜５
μ、好ましくはソースからドレインに至る長さまたはそ
れ以上であること）（図１（Ｅ）（７０））される。も
ちろんこの多結晶の粒径がその巾においてチャネル領域
すべてを覆い厚さはＳ４の厚さを有する１つの多結晶と
なればさらに好ましいことはいうまでもない。このた
め、ソースからドレインに流れるキャリアは多結晶のグ
レインバウンダリ（粒界）を横切ることがなく、その移
動度は４００〜５００ｃｍ２Ｖ／ｓｅｃと高い値にする
ことができた。即ち、グレインバウンダリはたとえ形成
されていても、キャリアの流れに沿った方向に主として
成長し、加えてこのバウンダリは当初より存在する水
素、酸素が粒界での不対結合手と結合し中和し、再結合
中心の発生を最小にすることができた。
【００１５】この時この第４の半導体がその上面をゲイ
ト絶縁膜により包まれているため、大気と触れることな
く、またレーザアニールをスタックの上部より下方向に
下方向成長法により実施する。即ち、結晶化をする箇所
が上部に１つである。このため結晶成長が無理なく生
じ、結晶性がよく、レーザ光を照射した領域の深さ方向
での半導体を実質的に単結晶化させることも可能であっ
た。本発明の半導体においては多結晶化してもそのグレ
インは縦方向に形成させ、キャリアの移動をグレインバ
ウンダリが横切らないという特長を有する。これは積層
構造の縦チャネルＩＧＦの第４の半導体をレーザアニー
ルしたための固有の効果であると推定される。
ト絶縁膜により包まれているため、大気と触れることな
く、またレーザアニールをスタックの上部より下方向に
下方向成長法により実施する。即ち、結晶化をする箇所
が上部に１つである。このため結晶成長が無理なく生
じ、結晶性がよく、レーザ光を照射した領域の深さ方向
での半導体を実質的に単結晶化させることも可能であっ
た。本発明の半導体においては多結晶化してもそのグレ
インは縦方向に形成させ、キャリアの移動をグレインバ
ウンダリが横切らないという特長を有する。これは積層
構造の縦チャネルＩＧＦの第４の半導体をレーザアニー
ルしたための固有の効果であると推定される。
【００１６】さらにこのＹＡＧレーザのレーザアニール
は基板を移動させることにより光の照射する領域を選択
的にＣＦＲのみとすることが可能である。このキャリア
の移動を必要としない隣合ったＩＧＦの間はアモルファ
ス構造にて残し（図１（５９））ＩＧＦ間のアイソレイ
ションを行うことができた。
は基板を移動させることにより光の照射する領域を選択
的にＣＦＲのみとすることが可能である。このキャリア
の移動を必要としない隣合ったＩＧＦの間はアモルファ
ス構造にて残し（図１（５９））ＩＧＦ間のアイソレイ
ションを行うことができた。
【００１７】図１（Ｂ）において、、次の工程としてさ
らに第３のマスクにより電極コンタクト穴（１９）開
けを行い、この後、この積層体上のゲイト絶縁膜（２
６）を覆って第２の導電膜（１７）を０．３〜１μの厚
さに形成した。この導電膜（１７）はＩＴＯ（酸化イン
ジューム・スズ）のごとき透光性導電膜，ＴｉＳｉ２，
ＭｏＳｉ２，ＷＳｉ２，Ｗ，Ｔｉ，Ｍｏ，Ｃｒ等の耐熱
性導電膜としてもよい。ここではＰまたはＮ型の不純物
の多量にドープされた珪素半導体（電気伝導度１〜１０
０（Ωｃｍ）−１）をＰＣＶＤ法で作った。即ち、０．
３μの厚さにリンが１％添加され、かつ微結晶性（粒径
５０〜３００Å）の非単結晶半導体をＰＣＶＤ法で作製
した。
らに第３のマスクにより電極コンタクト穴（１９）開
けを行い、この後、この積層体上のゲイト絶縁膜（２
６）を覆って第２の導電膜（１７）を０．３〜１μの厚
さに形成した。この導電膜（１７）はＩＴＯ（酸化イン
ジューム・スズ）のごとき透光性導電膜，ＴｉＳｉ２，
ＭｏＳｉ２，ＷＳｉ２，Ｗ，Ｔｉ，Ｍｏ，Ｃｒ等の耐熱
性導電膜としてもよい。ここではＰまたはＮ型の不純物
の多量にドープされた珪素半導体（電気伝導度１〜１０
０（Ωｃｍ）−１）をＰＣＶＤ法で作った。即ち、０．
３μの厚さにリンが１％添加され、かつ微結晶性（粒径
５０〜３００Å）の非単結晶半導体をＰＣＶＤ法で作製
した。
【００１８】この後この上面にレジスト（１８）を形成
した。さらに図２（Ｃ）に示されるごとく、第４のフォ
トリソグラフィ技術により垂直方向よりの異方性エッチ
を行った。即ち例えばＣＦ２Ｃｌ２，ＣＦ４＋Ｏ２，Ｈ
Ｆ等の反応性気体をプラズマ化し、さらにこのプラズマ
を基板の上方より垂直に矢印（２８）のごとくに加え
た。すると導体（１７）は、平面上は厚さ（０．３μ）
をエッチするとこの被膜は除去されるが、側面では積層
体の厚さおよび被膜の厚さの合計の２〜３μを垂直方向
に有する。このため図面に示すごとき垂直方向よりの異
方性エッチを行うと、破線（３８）（３８’）のごとく
にこれら導体をマスク（１８）のある領域以外にも残す
ことができた。
した。さらに図２（Ｃ）に示されるごとく、第４のフォ
トリソグラフィ技術により垂直方向よりの異方性エッチ
を行った。即ち例えばＣＦ２Ｃｌ２，ＣＦ４＋Ｏ２，Ｈ
Ｆ等の反応性気体をプラズマ化し、さらにこのプラズマ
を基板の上方より垂直に矢印（２８）のごとくに加え
た。すると導体（１７）は、平面上は厚さ（０．３μ）
をエッチするとこの被膜は除去されるが、側面では積層
体の厚さおよび被膜の厚さの合計の２〜３μを垂直方向
に有する。このため図面に示すごとき垂直方向よりの異
方性エッチを行うと、破線（３８）（３８’）のごとく
にこれら導体をマスク（１８）のある領域以外にも残す
ことができた。
【００１９】その結果、積層体の側周辺のみに選択的に
ゲイト電極を設けることができた。さらにこのゲイト電
極は第３の半導体の上方には存在せず、結果として第３
の半導体とゲイト電極との寄生容量を実質的にないに等
しくすることができた。かくして図１（Ｃ）を得た。
ゲイト電極を設けることができた。さらにこのゲイト電
極は第３の半導体の上方には存在せず、結果として第３
の半導体とゲイト電極との寄生容量を実質的にないに等
しくすることができた。かくして図１（Ｃ）を得た。
【００２０】図１（Ｃ）は図１（Ｄ）の平面図のＡ−
Ａ’の縦断面を示す。番号はそれぞれ対応させている。
図１（Ｃ）（Ｄ）にて明らかなごとく、ＩＧＦ（６２）
（６３）はＣＦＲ（９）（９’）と２つを有し、ソース
またはドレイン（１３）、ドレインまたはソース（１
５）を共通に有している。また２つのゲイト（２０）
（２０’）を有する。Ｓ３の電極は耐熱性非反応性の金
属（２３）ここではＩＴＯ＋Ｃｒ（クロムを主成分とす
る金属をＣｒという）の積層体としてであり、さらにこ
こに多層膜用のコンタクト（１９）がリード（２１）に
延在し、Ｓ１のリードは（１２）により設けてある。即
ち図面では２つのＩＧＦを対として設けることができ
る。これは２つのＩＧＦのチャネル間のＳ２が絶縁性で
あり、１５μの巾をＳ２が有すれば数十ＭΩの抵抗を有
し、実質的に独立構成をし得るためであり、この構造は
結晶半導体とはまったく異なった構造を有せしめること
ができた。さらに図１（Ｄ）において、他の一対のＩＧ
Ｆ（６１）（６４）が平面図の上部に示されている。こ
のＩＧＦに対応したＣ−Ｃ´の縦断面図は図２（Ａ）に
示されている。
Ａ’の縦断面を示す。番号はそれぞれ対応させている。
図１（Ｃ）（Ｄ）にて明らかなごとく、ＩＧＦ（６２）
（６３）はＣＦＲ（９）（９’）と２つを有し、ソース
またはドレイン（１３）、ドレインまたはソース（１
５）を共通に有している。また２つのゲイト（２０）
（２０’）を有する。Ｓ３の電極は耐熱性非反応性の金
属（２３）ここではＩＴＯ＋Ｃｒ（クロムを主成分とす
る金属をＣｒという）の積層体としてであり、さらにこ
こに多層膜用のコンタクト（１９）がリード（２１）に
延在し、Ｓ１のリードは（１２）により設けてある。即
ち図面では２つのＩＧＦを対として設けることができ
る。これは２つのＩＧＦのチャネル間のＳ２が絶縁性で
あり、１５μの巾をＳ２が有すれば数十ＭΩの抵抗を有
し、実質的に独立構成をし得るためであり、この構造は
結晶半導体とはまったく異なった構造を有せしめること
ができた。さらに図１（Ｄ）において、他の一対のＩＧ
Ｆ（６１）（６４）が平面図の上部に示されている。こ
のＩＧＦに対応したＣ−Ｃ´の縦断面図は図２（Ａ）に
示されている。
【００２１】即ち、ＩＧＦ（６４）のＳ３（１５）に連
結した半導体（１６）とはコンタクト（１９”）が設け
られ、ＩＧＦ（６１）のＳ３に連結した導体（１６）を
有し、さらにＩＧＦ（６４）とＩＧＦ（６２）（６３）
は導体（１６）により互いに連結されている。この２つ
の導体（１６）（１６’）間（５８）はその下のＳ３が
アモルファスのため１０〜３０μあれば十分な絶縁性を
有しているため、特にアイソレイションが不要である。
勿論、図１の第２のフォトマスクの際、Ｓ３も選択的
に除去するとさらにアイソレイションを向上させ得好ま
しい。
結した半導体（１６）とはコンタクト（１９”）が設け
られ、ＩＧＦ（６１）のＳ３に連結した導体（１６）を
有し、さらにＩＧＦ（６４）とＩＧＦ（６２）（６３）
は導体（１６）により互いに連結されている。この２つ
の導体（１６）（１６’）間（５８）はその下のＳ３が
アモルファスのため１０〜３０μあれば十分な絶縁性を
有しているため、特にアイソレイションが不要である。
勿論、図１の第２のフォトマスクの際、Ｓ３も選択的
に除去するとさらにアイソレイションを向上させ得好ま
しい。
【００２２】さらに本発明におけるＩＧＦはチャネル形
成領域（９）（９’）（９”）（９”’）がレーザアニ
ールにより水素または弗素を含有し、多結晶構造を有し
ている。そしてこの多結晶は、互いにＳ４（２５）にお
けるアモルファス半導体領域（５９）により電気的にア
イソレイションがなされている。即ち、レーザアニール
を上方向よりレーザ光を照射して行うに際し、ＩＧＦを
構成する領域のみを選択的に照射して単結晶または多結
晶化せしめ、ＩＧＦ間のアイソレイション領域（５９）
はアモルファス状態を残存させることにより絶縁性を保
たせることが可能である。
成領域（９）（９’）（９”）（９”’）がレーザアニ
ールにより水素または弗素を含有し、多結晶構造を有し
ている。そしてこの多結晶は、互いにＳ４（２５）にお
けるアモルファス半導体領域（５９）により電気的にア
イソレイションがなされている。即ち、レーザアニール
を上方向よりレーザ光を照射して行うに際し、ＩＧＦを
構成する領域のみを選択的に照射して単結晶または多結
晶化せしめ、ＩＧＦ間のアイソレイション領域（５９）
はアモルファス状態を残存させることにより絶縁性を保
たせることが可能である。
【００２３】このことは単結晶半導体のみを用いて集積
化された半導体装置を設ける際のアイソレイション構造
と大きく異なるところである。さらにこの縦チャネル型
ＩＧＦにおいては、ゲイト電極を形成してしまった後、
Ｓ４のうちのゲイト電極で覆われていない領域に対して
Ｃ，Ｎ，Ｏをイオン注入またはスパッタして絶縁化され
たアモルファス領域にすることも有効である。
化された半導体装置を設ける際のアイソレイション構造
と大きく異なるところである。さらにこの縦チャネル型
ＩＧＦにおいては、ゲイト電極を形成してしまった後、
Ｓ４のうちのゲイト電極で覆われていない領域に対して
Ｃ，Ｎ，Ｏをイオン注入またはスパッタして絶縁化され
たアモルファス領域にすることも有効である。
【００２４】さらに図１（Ｅ）は図１（Ｄ）におけるＢ
−Ｂ´の縦断面図を示す。図面において下側の第１の電
極（１２）（１２’）が独立して設けられ、上側の第２
の電極（１６）（２３）はリード（２１）コンタクト
（１９）に連結していることがわかる。また２つのＩＧ
Ｆ（６３）、（６４）間のアモルファス半導体（５９）
はそれぞれのＩＧＦの多結晶化（７０）したＣＦＲ間の
アイソレイションを行なわしめている。
−Ｂ´の縦断面図を示す。図面において下側の第１の電
極（１２）（１２’）が独立して設けられ、上側の第２
の電極（１６）（２３）はリード（２１）コンタクト
（１９）に連結していることがわかる。また２つのＩＧ
Ｆ（６３）、（６４）間のアモルファス半導体（５９）
はそれぞれのＩＧＦの多結晶化（７０）したＣＦＲ間の
アイソレイションを行なわしめている。
【００２５】かくしてソースまたはドレインをＳ１（１
３’）チャネル形成領域（９）（９’）を有するＳ４
（２５）、ドレインまたはソースをＳ３（１５）により
形成せしめ、単結晶または多結晶のチャネル形成領域側
面にはゲイト絶縁物（１６）、その外側面にゲイト電極
（２０）、（２０’）を設けた積層型のＩＧＦ（１０）
を作ることができた。この発明において、チャネル長は
Ｓ２（１４）の厚さで決められ、一般には０．１〜３μ
ここでは０．５μとした。さらにこのチャネル形成領域
を単結晶または多結晶化したため、カットオフ周辺部を
３０〜１００ＭＨｚ例えばＮチャネルＩＧＦにおいて６
０ＭＨｚとすることができた。Ｓ４（１６）にホウ素不
純物を被膜形成の際わずか（０．１〜１０ＰＰＭ）添加
して真性またはＰまたはＮ半導体としてスレッシュホー
ルト電圧の制御を行うことは有効であった。
３’）チャネル形成領域（９）（９’）を有するＳ４
（２５）、ドレインまたはソースをＳ３（１５）により
形成せしめ、単結晶または多結晶のチャネル形成領域側
面にはゲイト絶縁物（１６）、その外側面にゲイト電極
（２０）、（２０’）を設けた積層型のＩＧＦ（１０）
を作ることができた。この発明において、チャネル長は
Ｓ２（１４）の厚さで決められ、一般には０．１〜３μ
ここでは０．５μとした。さらにこのチャネル形成領域
を単結晶または多結晶化したため、カットオフ周辺部を
３０〜１００ＭＨｚ例えばＮチャネルＩＧＦにおいて６
０ＭＨｚとすることができた。Ｓ４（１６）にホウ素不
純物を被膜形成の際わずか（０．１〜１０ＰＰＭ）添加
して真性またはＰまたはＮ半導体としてスレッシュホー
ルト電圧の制御を行うことは有効であった。
【００２６】かくして、ドレイン（１５）、ソース（１
２）、ゲイト（２０）または（２０’）としてＶＰＰ＝
５Ｖ，ＶＧＧ＝５Ｖ，動作周波数５５．５ＭＨｚを得る
ことができた。本発明のＩＧＦの大きな応用分野である
インバータにつき以下に記す。
２）、ゲイト（２０）または（２０’）としてＶＰＰ＝
５Ｖ，ＶＧＧ＝５Ｖ，動作周波数５５．５ＭＨｚを得る
ことができた。本発明のＩＧＦの大きな応用分野である
インバータにつき以下に記す。
【００２７】図２（Ａ）および（Ｂ）において、インバ
ータＩＧＦは図３（Ａ）、（Ｂ）の等価回路とその番号
を対応させている。ドライバ（６１）は左側のＩＧＦ
を、ロードは右側のＩＧＦを用いた。図面（Ａ）ではロ
ードのゲイト電極（２０）とＶＤＤ（６５）とを連続さ
せるエンヘンスメント型、また図２（Ｂ）は出力（６
２）とゲイト電極（２０）とを連続させたディプレッシ
ョン型のＩＧＦを示す。
ータＩＧＦは図３（Ａ）、（Ｂ）の等価回路とその番号
を対応させている。ドライバ（６１）は左側のＩＧＦ
を、ロードは右側のＩＧＦを用いた。図面（Ａ）ではロ
ードのゲイト電極（２０）とＶＤＤ（６５）とを連続さ
せるエンヘンスメント型、また図２（Ｂ）は出力（６
２）とゲイト電極（２０）とを連続させたディプレッシ
ョン型のＩＧＦを示す。
【００２８】さらにこのインバータの出力は（６６）よ
りなり、この基板上の２つのＩＧＦ（６１）（６４）を
互いに離間することなく同一半導体ブロック（１３）
（１４）、（１５）に複合化して設けたことを特長とし
ているこの図２（Ａ）のインバータはその等価回路を図
３（Ａ）に示すが、図１（Ｄ）におけるＩＧＦ（６
１）、（６４）に対応した上側電極を２つのＩＧＦとし
て独立せしめ（１９”）（１９）とした。かくすると１
つのＩＧＦ（６４）（ロード）を電極（１９）、ドレイ
ン（１５）、チャネル（９）、ソース（１３）、電極
（１２）即ち出力（６６）かつ他のＩＧＦ（ドライバ）
（６１）の電極（１２’）ドレイン（１３）、チャネル
（９’）、ソース（１５）、電極（６８）として設ける
ことが可能となる。その結果、２つのＩＧＦを１つのＳ
１〜Ｓ３のブロックと一体化してエンヘンスメント型イ
ンバータとすることができた。
りなり、この基板上の２つのＩＧＦ（６１）（６４）を
互いに離間することなく同一半導体ブロック（１３）
（１４）、（１５）に複合化して設けたことを特長とし
ているこの図２（Ａ）のインバータはその等価回路を図
３（Ａ）に示すが、図１（Ｄ）におけるＩＧＦ（６
１）、（６４）に対応した上側電極を２つのＩＧＦとし
て独立せしめ（１９”）（１９）とした。かくすると１
つのＩＧＦ（６４）（ロード）を電極（１９）、ドレイ
ン（１５）、チャネル（９）、ソース（１３）、電極
（１２）即ち出力（６６）かつ他のＩＧＦ（ドライバ）
（６１）の電極（１２’）ドレイン（１３）、チャネル
（９’）、ソース（１５）、電極（６８）として設ける
ことが可能となる。その結果、２つのＩＧＦを１つのＳ
１〜Ｓ３のブロックと一体化してエンヘンスメント型イ
ンバータとすることができた。
【００２９】また図２（Ｂ）はその等価回路を図３
（Ａ）に示すが、ディプレッション型のインバータを構
成せしめたものである。即ち、図２（Ｂ）では下側電極
を２つに分割した場合を示す。１つのＩＧＦロード（６
４）でＶＤＤ（６５）、下側電極（１２）、ドレイン
（１３）、チャネル形成領域（９）’ソース（１５）、
電極（１９）即ち出力（６６）、他のＩＧＦ（ドライ
バ）（６１）でのドレイン（１５）、チャネル形成領域
（９’）ソース（１３’）電極（１２’）、ＶＳＳ（６
８）よりなり、入力（６７）をゲイト電極（２０’）に
出力（６６）をＳ３より引き出させた。
（Ａ）に示すが、ディプレッション型のインバータを構
成せしめたものである。即ち、図２（Ｂ）では下側電極
を２つに分割した場合を示す。１つのＩＧＦロード（６
４）でＶＤＤ（６５）、下側電極（１２）、ドレイン
（１３）、チャネル形成領域（９）’ソース（１５）、
電極（１９）即ち出力（６６）、他のＩＧＦ（ドライ
バ）（６１）でのドレイン（１５）、チャネル形成領域
（９’）ソース（１３’）電極（１２’）、ＶＳＳ（６
８）よりなり、入力（６７）をゲイト電極（２０’）に
出力（６６）をＳ３より引き出させた。
【００３０】
【発明の効果】かくのごとく本発明はチャネル形成領域
を多結晶構造とすることにより高速動作を可能にさせ
た。さらにＳ２が絶縁性であるため、３０〜１００Ｖの
大電圧をＳ１，Ｓ３間に加えてもショートすることがな
い。またＳ１，Ｓ３のいずれがドレインとして作用して
も、その外部は絶縁であるため、最も理想的ＩＧＦとい
える。さらにＳ４のチャネル下もＳ２が絶縁性のため周
波数特性の向上に寄与する２つのＩＧＦを対をなして同
時に配置することができる。
を多結晶構造とすることにより高速動作を可能にさせ
た。さらにＳ２が絶縁性であるため、３０〜１００Ｖの
大電圧をＳ１，Ｓ３間に加えてもショートすることがな
い。またＳ１，Ｓ３のいずれがドレインとして作用して
も、その外部は絶縁であるため、最も理想的ＩＧＦとい
える。さらにＳ４のチャネル下もＳ２が絶縁性のため周
波数特性の向上に寄与する２つのＩＧＦを対をなして同
時に配置することができる。
【００３１】本発明のＩＧＦにおいて逆方向リークは、
図１に示すようなＳ１またはＳ３をＳｉｘＣ１−ｘ（０
＜ｘ＜１ 例えばｘ＝０．２）とすれば、さらにＳ２を
絶縁物化することによりこのＳ１、Ｓ３の不純物がＳ２
に流入することが少なくなり、このＮ−Ｉ接合またはＰ
−Ｉ接合のリークは逆方向に１０Ｖを加えても１０ｎＡ
／ｃｍ２以下であった。
図１に示すようなＳ１またはＳ３をＳｉｘＣ１−ｘ（０
＜ｘ＜１ 例えばｘ＝０．２）とすれば、さらにＳ２を
絶縁物化することによりこのＳ１、Ｓ３の不純物がＳ２
に流入することが少なくなり、このＮ−Ｉ接合またはＰ
−Ｉ接合のリークは逆方向に１０Ｖを加えても１０ｎＡ
／ｃｍ２以下であった。
【００３２】さらに高温での動作において、電極の金属
が非単結晶のＳ１、Ｓ３内に混入して不良になりやすい
ため、この電極に密接した側をＳｉｘＣ１−ｘ（０＜ｘ
＜１例えばｘ＝０．２）とした。その結果１５０℃で１
０００時間動作させたが何等の動作不良が１０００素子
を評価しても見られなかった。これはこの電極に密接し
てアモルファス珪素のみでＳ１またはＳ３を形成した場
合、１５０℃で１０時間も耐えないことを考えると、き
わめて高い信頼性の向上となった。
が非単結晶のＳ１、Ｓ３内に混入して不良になりやすい
ため、この電極に密接した側をＳｉｘＣ１−ｘ（０＜ｘ
＜１例えばｘ＝０．２）とした。その結果１５０℃で１
０００時間動作させたが何等の動作不良が１０００素子
を評価しても見られなかった。これはこの電極に密接し
てアモルファス珪素のみでＳ１またはＳ３を形成した場
合、１５０℃で１０時間も耐えないことを考えると、き
わめて高い信頼性の向上となった。
【００３３】さらに積層型のＩＧＦとすると、従来のよ
うに高精度のフォトリソグラフィ技術を用いることな
く、基板特に絶縁基板上に複数個のＩＧＦ、抵抗、キャ
パシタを作ることが可能になった。そして液晶またはク
ロミック表示等の固体表示装置ディスプレイにまで発展
させることが可能になった。本発明における非単結晶半
導体は珪素、ゲルマニュームまたは炭化珪素ＳｉｘＣ
１−ｘ（０＜ｘ＜１）、絶縁体は炭化珪素、酸化珪素ま
たは窒化珪素を用いた。さらに本発明の半導体装置を作
製する点においても、製造マスクが５回で十分であり、
マスク精度を必要としない等の多くの特長をチャネル長
が０．２〜１μときわめて短くすることができることに
加えて有せしめることができた。
うに高精度のフォトリソグラフィ技術を用いることな
く、基板特に絶縁基板上に複数個のＩＧＦ、抵抗、キャ
パシタを作ることが可能になった。そして液晶またはク
ロミック表示等の固体表示装置ディスプレイにまで発展
させることが可能になった。本発明における非単結晶半
導体は珪素、ゲルマニュームまたは炭化珪素ＳｉｘＣ
１−ｘ（０＜ｘ＜１）、絶縁体は炭化珪素、酸化珪素ま
たは窒化珪素を用いた。さらに本発明の半導体装置を作
製する点においても、製造マスクが５回で十分であり、
マスク精度を必要としない等の多くの特長をチャネル長
が０．２〜１μときわめて短くすることができることに
加えて有せしめることができた。
【図１】本発明の積層型絶縁ゲイト型半導体装置の工程
を示す縦断面図である。
を示す縦断面図である。
【図２】本発明の積層型絶縁ゲイト半導体装置のインバ
ータ構造を示す。
ータ構造を示す。
【図３】図２のインバータの等価回路を示す。
１３ 第１の半導体 １４ 第２の半導体 １５ 第３の半導体 ９ 第４の半導体 ２０ ゲイト
Claims (1)
- 【請求項１】 第１の半導体、第２の半導体または絶縁
体、第３の半導体を、第２の半導体または絶縁体に接し
て第１の半導体および第３の半導体が設けられており、
第１の半導体および第３の半導体をしてソースおよびド
レインを構成せしめ、前記第１の半導体、第２の半導体
または絶縁体、第３の半導体の側部に隣接して第４の半
導体と、前記第４の半導体上にはゲイト絶縁膜とゲイト
電極とが設けられており、前記第４の半導体のチャネル
形成領域を構成する部分はソースからドレインに移動す
るキャリアの方向に結晶成長を有しており、前記チャネ
ル形成領域の側周辺にはアモルフアス構造によるアイソ
レイション領域が設けられていることを特徴とする絶縁
ゲイト型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164285A JP2535721B2 (ja) | 1993-06-07 | 1993-06-07 | 絶縁ゲイト型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164285A JP2535721B2 (ja) | 1993-06-07 | 1993-06-07 | 絶縁ゲイト型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59019740A Division JPH0716011B2 (ja) | 1984-02-06 | 1984-02-06 | 絶縁ゲート型電界効果半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283719A JPH06283719A (ja) | 1994-10-07 |
| JP2535721B2 true JP2535721B2 (ja) | 1996-09-18 |
Family
ID=15790202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5164285A Expired - Lifetime JP2535721B2 (ja) | 1993-06-07 | 1993-06-07 | 絶縁ゲイト型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535721B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120099657A (ko) * | 2009-10-30 | 2012-09-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
| JP5830150B2 (ja) * | 2014-10-07 | 2015-12-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0716011B2 (ja) * | 1984-02-06 | 1995-02-22 | 株式会社半導体エネルギー研究所 | 絶縁ゲート型電界効果半導体装置の作製方法 |
| JPH0716010A (ja) * | 1993-06-30 | 1995-01-20 | Kubota Corp | シート付き苗の縦送り構造 |
-
1993
- 1993-06-07 JP JP5164285A patent/JP2535721B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06283719A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI412130B (zh) | 半導體裝置及其製造方法 | |
| US4651182A (en) | Insulated-gate field effect transistor and method of fabricating the same | |
| US4447823A (en) | SOS p--n Junction device with a thick oxide wiring insulation layer | |
| JP2002124683A (ja) | 多結晶フィルムトランジスタ液晶表示パネルの製造方法 | |
| TW544941B (en) | Manufacturing process and structure of thin film transistor | |
| JP2535721B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JPH0778975A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| KR920000636B1 (ko) | 반도체장치 | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| JP2564501B2 (ja) | 半導体装置 | |
| JPH08340122A (ja) | 薄膜半導体装置 | |
| US8198146B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0716010B2 (ja) | 絶縁ゲート型電界効果半導体装置作製方法 | |
| JPH0716011B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JPH088366B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPS60124973A (ja) | 絶縁ゲイト型半導体装置 | |
| JP2564503B2 (ja) | 半導体被膜作製方法 | |
| CN108878456B (zh) | 结晶金属氧化物层的制造方法、主动元件基板及制造方法 | |
| JPH0465550B2 (ja) | ||
| JPS63292682A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07321106A (ja) | 酸化シリコン薄膜の改質方法および薄膜トランジスタの製造方法 | |
| JPS58123770A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JPS6092656A (ja) | 絶縁ゲイト型半導体装置 | |
| JPH07120801B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JPS62254470A (ja) | 接合型薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |