JP2816421B2 - 液晶電気光学装置 - Google Patents
液晶電気光学装置Info
- Publication number
- JP2816421B2 JP2816421B2 JP5678492A JP5678492A JP2816421B2 JP 2816421 B2 JP2816421 B2 JP 2816421B2 JP 5678492 A JP5678492 A JP 5678492A JP 5678492 A JP5678492 A JP 5678492A JP 2816421 B2 JP2816421 B2 JP 2816421B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- semiconductor
- electrode
- type
- igf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】本発明は基板上にたてチャネル型の積層型
の絶縁ゲイト型半導体装置を設けた液晶電気光学装置に
関する。 【０００２】さらに本発明は基板上の積層型の絶縁ゲイ
ト型電界効果半導体装置のソースまたはドレインに連結
してキャパシタを有せしめた複合半導体装置を設けた液
晶電気光学装置に関する。 【０００３】本発明はかかる複合半導体装置をマトリッ
クス構造に基板上に設け、液晶表示型のディスプレイ装
置を設けることを特徴としている。 【０００４】本発明は表面型の固体表示装置を設ける場
合、平行なガラス板内に電極を設けてこの電極間に液晶
を注入した液晶表示装置が知られている。しかしこの場
合この表示部の絵素数は２０〜２００までが限界であ
り、それ以上とする場合はこの表示部より外にとり出す
端子が絵素の数だけ必要となってしまうため全く実用に
供することができなかった。このためこの表示部を複数
の絵素とし、それをマトリックス構成させ、任意の絵素
を制御してオンまたはオフ状態にするにはその絵素に対
応した電界効果半導体装置（ＩＧＦという）を必要とし
ていた。そしてこのＩＧＦに制御信号を与えてそれに対
応した絵素をオンまたはオフさせたものである。 【０００５】この液晶表示部はその等価回路としてキャ
パシタ（以下Ｃという）にて示すことができる。このた
めＩＧＦとＣとを例えば２×２のマトリックス構成（４
０）せしめたものを図１に示す。 【０００６】図１においてマトリックス（４０）はひと
つのＩＧＦ（１０）とひとつのＣ（３１）によりひとつ
の絵素を構成させている。これを行に（５１），（５
１’）とビット線に連結し、他方ゲイトを連結して列
（４１），（４１’）を設けたものである。 【０００７】すると、例えば（５１），（４１）を”
１”とし、（５１’），（４１’）を”０”とすると
（１，１）番地のみを選択してオンとし、電気的にＣ
（３１）として等価的に示される液晶表示を選択的にオ
ン状態にすることができる。本発明は同一基板上にデコ
ーダ、ドライバーを構成せしめるため、他の絶縁ゲイト
型半導体装置（５０）および他のインバータ（６０）、
抵抗（７０）を同一基板上に設けることを目的としてい
る。 【０００８】かくすることにより本発明をその設計仕様
に基づいて組合わせることによりブラウン管に代わる平
面テレビ用の固体表示装置を作ることができた。 【０００９】さらにカリキュレータ用の表示装置は１０
2 〜１０3 ケの絵素を累いればよく、ＴＶ用には１０4
〜１０5 個例えば２５×１０3 個の絵素を同一基板に設
け、かつその周辺に必要なデコーダおよびドライバーを
同時に形成させたＩＧＦ、インバータ、抵抗を用いて作
ればよいことがわかる。 【００１０】本発明にかかるシステムを作るために必要
な積層型のＩＧＦおよびそれに液晶表示部を連結させた
絵素に関するものである。 【００１１】図２は本発明の積層型ＩＧＦのたての断面
図およびその製造工程を示したものである。 【００１２】図面において絶縁基板例えばガラスまたは
アルミナ基板上にＰ+ またはＮ+ 型の導電型を有する第
１の半導体（２）（以下単にＳ１という）トンネル電流
を流しうる厚さの絶縁または半絶縁膜（３）第２の真性
またはＮまたはＰ型の半導体（４）（以下単にＳ２とい
う），第１の半導体と同一導電型を有する第３の半導体
（５）（以下単にＳ３という）を積層して設けた。 【００１３】この半導体は基板上にシランのグロー放電
法を利用して室温〜５００℃の温度にて設けたもので、
非晶質（アモルファス）または半非晶質（セミアモルフ
ァス）構造の珪素半導体を用いている。本発明において
はセミアモルファス半導体（以下ＳＡＳという）を中心
として示す。このＳＡＳに関して本発明人の発明になる
特許願例えば特願昭５５−１４３８８５（５５．１０．
１５出願）（セミアモルファス半導体）、特願昭５５−
１２２７８６（５５．９．４出願）（半導体装置）、特
願昭５５−２６３８８（５５．３．３出願）（セミアモ
ルファス半導体）にその詳細な実施例が示されている。 【００１４】さらに図２においてフォトリソグラフィー
技術によりＳ３を選択的に除去し、さらにこのＳ３をマ
スクとしてＳ２を除去した。このフォトエッチングの終
点をみるため絶縁または半絶縁膜（以下単に絶縁膜とい
う）（１３）は窒化珪素をして設けた。 【００１５】さらにその厚さは５〜３０Åのうすさであ
り、第１の半導体をプラズマ照射にされたアンモニア雰
囲気にさらすことにより成就した。次にこの絶縁膜（１
３）を化学的に除去した後図２（Ｂ）を得た。 【００１６】このＳ３の上にこの後に形成された絶縁膜
をさらに厚く作るため、あらかじめＬＰＣＶＤ法（減圧
気相法）により０．３〜１μの厚さに酸化珪素膜を形成
しておいてもよい。またこのＳ３上にＭｏ、Ｗを０．２
〜０．５μさらにその上にＳｉＯ2 を０．３〜１μとさ
せてＳ３の導電率を向上させることはマトリックス化に
有効であった。 【００１７】また図２（Ｂ）において側面は基板（１）
表面上に垂直に形成してもよいが、台形上にテーパエッ
チをしてさらに積層されるゲイト電極の段差部での段切
を除去することは効果的であった。 【００１８】さらに図２（Ｃ）に示される如く、フォト
リソグラフィー技術によりＳ１を任意の所定形状を形成
した。図面ではこのため（１１）にて基板表面が露光さ
せた。 【００１９】さらにこの後このＳ１、Ｓ２、Ｓ３の表面
全体に絶縁膜（６）を形成した。この絶縁膜は１３．５
６ＭＨｚ〜２．４５ＧＨｚの周波数の電磁エネルギによ
り活性化して酸素または酸素と水素との混合気体雰囲気
に１００〜７００℃に浸して酸化して形成した。 【００２０】さらにＬＰＣＶＤ法により窒化珪素または
リンガラスを形成させた多層構造としてもよい。 【００２１】するとＳ２（１４）の側周辺にはゲイト絶
縁物（１６）としてこの絶縁物（１６）が形成され、Ｓ
１、Ｓ３の表面はアイソレイション用被膜として形成さ
せることができた。 【００２２】さらに（Ｄ）に示される如く、第３のフォ
トリソグラフィー技術によりＳ１（１２）に対し電極穴
（８）をＳ３（１５）に対し電極穴（７）を形成しゲイ
ト電極に連結する金属または半導体層を再度積層した。 【００２３】次に第４のフォトリソグラフィー技術によ
りこの膜を選択的にエッチングして、ゲイト電極（１
７）をゲイト絶縁物（１６），（１６’）と２方向に設
けて作り、同時にＳ１（１２）、Ｓ３（１５）より電極
穴を介して他部のＩＧＦ、キャパシタ、抵抗へ基板表面
または絶縁物（６）上に密接して配線させた。 【００２４】図２（Ｄ）のたて断面図のＡ−Ａ’を横方
向よりみると図２（Ｅ）として示すことができる。番号
はそれぞれ対応させている。 【００２５】本発明の半導体は主としてＳＡＳを用い、
その中の不対結合手の中和用に水素を用いており、かつ
基板と半導体、電極リードが異種材料であり、それらの
熱膨張によるストレスを少なくするため、すべての処理
を３００〜６００℃以下好ましくは３００℃以下でする
とよかった。 【００２６】またゲイト電極（１７）をＳ１、Ｓ３と同
一導電型の半導体およびそれにＭｏ等の金属を二重構造
とした多層配線構造でもよい。 【００２７】かくしてソースまたはドレインをＳ１（１
２）、チャネル形成領域（９），（９’）を有するＳ２
（１４）、ドレインまたはソースをＳ３（１５）により
形成せしめ、チャネル形成領域側面にはゲイト絶縁物
（１６），（１６’）その外側面にゲイト電極（１７）
を設けた積層型のＩＧＦ（１０）を作ることができた。 【００２８】この発明においてチャネル長Ｓ２（１４）
の厚さで決められ、ここでは０．０５〜０．５μとし
た。それはＳＡＳの移動度が単結晶とは異なりその１／
５〜１／１００しかないため、チャネル長を短くしてＩ
ＧＦとしての特性を助長させることにある。 【００２９】ＳＡＳは電子のパルク移動度が１００〜５
００cm2 Ｖ／Ｓと１／３〜１／１０であるのに対し、ホ
ールのそれは５〜１００cm2 Ｖ／Ｓと１／５〜１／１０
０である。しかしそれにアモルファス珪素が電子０．１
〜１０cm2 Ｖ／Ｓ、ホールは０．０１cm2 Ｖ／Ｓ以下に
比べて１０〜１０3 倍も長いことを考えると、本発明の
半導体装置にマイクロクリスタル構造を有するＳＡＳを
用いたことはきわめて重要なことである。 【００３０】さらに本発明のＩＧＦにおいて、電子移動
度がホールに比べて単結晶の３倍よりも大きく５〜１０
０倍もあるためＮチャネル型とするのがきわめて好まし
かった。 【００３１】そのためＳ２には不純物を表面部に添加し
ない真性半導体はＮ- 型であるためこれをＰ型として用
いた。 【００３２】図３は他の本発明のＩＧＦのたて断面図お
よびその製造工程を示したものである。 【００３３】図３（Ａ）において基板（１）上にＳＡＳ
の珪素膜をＳ１（２）として形成させた。さらにフォト
リソグラフィー技術により選択エッチングを行ない、基
板（１）の一部（１１）を露呈させた。 【００３４】次にこのＳＡＳを結晶化するための光（レ
ーザ）アニール、熱アニールまたはこれらを併用してこ
のＳＡＳを単結晶または多結晶構造に変成させた。加熱
温度は基板材料での熱ストレスを防ぐため、７００℃以
下にさせた。 【００３５】このＳ１（２）は基本的にはＳ２、Ｓ３と
エッチングレートが変わればよい。このためＳ１はＰま
たはＮ型の酸素または窒素が添加されてＳｉＯ
2-x （０．５＜ｘ＜２）、Ｓｉ3 Ｎ4-x （１＜ｘ＜４）
の化学量論を有する真性または半絶縁性を有する半導体
であってもよい。 【００３６】図３（Ｂ）に示す如く、この後この上面に
Ｓ２（４）を真性，Ｎ- またはＰ型でさらにＳ１と同一
の導電型にＳ３（５）をＰまたはＮ型に積層して同一反
応炉により形成せしめた。 【００３７】さらに図３（Ｃ）に示す如く、このＳ２
（４）、Ｓ３（５）を概略同一形状に選択的に他部を除
去して形成し、Ｓ２（１４）、Ｓ３（１５）をＳ１（１
２）上に設けた。この後このＳ１、Ｓ２、Ｓ３上表面を
酸化して絶縁膜（６）として設けた。この時Ｓ２（１
４）の側周辺はゲイト絶縁膜（１６）として設けられ、
他部はアイソレイション膜として設けた。 【００３８】次に第３のフォトリソグラフィー技術を用
いて電極穴またはコンタクト部（７），（８）を用いて
その全上表面に半導体または導体の膜を設けた。この膜
を第４のフォトリソグラフィー技術により選択的に除去
してＳ１（１２）にはその他部への連続電極リード（２
２）を、Ｓ３（１５）にはコンタクト（７）を介して同
様の電極、リードを設け、またＳ２（１４）の側周辺の
チャネル形成領域（９），（９’）の側面のゲイト電極
（１６），（１６’）上にはゲイト電極（１７）を構成
した。 【００３９】このようにしてソースまたはドレインをＳ
１（１２）によりチャネル形成領域（９），（９’）を
Ｓ２（１４）により、ドレインまたはソースをＳ３（１
５）により構成せしめた。ゲイトはゲイト絶縁物（１
６），（１６’）とゲイト電極（１７）よりなってい
る。このようにしてゲイト電極を”１”、ソースまたは
ドレインを”１”とすると、チャネル形成領域を電流が
流れオン状態を、またそれぞれが一方または双方が”
０”ならばオフ状態を作ることができた。 【００４０】”１”はＮチャネル型ＩＧＦでは正の０．
５〜１０Ｖの電流を、”０”は０Ｖまたはスレッシュホ
ルト電圧以下の電流を意味する。 【００４１】Ｐチャネル型のＩＧＦはその電極の極性を
変えればよい。これらの論理系は図１、図２においても
また以下の図３または本発明の実施例においても同様で
ある。 【００４２】また図１の抵抗（７０）は図２（Ｄ），
（Ｅ）および図３（Ｄ）においてゲイトに加える電圧に
無関係にＳ２のバルク成分の抵抗率で決められる。すな
わちゲイト電極を設けない状態でＳ１、Ｓ２、Ｓ３を積
層すればよい。またこの抵抗値はＳ２の抵抗率とその厚
さ、基板上にしめる面積で設計仕様に従って決めればよ
い。 【００４３】図１のインバータ（６０）においてドライ
バー（６１）は図２、図３（Ｄ）とし、さらにそのロー
ド（６４）はＳ３（１５）、Ｓ１（１２）の一方とゲイ
ト電極（１７）との連結させるエンヘンスメント型また
はディプレッション型のＩＧＦとした。 【００４４】さらにこのインバータ（６０）の出力は
（６２）よりなり、この基板上に離間して２つのＩＧＦ
を積層して複合化すればよく、入力部はゲイト電極（１
７）に対応して設ければよい。 【００４５】図４（Ａ）は他の本発明のたて断面図を示
したものである。すなわち基板（１）にＳ１（１２）、
Ｓ２（１４）、Ｓ３（１５）およびゲイト部がゲイト絶
縁物（１６）、ゲイト電極（１７）によりなっているＩ
ＧＦ（１０）と、Ｓ１（１２）でかつ電気系に連結した
他部はキャパシタの一方の電極（２２）を有し、かつこ
の他部は液晶表示の一方の電極（３２）をも構成させて
いる。すなわちＳ１はふたつのキャパシタの一方の電極
となっている。そしてそのひとつのキャパシタは蓄積容
量を大きくとり液晶表示の表示時間を長くするために用
いられている。 【００４６】すなわち図１において特定のＩＧＦがオン
状態となる時間が１０〜１００ｎ秒であっても、液晶パ
ネルとキャパシタが並列に接続されているため液晶表示
はその表示が１〜１０００ｍ秒も有するいわゆる残光特
性をもたしめることができた。このため蓄積（ストーレ
イジ キャパシタ）が大きいと例えばＴＶのブラウン管
に対応する平面パネルでの表示があざやかになり、かつ
絵素の数が１０4 〜１０5 ケになり、それらをデジタル
的にスキャンしていても他の絵素に”０”、”１”を表
示しつづけることが可能になる。この蓄積容量の有効性
は絵素の数が１０ケ以上になった際見ている人に目のつ
かれを覚えさせないために有効である。 【００４７】またこの蓄積容量のキャパシタはゲイト絶
縁物（１６）と同一材料としたことにより、同一バッジ
式に何らかの新たな工程を必要とせず作ることができ
た。しかしこの容量を小面積で増加するため、酸化珪素
ではなく窒化珪素、酸化タンタルその他強誘電体を用い
てもよい。 【００４８】本発明におけるＳ１（１２）に電気的に接
続されている他の電極（３２）は電極穴（２５）を介し
て設けられている。これらＩＧＦ（１０）上にポリイミ
ドまたはＰＩＱ等の層間絶縁物を１〜３μの厚さに設
け、それを選択的にフォトリソグラフィー技術により設
ければよい。この電極（３２）がひとつの絵素の大きさ
を決定する。カリキュリータ等においては０．１〜５mm
φまたはく形を有している。しかし図１の如き走査型の
方式において、１〜５０μ平方をマトリックス状として
５００×５００とした。液晶表示部（３１）はこの基板
上に半導体装置電極を設けた一方の極と他方をＩＴＯ等
の透明電極（２７）を有するガラス板（２８）とを１〜
２０μｍの間げきを有せしめて対応させそこに例えばネ
マチック型の液晶（２６）を注入して設けた。 【００４９】またディスプレーをカラー表示してもよ
い。さらに例えばこれらの絵素が三重に重ね合わされて
もよい。そして赤緑青の３つの要素を交互に配列せしめ
ればよい。 【００５０】図４（Ａ）に蓄積キャパシタと液晶キャパ
シタで等価回路にて示される液晶とを並列に連結して設
けたのに対し、図４（Ｂ）は直列に設けたものである。 【００５１】すなわちＳ１（１２）に電気的に連結した
一方の電極（２２）上に誘電膜（２３）、他方の電極
（２４）、さらにこの電極（２４）に連結した第２の液
晶キャパシタ（３１）の一方の電極（３２）が開口（２
５）を介して連結しており、この電極（３２）に対応し
て透明電極による対抗電極（２７）が液晶（２６）の誘
電体をはさんで設けられている。 【００５２】図４（Ａ）（Ｂ）で明らかな如く、本発明
は基板（１）上に複数のＩＧＦキャパシタ、抵抗または
同時にサンドウイッチ構造として液晶表示の平面パネル
を設けたことを特徴としている。 【００５３】さらに図面より明らかな如く、上方よりの
光照射に対して、ＩＧＦ（１０）に光が照射して”０”
状態の時リークしてしまうことを防止するためこれを上
方よりおおい、絵素の一方の電極（３２）を設けている
ことを他の特徴としている。 【００５４】加えて従来と異なり、絶縁基板上に完全に
他の絵素とアイソレイトしてＩＧＦを積層型に設けてい
ることはきわめて大きな特徴であり、特にこの全行程を
６００℃以下特に３００℃以下の温度で作ることが可能
であることは、このパネルが大面積としても熱歪の影響
を受けにくいという大きな特徴を有している。 【００５５】加えて本発明に用いた半導体は非単結晶構
造を中心としており、特にＳＡＳというアモルファスと
単結晶との中間構造であって、かつ６００℃までの熱エ
ネルギに対して安定なことは本発明の他の特徴である。 【００５６】特にＳＡＳは１０〜１００Åの大きなマイ
クロクリスタル構造の格子歪を有する非単結晶半導体で
あり、その製造には５００ＫＨｚ〜３ＧＨｚの誘導エネ
ルギを使っても温度が３００℃までで充分であり、加え
てその電子・ホールの拡散長がアモルファス珪素の１０
０〜１０5 倍も大きいという物性的特性を有している。
かかる非単結晶半導体を基板上に積層する構造により、
ＩＧＦを設けたこと、加えてここを電流がたて方向に流
れるためチャネル長が０．１〜１μのマイクロチャネル
型ＩＧＦを高精度のフォトリソグラフィー技術を用いず
に作ることができることがきわめて大きな特徴である。 【００５７】さらに本発明においてＩＧＦとしての特性
はＳＡＳの特性にかんがみ、そのスレッシュホールト電
圧（ＶTM）は例えばドープをイオン注入法で行なうので
はなく、Ｓ２に添加する不純物の添加量と加える高周波
パワーにより制御する点も特徴である。 【００５８】そのため耐圧２０〜３０Ｖ、ＶTM＝−４〜
４Ｖを±０．２Ｖの範囲で制御できた。さらに周波数特
性がチャネル長が０．１〜１μのマイクロチャネルのた
め、これまでの単結晶型の絶縁ゲイト型半導体装置の１
／５〜１／５０を非単結晶半導体を用いたのにもかかわ
らず得ることができた。 【００５９】また逆方向リークではあるが、図１に示す
ようなＳ１とＳ２との間に窒化珪素を１０〜４０Åの厚
さに挿入することによりこのＮ+ −Ｐ接合またはＰ+ −
Ｎ接合のリークは逆方向に１０Ｖを加えても１０ｍＡ以
下であった。これは単結晶の逆方向リークに匹敵する好
ましいものであった。 【００６０】またＳ１に例えば酸素を１０〜３０モル％
添加すると、図３に示した構造においては同様に逆方向
にリークが少なく、無添加の場合に比べて１／１０〜１
／１０3 倍もリークが少なかった。このリークが少ない
ことが図１のマトリックス構造を実施する時きわめて有
効であることは当然である。 【００６１】さらにこの逆方向リークはこの積層型のＳ
１、Ｓ２、Ｓ３をともにアモルファス珪素の半導体のみ
で作った場合、逆方向バイアスを１０Ｖ加えると１ｍＡ
以上あったが、これをＳＡＳとすると５〜５０ｎＡにま
で下がった。それはＳ１、Ｓ３のＰまたはＮ型の半導体
におけるＢ、Ｐの不純物が置換型に配位し、そのイオン
化率が単結晶と同じく４Ｎ以上となったことおよびその
活性化エネルギもアモルファスの場合の０．２〜０．３
ｅＶより０．００５〜０．００１ｅＶと小さくなったこ
とにある。 【００６２】このため一度配位した不純物が積層中にア
ウトディフュージョンせず結果として接合がきれいにで
きたことによる。 【００６３】すなわち本発明は積層型ＩＧＦであるこ
と、そこに非単結晶半導体を用いたこと、特にＳＡＳを
用いたこと、さらにＳ１とＳ２の間の接合を明確にする
ためＳ１に酸化窒素を同時に添加し主にエネルギバンド
巾として逆耐圧を上げたこと、または絶縁または半絶縁
膜を介在させたＳＩＳ接合としたことを特徴としてい
る。 【００６４】さらにかかる積層型のＩＧＦのため従来の
ように高精度のフォトリソグラフィー技術を用いること
なく、基板特に絶縁基板上に複数個のＩＧＦ、抵抗、キ
ャパシタを作ることが可能になった。そして液晶表示デ
ィスプレーにまで発展させることが可能となった。 【００６５】本発明における半導体は珪素、絶縁体は酸
化珪素または窒化珪素を用いた。しかし半導体としてゲ
ルマニューム、ＩｎＰ、ＢＰ、ＧａＡｓ等を用いてもよ
い。また非単結晶半導体ではなく単結晶半導体を、また
ＳＡＳではなくその結晶粒径の大きな多結晶半導体であ
ってもよいことはいうまでもない。
の絶縁ゲイト型半導体装置を設けた液晶電気光学装置に
関する。 【０００２】さらに本発明は基板上の積層型の絶縁ゲイ
ト型電界効果半導体装置のソースまたはドレインに連結
してキャパシタを有せしめた複合半導体装置を設けた液
晶電気光学装置に関する。 【０００３】本発明はかかる複合半導体装置をマトリッ
クス構造に基板上に設け、液晶表示型のディスプレイ装
置を設けることを特徴としている。 【０００４】本発明は表面型の固体表示装置を設ける場
合、平行なガラス板内に電極を設けてこの電極間に液晶
を注入した液晶表示装置が知られている。しかしこの場
合この表示部の絵素数は２０〜２００までが限界であ
り、それ以上とする場合はこの表示部より外にとり出す
端子が絵素の数だけ必要となってしまうため全く実用に
供することができなかった。このためこの表示部を複数
の絵素とし、それをマトリックス構成させ、任意の絵素
を制御してオンまたはオフ状態にするにはその絵素に対
応した電界効果半導体装置（ＩＧＦという）を必要とし
ていた。そしてこのＩＧＦに制御信号を与えてそれに対
応した絵素をオンまたはオフさせたものである。 【０００５】この液晶表示部はその等価回路としてキャ
パシタ（以下Ｃという）にて示すことができる。このた
めＩＧＦとＣとを例えば２×２のマトリックス構成（４
０）せしめたものを図１に示す。 【０００６】図１においてマトリックス（４０）はひと
つのＩＧＦ（１０）とひとつのＣ（３１）によりひとつ
の絵素を構成させている。これを行に（５１），（５
１’）とビット線に連結し、他方ゲイトを連結して列
（４１），（４１’）を設けたものである。 【０００７】すると、例えば（５１），（４１）を”
１”とし、（５１’），（４１’）を”０”とすると
（１，１）番地のみを選択してオンとし、電気的にＣ
（３１）として等価的に示される液晶表示を選択的にオ
ン状態にすることができる。本発明は同一基板上にデコ
ーダ、ドライバーを構成せしめるため、他の絶縁ゲイト
型半導体装置（５０）および他のインバータ（６０）、
抵抗（７０）を同一基板上に設けることを目的としてい
る。 【０００８】かくすることにより本発明をその設計仕様
に基づいて組合わせることによりブラウン管に代わる平
面テレビ用の固体表示装置を作ることができた。 【０００９】さらにカリキュレータ用の表示装置は１０
2 〜１０3 ケの絵素を累いればよく、ＴＶ用には１０4
〜１０5 個例えば２５×１０3 個の絵素を同一基板に設
け、かつその周辺に必要なデコーダおよびドライバーを
同時に形成させたＩＧＦ、インバータ、抵抗を用いて作
ればよいことがわかる。 【００１０】本発明にかかるシステムを作るために必要
な積層型のＩＧＦおよびそれに液晶表示部を連結させた
絵素に関するものである。 【００１１】図２は本発明の積層型ＩＧＦのたての断面
図およびその製造工程を示したものである。 【００１２】図面において絶縁基板例えばガラスまたは
アルミナ基板上にＰ+ またはＮ+ 型の導電型を有する第
１の半導体（２）（以下単にＳ１という）トンネル電流
を流しうる厚さの絶縁または半絶縁膜（３）第２の真性
またはＮまたはＰ型の半導体（４）（以下単にＳ２とい
う），第１の半導体と同一導電型を有する第３の半導体
（５）（以下単にＳ３という）を積層して設けた。 【００１３】この半導体は基板上にシランのグロー放電
法を利用して室温〜５００℃の温度にて設けたもので、
非晶質（アモルファス）または半非晶質（セミアモルフ
ァス）構造の珪素半導体を用いている。本発明において
はセミアモルファス半導体（以下ＳＡＳという）を中心
として示す。このＳＡＳに関して本発明人の発明になる
特許願例えば特願昭５５−１４３８８５（５５．１０．
１５出願）（セミアモルファス半導体）、特願昭５５−
１２２７８６（５５．９．４出願）（半導体装置）、特
願昭５５−２６３８８（５５．３．３出願）（セミアモ
ルファス半導体）にその詳細な実施例が示されている。 【００１４】さらに図２においてフォトリソグラフィー
技術によりＳ３を選択的に除去し、さらにこのＳ３をマ
スクとしてＳ２を除去した。このフォトエッチングの終
点をみるため絶縁または半絶縁膜（以下単に絶縁膜とい
う）（１３）は窒化珪素をして設けた。 【００１５】さらにその厚さは５〜３０Åのうすさであ
り、第１の半導体をプラズマ照射にされたアンモニア雰
囲気にさらすことにより成就した。次にこの絶縁膜（１
３）を化学的に除去した後図２（Ｂ）を得た。 【００１６】このＳ３の上にこの後に形成された絶縁膜
をさらに厚く作るため、あらかじめＬＰＣＶＤ法（減圧
気相法）により０．３〜１μの厚さに酸化珪素膜を形成
しておいてもよい。またこのＳ３上にＭｏ、Ｗを０．２
〜０．５μさらにその上にＳｉＯ2 を０．３〜１μとさ
せてＳ３の導電率を向上させることはマトリックス化に
有効であった。 【００１７】また図２（Ｂ）において側面は基板（１）
表面上に垂直に形成してもよいが、台形上にテーパエッ
チをしてさらに積層されるゲイト電極の段差部での段切
を除去することは効果的であった。 【００１８】さらに図２（Ｃ）に示される如く、フォト
リソグラフィー技術によりＳ１を任意の所定形状を形成
した。図面ではこのため（１１）にて基板表面が露光さ
せた。 【００１９】さらにこの後このＳ１、Ｓ２、Ｓ３の表面
全体に絶縁膜（６）を形成した。この絶縁膜は１３．５
６ＭＨｚ〜２．４５ＧＨｚの周波数の電磁エネルギによ
り活性化して酸素または酸素と水素との混合気体雰囲気
に１００〜７００℃に浸して酸化して形成した。 【００２０】さらにＬＰＣＶＤ法により窒化珪素または
リンガラスを形成させた多層構造としてもよい。 【００２１】するとＳ２（１４）の側周辺にはゲイト絶
縁物（１６）としてこの絶縁物（１６）が形成され、Ｓ
１、Ｓ３の表面はアイソレイション用被膜として形成さ
せることができた。 【００２２】さらに（Ｄ）に示される如く、第３のフォ
トリソグラフィー技術によりＳ１（１２）に対し電極穴
（８）をＳ３（１５）に対し電極穴（７）を形成しゲイ
ト電極に連結する金属または半導体層を再度積層した。 【００２３】次に第４のフォトリソグラフィー技術によ
りこの膜を選択的にエッチングして、ゲイト電極（１
７）をゲイト絶縁物（１６），（１６’）と２方向に設
けて作り、同時にＳ１（１２）、Ｓ３（１５）より電極
穴を介して他部のＩＧＦ、キャパシタ、抵抗へ基板表面
または絶縁物（６）上に密接して配線させた。 【００２４】図２（Ｄ）のたて断面図のＡ−Ａ’を横方
向よりみると図２（Ｅ）として示すことができる。番号
はそれぞれ対応させている。 【００２５】本発明の半導体は主としてＳＡＳを用い、
その中の不対結合手の中和用に水素を用いており、かつ
基板と半導体、電極リードが異種材料であり、それらの
熱膨張によるストレスを少なくするため、すべての処理
を３００〜６００℃以下好ましくは３００℃以下でする
とよかった。 【００２６】またゲイト電極（１７）をＳ１、Ｓ３と同
一導電型の半導体およびそれにＭｏ等の金属を二重構造
とした多層配線構造でもよい。 【００２７】かくしてソースまたはドレインをＳ１（１
２）、チャネル形成領域（９），（９’）を有するＳ２
（１４）、ドレインまたはソースをＳ３（１５）により
形成せしめ、チャネル形成領域側面にはゲイト絶縁物
（１６），（１６’）その外側面にゲイト電極（１７）
を設けた積層型のＩＧＦ（１０）を作ることができた。 【００２８】この発明においてチャネル長Ｓ２（１４）
の厚さで決められ、ここでは０．０５〜０．５μとし
た。それはＳＡＳの移動度が単結晶とは異なりその１／
５〜１／１００しかないため、チャネル長を短くしてＩ
ＧＦとしての特性を助長させることにある。 【００２９】ＳＡＳは電子のパルク移動度が１００〜５
００cm2 Ｖ／Ｓと１／３〜１／１０であるのに対し、ホ
ールのそれは５〜１００cm2 Ｖ／Ｓと１／５〜１／１０
０である。しかしそれにアモルファス珪素が電子０．１
〜１０cm2 Ｖ／Ｓ、ホールは０．０１cm2 Ｖ／Ｓ以下に
比べて１０〜１０3 倍も長いことを考えると、本発明の
半導体装置にマイクロクリスタル構造を有するＳＡＳを
用いたことはきわめて重要なことである。 【００３０】さらに本発明のＩＧＦにおいて、電子移動
度がホールに比べて単結晶の３倍よりも大きく５〜１０
０倍もあるためＮチャネル型とするのがきわめて好まし
かった。 【００３１】そのためＳ２には不純物を表面部に添加し
ない真性半導体はＮ- 型であるためこれをＰ型として用
いた。 【００３２】図３は他の本発明のＩＧＦのたて断面図お
よびその製造工程を示したものである。 【００３３】図３（Ａ）において基板（１）上にＳＡＳ
の珪素膜をＳ１（２）として形成させた。さらにフォト
リソグラフィー技術により選択エッチングを行ない、基
板（１）の一部（１１）を露呈させた。 【００３４】次にこのＳＡＳを結晶化するための光（レ
ーザ）アニール、熱アニールまたはこれらを併用してこ
のＳＡＳを単結晶または多結晶構造に変成させた。加熱
温度は基板材料での熱ストレスを防ぐため、７００℃以
下にさせた。 【００３５】このＳ１（２）は基本的にはＳ２、Ｓ３と
エッチングレートが変わればよい。このためＳ１はＰま
たはＮ型の酸素または窒素が添加されてＳｉＯ
2-x （０．５＜ｘ＜２）、Ｓｉ3 Ｎ4-x （１＜ｘ＜４）
の化学量論を有する真性または半絶縁性を有する半導体
であってもよい。 【００３６】図３（Ｂ）に示す如く、この後この上面に
Ｓ２（４）を真性，Ｎ- またはＰ型でさらにＳ１と同一
の導電型にＳ３（５）をＰまたはＮ型に積層して同一反
応炉により形成せしめた。 【００３７】さらに図３（Ｃ）に示す如く、このＳ２
（４）、Ｓ３（５）を概略同一形状に選択的に他部を除
去して形成し、Ｓ２（１４）、Ｓ３（１５）をＳ１（１
２）上に設けた。この後このＳ１、Ｓ２、Ｓ３上表面を
酸化して絶縁膜（６）として設けた。この時Ｓ２（１
４）の側周辺はゲイト絶縁膜（１６）として設けられ、
他部はアイソレイション膜として設けた。 【００３８】次に第３のフォトリソグラフィー技術を用
いて電極穴またはコンタクト部（７），（８）を用いて
その全上表面に半導体または導体の膜を設けた。この膜
を第４のフォトリソグラフィー技術により選択的に除去
してＳ１（１２）にはその他部への連続電極リード（２
２）を、Ｓ３（１５）にはコンタクト（７）を介して同
様の電極、リードを設け、またＳ２（１４）の側周辺の
チャネル形成領域（９），（９’）の側面のゲイト電極
（１６），（１６’）上にはゲイト電極（１７）を構成
した。 【００３９】このようにしてソースまたはドレインをＳ
１（１２）によりチャネル形成領域（９），（９’）を
Ｓ２（１４）により、ドレインまたはソースをＳ３（１
５）により構成せしめた。ゲイトはゲイト絶縁物（１
６），（１６’）とゲイト電極（１７）よりなってい
る。このようにしてゲイト電極を”１”、ソースまたは
ドレインを”１”とすると、チャネル形成領域を電流が
流れオン状態を、またそれぞれが一方または双方が”
０”ならばオフ状態を作ることができた。 【００４０】”１”はＮチャネル型ＩＧＦでは正の０．
５〜１０Ｖの電流を、”０”は０Ｖまたはスレッシュホ
ルト電圧以下の電流を意味する。 【００４１】Ｐチャネル型のＩＧＦはその電極の極性を
変えればよい。これらの論理系は図１、図２においても
また以下の図３または本発明の実施例においても同様で
ある。 【００４２】また図１の抵抗（７０）は図２（Ｄ），
（Ｅ）および図３（Ｄ）においてゲイトに加える電圧に
無関係にＳ２のバルク成分の抵抗率で決められる。すな
わちゲイト電極を設けない状態でＳ１、Ｓ２、Ｓ３を積
層すればよい。またこの抵抗値はＳ２の抵抗率とその厚
さ、基板上にしめる面積で設計仕様に従って決めればよ
い。 【００４３】図１のインバータ（６０）においてドライ
バー（６１）は図２、図３（Ｄ）とし、さらにそのロー
ド（６４）はＳ３（１５）、Ｓ１（１２）の一方とゲイ
ト電極（１７）との連結させるエンヘンスメント型また
はディプレッション型のＩＧＦとした。 【００４４】さらにこのインバータ（６０）の出力は
（６２）よりなり、この基板上に離間して２つのＩＧＦ
を積層して複合化すればよく、入力部はゲイト電極（１
７）に対応して設ければよい。 【００４５】図４（Ａ）は他の本発明のたて断面図を示
したものである。すなわち基板（１）にＳ１（１２）、
Ｓ２（１４）、Ｓ３（１５）およびゲイト部がゲイト絶
縁物（１６）、ゲイト電極（１７）によりなっているＩ
ＧＦ（１０）と、Ｓ１（１２）でかつ電気系に連結した
他部はキャパシタの一方の電極（２２）を有し、かつこ
の他部は液晶表示の一方の電極（３２）をも構成させて
いる。すなわちＳ１はふたつのキャパシタの一方の電極
となっている。そしてそのひとつのキャパシタは蓄積容
量を大きくとり液晶表示の表示時間を長くするために用
いられている。 【００４６】すなわち図１において特定のＩＧＦがオン
状態となる時間が１０〜１００ｎ秒であっても、液晶パ
ネルとキャパシタが並列に接続されているため液晶表示
はその表示が１〜１０００ｍ秒も有するいわゆる残光特
性をもたしめることができた。このため蓄積（ストーレ
イジ キャパシタ）が大きいと例えばＴＶのブラウン管
に対応する平面パネルでの表示があざやかになり、かつ
絵素の数が１０4 〜１０5 ケになり、それらをデジタル
的にスキャンしていても他の絵素に”０”、”１”を表
示しつづけることが可能になる。この蓄積容量の有効性
は絵素の数が１０ケ以上になった際見ている人に目のつ
かれを覚えさせないために有効である。 【００４７】またこの蓄積容量のキャパシタはゲイト絶
縁物（１６）と同一材料としたことにより、同一バッジ
式に何らかの新たな工程を必要とせず作ることができ
た。しかしこの容量を小面積で増加するため、酸化珪素
ではなく窒化珪素、酸化タンタルその他強誘電体を用い
てもよい。 【００４８】本発明におけるＳ１（１２）に電気的に接
続されている他の電極（３２）は電極穴（２５）を介し
て設けられている。これらＩＧＦ（１０）上にポリイミ
ドまたはＰＩＱ等の層間絶縁物を１〜３μの厚さに設
け、それを選択的にフォトリソグラフィー技術により設
ければよい。この電極（３２）がひとつの絵素の大きさ
を決定する。カリキュリータ等においては０．１〜５mm
φまたはく形を有している。しかし図１の如き走査型の
方式において、１〜５０μ平方をマトリックス状として
５００×５００とした。液晶表示部（３１）はこの基板
上に半導体装置電極を設けた一方の極と他方をＩＴＯ等
の透明電極（２７）を有するガラス板（２８）とを１〜
２０μｍの間げきを有せしめて対応させそこに例えばネ
マチック型の液晶（２６）を注入して設けた。 【００４９】またディスプレーをカラー表示してもよ
い。さらに例えばこれらの絵素が三重に重ね合わされて
もよい。そして赤緑青の３つの要素を交互に配列せしめ
ればよい。 【００５０】図４（Ａ）に蓄積キャパシタと液晶キャパ
シタで等価回路にて示される液晶とを並列に連結して設
けたのに対し、図４（Ｂ）は直列に設けたものである。 【００５１】すなわちＳ１（１２）に電気的に連結した
一方の電極（２２）上に誘電膜（２３）、他方の電極
（２４）、さらにこの電極（２４）に連結した第２の液
晶キャパシタ（３１）の一方の電極（３２）が開口（２
５）を介して連結しており、この電極（３２）に対応し
て透明電極による対抗電極（２７）が液晶（２６）の誘
電体をはさんで設けられている。 【００５２】図４（Ａ）（Ｂ）で明らかな如く、本発明
は基板（１）上に複数のＩＧＦキャパシタ、抵抗または
同時にサンドウイッチ構造として液晶表示の平面パネル
を設けたことを特徴としている。 【００５３】さらに図面より明らかな如く、上方よりの
光照射に対して、ＩＧＦ（１０）に光が照射して”０”
状態の時リークしてしまうことを防止するためこれを上
方よりおおい、絵素の一方の電極（３２）を設けている
ことを他の特徴としている。 【００５４】加えて従来と異なり、絶縁基板上に完全に
他の絵素とアイソレイトしてＩＧＦを積層型に設けてい
ることはきわめて大きな特徴であり、特にこの全行程を
６００℃以下特に３００℃以下の温度で作ることが可能
であることは、このパネルが大面積としても熱歪の影響
を受けにくいという大きな特徴を有している。 【００５５】加えて本発明に用いた半導体は非単結晶構
造を中心としており、特にＳＡＳというアモルファスと
単結晶との中間構造であって、かつ６００℃までの熱エ
ネルギに対して安定なことは本発明の他の特徴である。 【００５６】特にＳＡＳは１０〜１００Åの大きなマイ
クロクリスタル構造の格子歪を有する非単結晶半導体で
あり、その製造には５００ＫＨｚ〜３ＧＨｚの誘導エネ
ルギを使っても温度が３００℃までで充分であり、加え
てその電子・ホールの拡散長がアモルファス珪素の１０
０〜１０5 倍も大きいという物性的特性を有している。
かかる非単結晶半導体を基板上に積層する構造により、
ＩＧＦを設けたこと、加えてここを電流がたて方向に流
れるためチャネル長が０．１〜１μのマイクロチャネル
型ＩＧＦを高精度のフォトリソグラフィー技術を用いず
に作ることができることがきわめて大きな特徴である。 【００５７】さらに本発明においてＩＧＦとしての特性
はＳＡＳの特性にかんがみ、そのスレッシュホールト電
圧（ＶTM）は例えばドープをイオン注入法で行なうので
はなく、Ｓ２に添加する不純物の添加量と加える高周波
パワーにより制御する点も特徴である。 【００５８】そのため耐圧２０〜３０Ｖ、ＶTM＝−４〜
４Ｖを±０．２Ｖの範囲で制御できた。さらに周波数特
性がチャネル長が０．１〜１μのマイクロチャネルのた
め、これまでの単結晶型の絶縁ゲイト型半導体装置の１
／５〜１／５０を非単結晶半導体を用いたのにもかかわ
らず得ることができた。 【００５９】また逆方向リークではあるが、図１に示す
ようなＳ１とＳ２との間に窒化珪素を１０〜４０Åの厚
さに挿入することによりこのＮ+ −Ｐ接合またはＰ+ −
Ｎ接合のリークは逆方向に１０Ｖを加えても１０ｍＡ以
下であった。これは単結晶の逆方向リークに匹敵する好
ましいものであった。 【００６０】またＳ１に例えば酸素を１０〜３０モル％
添加すると、図３に示した構造においては同様に逆方向
にリークが少なく、無添加の場合に比べて１／１０〜１
／１０3 倍もリークが少なかった。このリークが少ない
ことが図１のマトリックス構造を実施する時きわめて有
効であることは当然である。 【００６１】さらにこの逆方向リークはこの積層型のＳ
１、Ｓ２、Ｓ３をともにアモルファス珪素の半導体のみ
で作った場合、逆方向バイアスを１０Ｖ加えると１ｍＡ
以上あったが、これをＳＡＳとすると５〜５０ｎＡにま
で下がった。それはＳ１、Ｓ３のＰまたはＮ型の半導体
におけるＢ、Ｐの不純物が置換型に配位し、そのイオン
化率が単結晶と同じく４Ｎ以上となったことおよびその
活性化エネルギもアモルファスの場合の０．２〜０．３
ｅＶより０．００５〜０．００１ｅＶと小さくなったこ
とにある。 【００６２】このため一度配位した不純物が積層中にア
ウトディフュージョンせず結果として接合がきれいにで
きたことによる。 【００６３】すなわち本発明は積層型ＩＧＦであるこ
と、そこに非単結晶半導体を用いたこと、特にＳＡＳを
用いたこと、さらにＳ１とＳ２の間の接合を明確にする
ためＳ１に酸化窒素を同時に添加し主にエネルギバンド
巾として逆耐圧を上げたこと、または絶縁または半絶縁
膜を介在させたＳＩＳ接合としたことを特徴としてい
る。 【００６４】さらにかかる積層型のＩＧＦのため従来の
ように高精度のフォトリソグラフィー技術を用いること
なく、基板特に絶縁基板上に複数個のＩＧＦ、抵抗、キ
ャパシタを作ることが可能になった。そして液晶表示デ
ィスプレーにまで発展させることが可能となった。 【００６５】本発明における半導体は珪素、絶縁体は酸
化珪素または窒化珪素を用いた。しかし半導体としてゲ
ルマニューム、ＩｎＰ、ＢＰ、ＧａＡｓ等を用いてもよ
い。また非単結晶半導体ではなく単結晶半導体を、また
ＳＡＳではなくその結晶粒径の大きな多結晶半導体であ
ってもよいことはいうまでもない。
【図面の簡単な説明】
【図１】本発明による液晶電気光学装置に用いる絶縁ゲ
イト型半導体装置、インバータ抵抗、キャパシタまたは
絶縁ゲイト型半導体装置とキャパシタとを絵素としたマ
トリックス構造の等価回路を示す。 【図２】本発明による液晶電気光学装置に用いる積層型
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。 【図３】本発明による液晶電気光学装置に用いる積層型
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。 【図４】本発明の積層型絶縁ゲイト型半導体装置とキャ
パシタまたは液晶とを一体化した平面ディスプレーを示
す複合半導体のたて断面図である。
イト型半導体装置、インバータ抵抗、キャパシタまたは
絶縁ゲイト型半導体装置とキャパシタとを絵素としたマ
トリックス構造の等価回路を示す。 【図２】本発明による液晶電気光学装置に用いる積層型
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。 【図３】本発明による液晶電気光学装置に用いる積層型
絶縁ゲイト型半導体装置の工程を示すたて断面図であ
る。 【図４】本発明の積層型絶縁ゲイト型半導体装置とキャ
パシタまたは液晶とを一体化した平面ディスプレーを示
す複合半導体のたて断面図である。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭54−152894（ＪＰ，Ａ)
特開 昭55−518（ＪＰ，Ａ)
特開 昭56−1085（ＪＰ，Ａ)
特開 昭50−3780（ＪＰ，Ａ)
特開 昭53−141588（ＪＰ，Ａ)
特開 昭51−86980（ＪＰ，Ａ)
Ｊ．ＮＯＮ−ＣＲＹＳＴ．ＳＯＬＩＤ
Ｓ，Ｖ34，（1979）（オランダ）Ｐ．１
〜11
ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ Ｌ
ＥＴＴＥＲＳ，Ｖ35，（1979）（米)
Ｐ．686〜687
ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ Ｌ
ＥＴＴＥＲＳ，Ｖ36，（1980）（米)
Ｐ．163〜165
Claims (1)
- (57)【特許請求の範囲】 １．Ｐチャネル型またはＮチャネル型の絶縁ゲイト電界
効果半導体装置のソースまたはドレインと、液晶表示部
を構成する電極とを電気的に連結させて構成される絵素
を複数配設し、 前記電極上に液晶を有し、 前記液晶上に対向電極を有した電気光学装置において、 前記絶縁ゲイト型電界効果半導体装置のチャネル形成領
域は、真性、Ｎ−型またはＰ−型であり、かつ１０〜１
００Åのマイクロクリスタル構造の格子歪みを有する非
単結晶半導体からなることを特徴とする液晶電気光学装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5678492A JP2816421B2 (ja) | 1992-02-07 | 1992-02-07 | 液晶電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5678492A JP2816421B2 (ja) | 1992-02-07 | 1992-02-07 | 液晶電気光学装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1326552A Division JPH02210330A (ja) | 1981-01-09 | 1989-12-15 | 液晶電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283698A JPH05283698A (ja) | 1993-10-29 |
| JP2816421B2 true JP2816421B2 (ja) | 1998-10-27 |
Family
ID=13037053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5678492A Expired - Lifetime JP2816421B2 (ja) | 1992-02-07 | 1992-02-07 | 液晶電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2816421B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101435501B1 (ko) | 2008-10-03 | 2014-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503780A (ja) * | 1973-05-15 | 1975-01-16 | ||
| JPS5543624B2 (ja) * | 1975-01-29 | 1980-11-07 | ||
| JPS53141588A (en) * | 1977-05-16 | 1978-12-09 | Nec Corp | Field effect transistor |
| JPS54152894A (en) * | 1978-05-23 | 1979-12-01 | Seiko Epson Corp | Liquid crystal display unit |
| JPS55518A (en) * | 1978-06-14 | 1980-01-05 | Suwa Seikosha Kk | Liquid crystal display unit |
| JPS561085A (en) * | 1979-06-18 | 1981-01-08 | Suwa Seikosha Kk | Liquid crystal display device |
-
1992
- 1992-02-07 JP JP5678492A patent/JP2816421B2/ja not_active Expired - Lifetime
Non-Patent Citations (3)
| Title |
|---|
| ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ，Ｖ３５，（１９７９）（米）Ｐ．６８６〜６８７ |
| ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ，Ｖ３６，（１９８０）（米）Ｐ．１６３〜１６５ |
| Ｊ．ＮＯＮ−ＣＲＹＳＴ．ＳＯＬＩＤＳ，Ｖ３４，（１９７９）（オランダ）Ｐ．１〜１１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283698A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070010075A1 (en) | Semiconductor device and method for manufacturing same | |
| JPH02210330A (ja) | 液晶電気光学装置 | |
| JPH05142571A (ja) | 液晶表示装置 | |
| JP3176253B2 (ja) | 回路基板 | |
| JP2816421B2 (ja) | 液晶電気光学装置 | |
| JP2564501B2 (ja) | 半導体装置 | |
| JPH02230130A (ja) | 液晶電気光学装置 | |
| JPS6366428B2 (ja) | ||
| JP2616755B2 (ja) | 半導体装置 | |
| JP2588382B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP2564502B2 (ja) | 半導体装置 | |
| JPH05257163A (ja) | 複合半導体装置 | |
| JP2593641B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JP2862737B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH02217826A (ja) | 液晶電気光学装置 | |
| JP2593640B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPH06204480A (ja) | 半導体装置 | |
| JPH0465550B2 (ja) | ||
| KR100194677B1 (ko) | 인버터 및 그 제조 방법 | |
| JPS60124963A (ja) | 絶縁ゲイト型半導体装置 | |
| JP2564503B2 (ja) | 半導体被膜作製方法 | |
| JPS60177381A (ja) | 固体表示装置の作製方法 | |
| JPS6076169A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS5871664A (ja) | 半導体装置 | |
| JPS58123770A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 |