JPS6010654B2 - タイミング信号発生回路 - Google Patents
タイミング信号発生回路Info
- Publication number
- JPS6010654B2 JPS6010654B2 JP51149992A JP14999276A JPS6010654B2 JP S6010654 B2 JPS6010654 B2 JP S6010654B2 JP 51149992 A JP51149992 A JP 51149992A JP 14999276 A JP14999276 A JP 14999276A JP S6010654 B2 JPS6010654 B2 JP S6010654B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- shift register
- timing
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明はタイミング信号発生回路に関する。
データ処理システムに於いて、各種のタイミング信号は
、周期的なタイミング信号であったり非周期的であった
り、多種多様のタイミング信号を使用している。従来こ
のような多種多様なタイミング信号の中に於いて、入力
信号から予め定められた時間に定められた幅をもつタイ
ミング信号を得る回路として第1図に示すようなディレ
ィラィン回路がある。
、周期的なタイミング信号であったり非周期的であった
り、多種多様のタイミング信号を使用している。従来こ
のような多種多様なタイミング信号の中に於いて、入力
信号から予め定められた時間に定められた幅をもつタイ
ミング信号を得る回路として第1図に示すようなディレ
ィラィン回路がある。
同図に於いて1は入力端子、DL.ないしDL3は遅延
回路Aは論理和回路、1は論理否定回路、2はタイミン
グ出力端子である。この回路の1の入力端子に入力信号
が入力されると、DL,DL2,DL3の遅延回路によ
り遅延時間を作り、1の論理否定回路とAの論理和回路
によって2にタイミング出力を得る。
回路Aは論理和回路、1は論理否定回路、2はタイミン
グ出力端子である。この回路の1の入力端子に入力信号
が入力されると、DL,DL2,DL3の遅延回路によ
り遅延時間を作り、1の論理否定回路とAの論理和回路
によって2にタイミング出力を得る。
同図のタイムチャートを第2図に示す。しかしこの回路
の欠点は、タイミング信号が入力信号のパルス幅と遅延
回路の遅延時間による制約があり、入力信号に見合う遅
延回路が必要であった。また入力信号に対してクロツク
パルスによって周期的およ非周期的なタイミング信号を
得る回路として第3図に示すシフトレジスタ回路がある
。
の欠点は、タイミング信号が入力信号のパルス幅と遅延
回路の遅延時間による制約があり、入力信号に見合う遅
延回路が必要であった。また入力信号に対してクロツク
パルスによって周期的およ非周期的なタイミング信号を
得る回路として第3図に示すシフトレジスタ回路がある
。
同図に於いて1は入力端子、FF,およびFF3はシフ
トレジスタ回路、OR,は論理和回路、2はタイミング
出力端子である。この回路の1の入力端子に入力信号が
入力されると、FF,,FF2,FF3のシフトレジス
タのQ端子にシフトされたタイミング出力が得られ、ま
たOR,の論理和回路によってタイミング出力を得る。
トレジスタ回路、OR,は論理和回路、2はタイミング
出力端子である。この回路の1の入力端子に入力信号が
入力されると、FF,,FF2,FF3のシフトレジス
タのQ端子にシフトされたタイミング出力が得られ、ま
たOR,の論理和回路によってタイミング出力を得る。
同図のタイムチャートを第4図に示す。しかしこの回路
の欠点は、シフトレジスタの数によってタイミング出力
の周期およびタイミング出力の幅が決められてしまうこ
とである。本発明は、クロツクパルスにより動作するシ
フトレジスタと、該シフトレジスタを制御するためのレ
ジスタを設けることにより、上記の匁点を解決し、構成
回路を変えることなく、タイミング信号を多様に発生で
きるようにした回路を提供することを目的とし、そのた
め本発明は、n個の入力端子と、クロックバルスによっ
て動作するタイミング信号出力用の1個のシフトレジス
タと、該シフトレジスタを制御するための(n一1)個
のしジスタと、該レジスタをリセットするためのシフト
レジスタとを設け、n個の入力端子のいずれかに入力信
号を入れることにより、クロツクパルス周期の1倍から
n倍までの幅でタイミング信号出力を発生させることを
特徴とする。
の欠点は、シフトレジスタの数によってタイミング出力
の周期およびタイミング出力の幅が決められてしまうこ
とである。本発明は、クロツクパルスにより動作するシ
フトレジスタと、該シフトレジスタを制御するためのレ
ジスタを設けることにより、上記の匁点を解決し、構成
回路を変えることなく、タイミング信号を多様に発生で
きるようにした回路を提供することを目的とし、そのた
め本発明は、n個の入力端子と、クロックバルスによっ
て動作するタイミング信号出力用の1個のシフトレジス
タと、該シフトレジスタを制御するための(n一1)個
のしジスタと、該レジスタをリセットするためのシフト
レジスタとを設け、n個の入力端子のいずれかに入力信
号を入れることにより、クロツクパルス周期の1倍から
n倍までの幅でタイミング信号出力を発生させることを
特徴とする。
次に本発明の実施例について図面を参照して説明する。
第5図は、本発明による実施例であり、1,ないし13
は入力信号端子、2はタイミング出力端子、3,ないし
33 は論理和回路、4は論理和回路5はシフトレジス
タ、6はシフトレジスタ、7・ないし72はJ一Kフリ
ツプフロツプ回路、8,ないし82 は論理和回路、9
,ないし92は論理否定回路である。第6図に実施例の
動作タイムチャートを示す。第5図の1,の入力信号端
子に入力信号INが入力されると、該入力信号は論理和
回路3,および4を介してシフトレジスタ5にセットさ
れる。
は入力信号端子、2はタイミング出力端子、3,ないし
33 は論理和回路、4は論理和回路5はシフトレジス
タ、6はシフトレジスタ、7・ないし72はJ一Kフリ
ツプフロツプ回路、8,ないし82 は論理和回路、9
,ないし92は論理否定回路である。第6図に実施例の
動作タイムチャートを示す。第5図の1,の入力信号端
子に入力信号INが入力されると、該入力信号は論理和
回路3,および4を介してシフトレジスタ5にセットさ
れる。
シフトレジスタ5はクロックによって動作するので、ク
ロックによってタイミング出力端子2にタイミング出力
OUTLが得られる。タイミング出力ちの幅はクロック
周期と同一である。次に12の入力信号端子に入力信号
INが入力されるとき、上記と同様に該入力信号は論理
和回路32および4を介してシフトレジスタ5にセット
されるが、この場合論理和回路32を介してJ−Kフリ
ップフロップ回路(レジスタ)71のJ側にセットされ
、J−Kフリツプフロツプ回路71のQ出力端子が“0
”となるので、シフトレジスタ5のQ出力端子“0”の
条件により論理和回路81出力が“0”となり、論理和
回路91を通して「サイクル指定信号aが得られる。な
お、第6図のタイムチャートから明らかなようにJ一K
フリツプフロツプ回路71および72はクロックに同期
してセットされる周知のJ−Kフリップフロップである
。
ロックによってタイミング出力端子2にタイミング出力
OUTLが得られる。タイミング出力ちの幅はクロック
周期と同一である。次に12の入力信号端子に入力信号
INが入力されるとき、上記と同様に該入力信号は論理
和回路32および4を介してシフトレジスタ5にセット
されるが、この場合論理和回路32を介してJ−Kフリ
ップフロップ回路(レジスタ)71のJ側にセットされ
、J−Kフリツプフロツプ回路71のQ出力端子が“0
”となるので、シフトレジスタ5のQ出力端子“0”の
条件により論理和回路81出力が“0”となり、論理和
回路91を通して「サイクル指定信号aが得られる。な
お、第6図のタイムチャートから明らかなようにJ一K
フリツプフロツプ回路71および72はクロックに同期
してセットされる周知のJ−Kフリップフロップである
。
このサイクル指定信号aは、論理和回路31および4を
介してシフトレジスタ5にセット信号を与えるので、シ
フトレジス夕のセット時間は引き延ばされ、第6図のタ
イムチャートに示すように、L×2の長さのタイミング
出力OUTが得られる。次に、13の入力信号端子に入
力信号INが入力されるときは、上記と同様に、まずシ
フトレジスタ5をセットするが、J−Kフリップフロツ
プ回路72も同時にクロックに同期してセトされるので
、論理和回路82出力が“0”となり、サイクル指定信
号bが得られる。サイクル指定信号bにより、論理和回
路32を通して、J−Kフリップフロップ回路71がク
ロツクに同期してセットされ、サイクル指定信号aが得
られ「続いてサイクル指定信号aにより論理和回路31
を通してシフトレジスタ6がセットされ、サイクル指定
信号cが得られる。このサイクル指定信号bおよびaが
シフトレジスタ5にセット信号を与えるので、シフトレ
ジスタ5のセット時間は引き延ばされ、第6図のタイム
チャートに示すようにt.×3の長さのタイミング出力
OUT2が得られる。ここで、サイクル指定信号cは、
J−Kフリツプフロツプ71および72をリセットし、
サイクル指定信号aおよびbを“0”にするためのもの
である。以上、説明したように、入力信号端子11に入
力信号が入った場合は、t,の長さ(1クロツク周期分
)のタイミング出力OUTが得られ、入力信号端子12
の場合はt,×2の長さのタイミング出力が得られ、入
力信号端子13の場合はち×3の長さのタイミング出力
が得られる。
介してシフトレジスタ5にセット信号を与えるので、シ
フトレジス夕のセット時間は引き延ばされ、第6図のタ
イムチャートに示すように、L×2の長さのタイミング
出力OUTが得られる。次に、13の入力信号端子に入
力信号INが入力されるときは、上記と同様に、まずシ
フトレジスタ5をセットするが、J−Kフリップフロツ
プ回路72も同時にクロックに同期してセトされるので
、論理和回路82出力が“0”となり、サイクル指定信
号bが得られる。サイクル指定信号bにより、論理和回
路32を通して、J−Kフリップフロップ回路71がク
ロツクに同期してセットされ、サイクル指定信号aが得
られ「続いてサイクル指定信号aにより論理和回路31
を通してシフトレジスタ6がセットされ、サイクル指定
信号cが得られる。このサイクル指定信号bおよびaが
シフトレジスタ5にセット信号を与えるので、シフトレ
ジスタ5のセット時間は引き延ばされ、第6図のタイム
チャートに示すようにt.×3の長さのタイミング出力
OUT2が得られる。ここで、サイクル指定信号cは、
J−Kフリツプフロツプ71および72をリセットし、
サイクル指定信号aおよびbを“0”にするためのもの
である。以上、説明したように、入力信号端子11に入
力信号が入った場合は、t,の長さ(1クロツク周期分
)のタイミング出力OUTが得られ、入力信号端子12
の場合はt,×2の長さのタイミング出力が得られ、入
力信号端子13の場合はち×3の長さのタイミング出力
が得られる。
第5図の実施例は、3入力端子の場合であるが、論理和
回路、J−Kフリツプフロツプ等を増せば、3入力以上
とすることもでき、その場合〜入力端子lnに入力信号
が入った場合「らxnの長さのタイミング出力が得られ
る。
回路、J−Kフリツプフロツプ等を増せば、3入力以上
とすることもでき、その場合〜入力端子lnに入力信号
が入った場合「らxnの長さのタイミング出力が得られ
る。
本発明は以上説明したように、n個の入力端子のいずれ
かを選択することによりタイミング信号出力の幅をクロ
ックパルス周期の整数倍で自由に変えることができるた
め、タイミング信号幅の固定された回路を複数個用意す
る場合に比較して、回路が大幅に削減できる利点をもっ
ている。
かを選択することによりタイミング信号出力の幅をクロ
ックパルス周期の整数倍で自由に変えることができるた
め、タイミング信号幅の固定された回路を複数個用意す
る場合に比較して、回路が大幅に削減できる利点をもっ
ている。
第1図、第3図は従来のタイミング信号発生回路、第2
図、第4図はその動作タイムチャート、第5図は本発明
によるタイミング信号発生回路実施例、第6図は実施例
の動作タイムチャートである。 第5図において5,6はシフトレジスタ、7,,72
はフリップフロップ回路、1,,12,13は入力信号
端子、2はタイミング出力端子である。 努/図 多2四 第3四 第4図 衆5図 薮58
図、第4図はその動作タイムチャート、第5図は本発明
によるタイミング信号発生回路実施例、第6図は実施例
の動作タイムチャートである。 第5図において5,6はシフトレジスタ、7,,72
はフリップフロップ回路、1,,12,13は入力信号
端子、2はタイミング出力端子である。 努/図 多2四 第3四 第4図 衆5図 薮58
Claims (1)
- 1 n個の入力端子と、クロツクパルスによって動作す
るタイミング信号出力用の1個のシフトレジスタと、該
シフトレジスタを制御するための(n−1)個のレジス
タと、該レジスタをリセツトするためのシフトレジスタ
を設け、n個の入力端子のいずれかに入力信号を入れる
ことにより、クロツクパルス周期の1倍からn倍までの
幅でタイミング信号出力を発生させることを特徴とする
タイミング信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51149992A JPS6010654B2 (ja) | 1976-12-13 | 1976-12-13 | タイミング信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51149992A JPS6010654B2 (ja) | 1976-12-13 | 1976-12-13 | タイミング信号発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5373048A JPS5373048A (en) | 1978-06-29 |
JPS6010654B2 true JPS6010654B2 (ja) | 1985-03-19 |
Family
ID=15487089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51149992A Expired JPS6010654B2 (ja) | 1976-12-13 | 1976-12-13 | タイミング信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6010654B2 (ja) |
-
1976
- 1976-12-13 JP JP51149992A patent/JPS6010654B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5373048A (en) | 1978-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3466774B2 (ja) | 半導体試験装置における周期発生回路 | |
JPS6010654B2 (ja) | タイミング信号発生回路 | |
JPS609286B2 (ja) | タイミング信号発生回路 | |
KR930008943B1 (ko) | 펄스발생회로 | |
JP2923175B2 (ja) | クロック発生回路 | |
JPH0534409A (ja) | テストモード制御信号生成回路 | |
JP3125651B2 (ja) | レート発生器 | |
JP2586712B2 (ja) | 非同期信号選択回路 | |
KR920000698Y1 (ko) | 클럭 소스 선택시 글리치 제거회로 | |
JP2716282B2 (ja) | 切替回路 | |
JP2545010B2 (ja) | ゲ―ト装置 | |
JPH0683066B2 (ja) | カウンタ回路 | |
JPH01115213A (ja) | ノイズ除去回路 | |
JPS6390236A (ja) | 誤り率劣化警報回路 | |
JPH0454726A (ja) | 1/n分周器回路 | |
JP2592522B2 (ja) | Pn符号の位相変調回路 | |
JP3514020B2 (ja) | レート発生器 | |
JPS639686B2 (ja) | ||
KR960019997A (ko) | 임의 분주클럭 발생회로 | |
JPS60229107A (ja) | シーケンス制御装置 | |
JPH0222567A (ja) | デューティ検出回路 | |
JPS6239569B2 (ja) | ||
JPS6213851B2 (ja) | ||
JPH07177024A (ja) | 奇数カウンタ回路 | |
JPH0497660A (ja) | 同期信号発生装置 |