JP2716282B2 - 切替回路 - Google Patents
切替回路Info
- Publication number
- JP2716282B2 JP2716282B2 JP11777191A JP11777191A JP2716282B2 JP 2716282 B2 JP2716282 B2 JP 2716282B2 JP 11777191 A JP11777191 A JP 11777191A JP 11777191 A JP11777191 A JP 11777191A JP 2716282 B2 JP2716282 B2 JP 2716282B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- circuit
- output
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【0001】
【産業上の利用分野】本発明は、冗長構成を有する切替
回路に関し、特に、出力信号の切替回路に関する。
回路に関し、特に、出力信号の切替回路に関する。
【0002】
【従来の技術】従来、この種の切替回路は、図3に示す
ような構成となっていた。図3では、入力端子11に入
力した信号Aと、入力端子12に入力した信号Bを、入
力端子15より入力した切替信号Cにより動作するセレ
クタ回路13で選択し、出力端子14に出力信号として
出力していた。
ような構成となっていた。図3では、入力端子11に入
力した信号Aと、入力端子12に入力した信号Bを、入
力端子15より入力した切替信号Cにより動作するセレ
クタ回路13で選択し、出力端子14に出力信号として
出力していた。
【0003】
【発明が解決しようとする課題】上述した従来の切替回
路では、図4に示すように、信号Aと信号Bの状態と、
切替信号Cのタイミングによっては、出力信号のパルス
数が変わってしまうという欠点があった。
路では、図4に示すように、信号Aと信号Bの状態と、
切替信号Cのタイミングによっては、出力信号のパルス
数が変わってしまうという欠点があった。
【0004】本発明の目的は、切替信号のタイミングに
よって、出力信号のパルス数が変わってしまわないよう
にすることである。
よって、出力信号のパルス数が変わってしまわないよう
にすることである。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、信号源Aを分周して、信号Aと、信号A
と十分な位相差を持ったタイミング信号Aを出力する第
1の信号及びタイミング信号作成回路と、信号源Bを分
周して、信号Bと、信号Bと十分な位相差を持ったタイ
ミング信号Bを出力する第2の信号及びタイミング信号
作成回路と、切替信号Cを、タイミング信号A又はタイ
ミング信号Bをトリガーとしてラッチするラッチ回路
と、そのラッチ回路から出力されるラッチ結果の出力信
号により信号A又は信号Bを選択するセレクタ回路とを
設けたものである。
に、本発明は、信号源Aを分周して、信号Aと、信号A
と十分な位相差を持ったタイミング信号Aを出力する第
1の信号及びタイミング信号作成回路と、信号源Bを分
周して、信号Bと、信号Bと十分な位相差を持ったタイ
ミング信号Bを出力する第2の信号及びタイミング信号
作成回路と、切替信号Cを、タイミング信号A又はタイ
ミング信号Bをトリガーとしてラッチするラッチ回路
と、そのラッチ回路から出力されるラッチ結果の出力信
号により信号A又は信号Bを選択するセレクタ回路とを
設けたものである。
【0006】
【実施例】次に、本発明について、図面を参照して説明
する。図1は、本発明の一実施例のブロック図である。
信号入力端子1に源信号Aが入力されると、第1の信号
及びタイミング信号作成回路3により、信号Aとタイミ
ング信号Aを出力し、信号入力端子2に源信号Bが入力
されると、第2の信号及びタイミング信号作成回路4に
より、信号Bとタイミング信号Bを出力する。また、切
替信号入力端子5に切替信号Cが入力されると、切替信
号Cは、タイミング信号A又はタイミング信号Bのタイ
ミングで、ラッチ回路6にラッチされる。ラッチ回路6
の出力信号は、セレクタ回路7を動作させ、信号A又は
信号Bを選択し、信号出力端子8に出力する。
する。図1は、本発明の一実施例のブロック図である。
信号入力端子1に源信号Aが入力されると、第1の信号
及びタイミング信号作成回路3により、信号Aとタイミ
ング信号Aを出力し、信号入力端子2に源信号Bが入力
されると、第2の信号及びタイミング信号作成回路4に
より、信号Bとタイミング信号Bを出力する。また、切
替信号入力端子5に切替信号Cが入力されると、切替信
号Cは、タイミング信号A又はタイミング信号Bのタイ
ミングで、ラッチ回路6にラッチされる。ラッチ回路6
の出力信号は、セレクタ回路7を動作させ、信号A又は
信号Bを選択し、信号出力端子8に出力する。
【0007】以上の動作をタイムチャートで示すと、図
2のようになる。
2のようになる。
【0008】
【発明の効果】以上説明したように、本発明は、切替信
号Cを、タイミング信号A又はタイミング信号Bによ
り、ラッチして用いるので、セレクタ回路から出力され
た出力信号のパルス数が変化しないという効果を有す
る。
号Cを、タイミング信号A又はタイミング信号Bによ
り、ラッチして用いるので、セレクタ回路から出力され
た出力信号のパルス数が変化しないという効果を有す
る。
【図1】本発明の一実施例のブロック図である。
【図2】本発明の一実施例の動作をタイムチャートで示
した図である。
した図である。
【図3】従来の切替回路を示す図である。
【図4】従来の切替回路の動作をタイムチャートで示し
た図である。
た図である。
1,2 信号入力端子 3 第1の信号及びタイミング信号作成回路 4 第2の信号及びタイミング信号作成回路 5 切替信号入力端子 6 ラッチ回路 7 セレクタ回路 8 信号出力端子
Claims (1)
- 【請求項1】信号源Aを分周して、信号Aと、信号Aと
十分な位相差を持ったタイミング信号Aを出力する第1
の信号及びタイミング信号作成回路と、信号源Bを分周
して、信号Bと、信号Bと十分な位相差を持ったタイミ
ング信号Bを出力する第2の信号及びタイミング信号作
成回路と、切替信号Cを、タイミング信号A又はタイミ
ング信号Bをトリガーとしてラッチするラッチ回路と、
そのラッチ回路から出力されるラッチ結果の出力信号に
より信号A又は信号Bを選択するセレクタ回路とを備え
ることを特徴とする切替回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11777191A JP2716282B2 (ja) | 1991-05-23 | 1991-05-23 | 切替回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11777191A JP2716282B2 (ja) | 1991-05-23 | 1991-05-23 | 切替回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04345230A JPH04345230A (ja) | 1992-12-01 |
JP2716282B2 true JP2716282B2 (ja) | 1998-02-18 |
Family
ID=14719923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11777191A Expired - Lifetime JP2716282B2 (ja) | 1991-05-23 | 1991-05-23 | 切替回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2716282B2 (ja) |
-
1991
- 1991-05-23 JP JP11777191A patent/JP2716282B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04345230A (ja) | 1992-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0151261B1 (ko) | 펄스폭 변조 회로 | |
JP2716282B2 (ja) | 切替回路 | |
US5521952A (en) | Pulse counter circuit and pulse signal changeover circuit therefor | |
JPH0744432B2 (ja) | クロック生成装置 | |
JP2586712B2 (ja) | 非同期信号選択回路 | |
JPH0534409A (ja) | テストモード制御信号生成回路 | |
KR0141711B1 (ko) | 상승/하강 에지 검출장치 | |
JP2592522B2 (ja) | Pn符号の位相変調回路 | |
JP2545010B2 (ja) | ゲ―ト装置 | |
JP3049582B2 (ja) | パターン発生回路 | |
KR0131431Y1 (ko) | 신호 디바운스회로 | |
KR940008699Y1 (ko) | 전자 키보드에서의 서스테인신호 발생회로 | |
JP2679471B2 (ja) | クロック切替回路 | |
JPH0541645A (ja) | 切替え制御回路 | |
JPS6010654B2 (ja) | タイミング信号発生回路 | |
JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
JPS609286B2 (ja) | タイミング信号発生回路 | |
KR200144729Y1 (ko) | Prom 데이터를 이용한 트리거 신호 발생회로 | |
JPH0719205B2 (ja) | 連続デ−タ検出回路 | |
SU815906A1 (ru) | Способ преобразовани интервалаВРЕМЕНи B цифРОВОй КОд и уСТРОйСТВОдл ЕгО ОСущЕСТВлЕНи | |
JPH1114711A (ja) | 半導体試験装置用タイミング発生器 | |
JPH0346412A (ja) | 選択回路切替装置 | |
JPH04102080U (ja) | 波形発生器 | |
JPH08122408A (ja) | 半導体試験装置の波形整形回路 | |
JPH04235426A (ja) | シリアル信号切替制御回路 |