JPS6010644A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6010644A JPS6010644A JP58117083A JP11708383A JPS6010644A JP S6010644 A JPS6010644 A JP S6010644A JP 58117083 A JP58117083 A JP 58117083A JP 11708383 A JP11708383 A JP 11708383A JP S6010644 A JPS6010644 A JP S6010644A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- films
- silicon oxynitride
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229910007991 Si-N Inorganic materials 0.000 claims abstract description 9
- 229910006294 Si—N Inorganic materials 0.000 claims abstract description 9
- 238000010030 laminating Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 229920006268 silicone film Polymers 0.000 claims 4
- ZAOJWJAARUYTMA-UHFFFAOYSA-N 4-chloro-2-(5-chloro-2-hydroxy-3-nitrophenyl)sulfanyl-6-nitrophenol Chemical compound C1=C(Cl)C=C([N+]([O-])=O)C(O)=C1SC1=CC(Cl)=CC([N+]([O-])=O)=C1O ZAOJWJAARUYTMA-UHFFFAOYSA-N 0.000 claims 1
- 238000003475 lamination Methods 0.000 claims 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract description 3
- 229910018557 Si O Inorganic materials 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- 239000002585 base Substances 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910001413 alkali metal ion Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 241000238558 Eucarida Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 235000008708 Morus alba Nutrition 0.000 description 1
- 240000000249 Morus alba Species 0.000 description 1
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 description 1
- 229910020489 SiO3 Inorganic materials 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- NHWNVPNZGGXQQV-UHFFFAOYSA-J [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O Chemical compound [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O NHWNVPNZGGXQQV-UHFFFAOYSA-J 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003387 muscular Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/042—Doping, graded, for tapered etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/082—Ion implantation FETs/COMs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/161—Tapered edges
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
り発明の技trFj分野−1
この発明は任意の形状の開孔部を形成することのできる
被膜を備えた半導体装f醒及びその製造方法に関するも
のである。
被膜を備えた半導体装f醒及びその製造方法に関するも
のである。
[発明の技術的費目とその問題点]
4′導イイ、デ゛バイスが高原4.>J化されるに従っ
て、゛1′導イホ基板上に形成される各1重の膜の厚さ
も薄くな−)でいるが、特に段差部や開孔部の角部にお
いては平用部よりも更に11%! 即がλ9くイ丁って
ぎているため、膜切れを起こす危険千ノ1が高くなって
いる。
て、゛1′導イホ基板上に形成される各1重の膜の厚さ
も薄くな−)でいるが、特に段差部や開孔部の角部にお
いては平用部よりも更に11%! 即がλ9くイ丁って
ぎているため、膜切れを起こす危険千ノ1が高くなって
いる。
lIジ切れを41−しさけぬための(?Iなわち良好な
ステップカバレッジを11−jるための)最も簡単で目
つ有効な手段は角部のん度が大きくなるようにJること
であり、Y−1体的には、ぞの膜もしくはその膜の下地
に急峻イτ角度の角度が形成されぬにうにエツチングづ
ることである。
ステップカバレッジを11−jるための)最も簡単で目
つ有効な手段は角部のん度が大きくなるようにJること
であり、Y−1体的には、ぞの膜もしくはその膜の下地
に急峻イτ角度の角度が形成されぬにうにエツチングづ
ることである。
第1図及び第2図は、従来の半導体装置製造方法と、該
方法によって製造されIC従来の)1り導体装置とを示
したものである。 具体的に言えば、第1図及び第2図
(ハ1、りん硅化ガラス膜とほう素も4化ガラス膜とを
用い−(形成された従来のバイポーラ1へランシスタ及
びそのi!I!!造方法を示したもので・あり、4t1
jに、層間絶縁lIψ及びパッジベージコン膜等にオー
ミック電極用のブーパイ」ぎ]ンタク1〜ボールを形成
Jる工程を示したものである。。
方法によって製造されIC従来の)1り導体装置とを示
したものである。 具体的に言えば、第1図及び第2図
(ハ1、りん硅化ガラス膜とほう素も4化ガラス膜とを
用い−(形成された従来のバイポーラ1へランシスタ及
びそのi!I!!造方法を示したもので・あり、4t1
jに、層間絶縁lIψ及びパッジベージコン膜等にオー
ミック電極用のブーパイ」ぎ]ンタク1〜ボールを形成
Jる工程を示したものである。。
第1図及び第2図におい−C11はN型のエピタキシセ
ル領域を右する半ン「連体基板、2は半導体基板1に形
成されt、:I−’型のベース領域、3はN型の−[ミ
ッタ領域、4はSin、、膜、5ははう素伺化ガラス(
IIsG)とU D O(LJ ndopcd Q x
icle)どの混成膜、6はりんF1化ガラス(P S
G ) 肱71”ある。 このようイγ従〕1このバ
イポーラ1〜ランジスクの製)貴方法では、PSGや1
33Gに予め不純物をドープさせておぎ、r−’ S
G膜やB S G膜を半導イホ基板−ににlことえばC
V D法によって形成さけた後、該BSG膜やBSG膜
を固体拡散源として熱拡散を行うことにより半導体装(
ル中にベース領域や]ニミッタ領域を形成さけている。
ル領域を右する半ン「連体基板、2は半導体基板1に形
成されt、:I−’型のベース領域、3はN型の−[ミ
ッタ領域、4はSin、、膜、5ははう素伺化ガラス(
IIsG)とU D O(LJ ndopcd Q x
icle)どの混成膜、6はりんF1化ガラス(P S
G ) 肱71”ある。 このようイγ従〕1このバ
イポーラ1〜ランジスクの製)貴方法では、PSGや1
33Gに予め不純物をドープさせておぎ、r−’ S
G膜やB S G膜を半導イホ基板−ににlことえばC
V D法によって形成さけた後、該BSG膜やBSG膜
を固体拡散源として熱拡散を行うことにより半導体装(
ル中にベース領域や]ニミッタ領域を形成さけている。
このような従来の製造方法においては、図に示すように
エツチング速度の速い高温段のPSG膜6がl長−ト1
mになるように形成され、まlご、]ニツヂング速度の
遅いB S G及びUDO混成膜5はその下層になるよ
うに形成されるので、リングラフィ干程で第1図のごと
き膜をぶつ酸系のエツチング液で選択的にエツチングし
て第2図のようにベース電槓用コンタクトホール7及び
エミッタ電極用二]ンタクトホールならびに」レクタ電
極用]ンタクl−;j<−ル9′形成するし作付0ηり
′ 11〜ホールの開孔部は外法がりにテーパーエツチ
ングされ、従って従来の製造方法によ机ば孔の開孔縁に
鋭い角部が形成される恐れは少なか−)た。
エツチング速度の速い高温段のPSG膜6がl長−ト1
mになるように形成され、まlご、]ニツヂング速度の
遅いB S G及びUDO混成膜5はその下層になるよ
うに形成されるので、リングラフィ干程で第1図のごと
き膜をぶつ酸系のエツチング液で選択的にエツチングし
て第2図のようにベース電槓用コンタクトホール7及び
エミッタ電極用二]ンタクトホールならびに」レクタ電
極用]ンタクl−;j<−ル9′形成するし作付0ηり
′ 11〜ホールの開孔部は外法がりにテーパーエツチ
ングされ、従って従来の製造方法によ机ば孔の開孔縁に
鋭い角部が形成される恐れは少なか−)た。
また、P S G膜中に含まれるりんの含有率を膜厚方
向に沿って変化さゼるように該BSG膜を形成づること
により孔のテーパ角も制御することができるので前記従
来の製造方法による場合、任意のテーパ角でエツチング
することができた。
向に沿って変化さゼるように該BSG膜を形成づること
により孔のテーパ角も制御することができるので前記従
来の製造方法による場合、任意のテーパ角でエツチング
することができた。
しかしながら、前記従来の21′導体装置の(筒端及び
その製)貴方法は比較的集積度の高くない半導体装置の
構造及びその製造方法としては好適であったが、更に集
積度の高い半導体装置の構造及び製造方法としては不適
であるため、現在生産され(いる\/IsI等の(14
造及び製造方法には採用されていない。 づなわち、最
近では、不純物の導入工程に従来のPSGやBSGのよ
うなCVD膜からの熱拡散に代って)!1シ疫制御のず
ぐれたイオン注入法がさかんに使われるようになる一方
、リソグラフイエ稈に従来のウェットエツチングに代っ
てドライエツチングが用いられるようになっている。
その製)貴方法は比較的集積度の高くない半導体装置の
構造及びその製造方法としては好適であったが、更に集
積度の高い半導体装置の構造及び製造方法としては不適
であるため、現在生産され(いる\/IsI等の(14
造及び製造方法には採用されていない。 づなわち、最
近では、不純物の導入工程に従来のPSGやBSGのよ
うなCVD膜からの熱拡散に代って)!1シ疫制御のず
ぐれたイオン注入法がさかんに使われるようになる一方
、リソグラフイエ稈に従来のウェットエツチングに代っ
てドライエツチングが用いられるようになっている。
従って、[〕S G膜を使用し4rい高集積度半導体装
置には前記のごとぎ公知のウェットエツチング法5− にJ、るテーパーエツチング技術を適用覆ることかで・
ぎないため、前記の高集積度半導体装置のりソグラフィ
ニ[稈では各種の膜に形成したコンタク1〜ボールヤ)
スルーボール等の孔縁部に鋭いエツジ(角部)を牛じや
すくなっており、各種の膜や配線のステップカバレッジ
が悪くなりがちであり、半導体装置の歩留りも低いとい
う問題点があった。
置には前記のごとぎ公知のウェットエツチング法5− にJ、るテーパーエツチング技術を適用覆ることかで・
ぎないため、前記の高集積度半導体装置のりソグラフィ
ニ[稈では各種の膜に形成したコンタク1〜ボールヤ)
スルーボール等の孔縁部に鋭いエツジ(角部)を牛じや
すくなっており、各種の膜や配線のステップカバレッジ
が悪くなりがちであり、半導体装置の歩留りも低いとい
う問題点があった。
また、現在のところ、P S Gを使用しない高集積度
半導体装置の各種の膜に任意のテーパ角でコンタク1へ
ホールやスルーホール等を形成覆ることのできる有効な
方法はなく、この方法を実現できる膜を備えた半導体装
置もイ〒かった。
半導体装置の各種の膜に任意のテーパ角でコンタク1へ
ホールやスルーホール等を形成覆ることのできる有効な
方法はなく、この方法を実現できる膜を備えた半導体装
置もイ〒かった。
また従来の半導体装置には、PSGがアルカリ金属イオ
ンによる汚染を阻止する能力が低く月つ耐)♀1/Iが
比較的低いため配線全屈である△1どの間で゛コロージ
ョンやエレクIへロマイグレーションを生しやすいとい
うP S Gそのものの性質に基因する問題点の仙に、
製造プロセスにおいてはp SGのエツチングをすべて
の開孔工程に適用することはできない(SiO3膜中に
侵入したりん6− がi;t 4ル中111.散でる)等の間5Iii点か
慣げられる。
ンによる汚染を阻止する能力が低く月つ耐)♀1/Iが
比較的低いため配線全屈である△1どの間で゛コロージ
ョンやエレクIへロマイグレーションを生しやすいとい
うP S Gそのものの性質に基因する問題点の仙に、
製造プロセスにおいてはp SGのエツチングをすべて
の開孔工程に適用することはできない(SiO3膜中に
侵入したりん6− がi;t 4ル中111.散でる)等の間5Iii点か
慣げられる。
[発明の目的1
この発明の第一σ刈1的は、たとえは=1ンタク1〜)
j\−ルイj゛ど開孔部を任意のテーパ角C・形成する
ことのでさ−る被膜を備えた214. j::j (ホ
K !tγ7をjh:供Jることで(1つり、この発明
の第一の目的は該”li iI’q体装置全装置己Cj
る方法をl;ij供了1−ることで・ある。
j\−ルイj゛ど開孔部を任意のテーパ角C・形成する
ことのでさ−る被膜を備えた214. j::j (ホ
K !tγ7をjh:供Jることで(1つり、この発明
の第一の目的は該”li iI’q体装置全装置己Cj
る方法をl;ij供了1−ることで・ある。
[発明の概要1
本発明名は、シリ工1ンノj1シナイ1〜ライド(Si
OX N、)が主成分の酸素及び窒素、の含有率を変
化さ1!ることにJ、り土ツヂンクレ−1〜(」■ツブ
ング速度)b変化づるという1」質を石し−Cいること
に”rY 「l シ、S i −N / S i −0
で表されるセル結合化がぞれぞれ異イj゛る二I・11
以トのシリニー1ンΔキシナイ1〜ライド1jいを少イ
1くとも二11?1以上−桔層1ノ、さらに所望により
シリ−1ンナイ1−ライド膜(S!3N4)又は/及び
シリ]ンΔキザイド膜(Sin、)をL′j層して41
11成された被膜を右づる本発明の半導体装!、’vJ
を18−Iた。 本発明の214.7W (小装置の被
膜はウエツ1′・−1ニツチングによっても計11′青
度の7−−バーエツチーングが可(i(2であるととも
にドライTツヂングによって+)高車り度のデーパ−]
二・ンチングが可能C゛ある。
OX N、)が主成分の酸素及び窒素、の含有率を変
化さ1!ることにJ、り土ツヂンクレ−1〜(」■ツブ
ング速度)b変化づるという1」質を石し−Cいること
に”rY 「l シ、S i −N / S i −0
で表されるセル結合化がぞれぞれ異イj゛る二I・11
以トのシリニー1ンΔキシナイ1〜ライド1jいを少イ
1くとも二11?1以上−桔層1ノ、さらに所望により
シリ−1ンナイ1−ライド膜(S!3N4)又は/及び
シリ]ンΔキザイド膜(Sin、)をL′j層して41
11成された被膜を右づる本発明の半導体装!、’vJ
を18−Iた。 本発明の214.7W (小装置の被
膜はウエツ1′・−1ニツチングによっても計11′青
度の7−−バーエツチーングが可(i(2であるととも
にドライTツヂングによって+)高車り度のデーパ−]
二・ンチングが可能C゛ある。
なお、シリ21ンナイi〜ライド(Si 1 N4 )
及びシリコンAキリイド(Si O2)はシリコンAキ
シブイ1〜ライド(SiOxNv)のそれぞれ酸素及び
窒素の41い組成であり、イの組成に対応Jるlr−ツ
ブングレートを有しているので3i1Nq膜及び/又は
5i02膜を所望ににり積層することができるので゛あ
る。
及びシリコンAキリイド(Si O2)はシリコンAキ
シブイ1〜ライド(SiOxNv)のそれぞれ酸素及び
窒素の41い組成であり、イの組成に対応Jるlr−ツ
ブングレートを有しているので3i1Nq膜及び/又は
5i02膜を所望ににり積層することができるので゛あ
る。
「発明の実施例]
第3図は本発明の基礎とイfるシリコンオキシカイ1〜
ライトの性質を示したものである。 同図において横軸
は屈折率、左側の縦軸はシリコンAキシナイ1〜ライド
中のSi −N結合とSi −0結合のモル結合比、右
側の縦軸i、I; CF 、、のケミカルドライTツヂ
ング(CI) F )におけるエラチングレー1−(久
/min )及び5%のl−I F系エツチング液を用
いたウェブ1〜エツチングにおけるエラチングレーh(
1/m’in)を示している。 シリコンAキシナイ1
ヘライド中のS i −N / S i −0結合比は
シリ:jンオキシリーイI・ライドの屈折率に比例して
おり、従つで、シリ:1ンオAシナイ1〜ライト中のS
i = N / S i −0結合比のfii’−i
はシリコン刺4−シリイ1ヘライ1〜の屈折率4測定力
るi二どにJ、す11“jちに知ることができる。
ライトの性質を示したものである。 同図において横軸
は屈折率、左側の縦軸はシリコンAキシナイ1〜ライド
中のSi −N結合とSi −0結合のモル結合比、右
側の縦軸i、I; CF 、、のケミカルドライTツヂ
ング(CI) F )におけるエラチングレー1−(久
/min )及び5%のl−I F系エツチング液を用
いたウェブ1〜エツチングにおけるエラチングレーh(
1/m’in)を示している。 シリコンAキシナイ1
ヘライド中のS i −N / S i −0結合比は
シリ:jンオキシリーイI・ライドの屈折率に比例して
おり、従つで、シリ:1ンオAシナイ1〜ライト中のS
i = N / S i −0結合比のfii’−i
はシリコン刺4−シリイ1ヘライ1〜の屈折率4測定力
るi二どにJ、す11“jちに知ることができる。
第3図を参照するど、シリコンオキシナイトライド(3
↓その中のS: −N/Si −0結合比によってエツ
チング1ノー1〜が変化することがわかる。
↓その中のS: −N/Si −0結合比によってエツ
チング1ノー1〜が変化することがわかる。
なお、第3図には示していtlいが、シリコンオキシカ
イ1〜ライトはその中の水素の含有比率にJ、つてもJ
ツヂングレ−1・が変ってくることが?!(f認されて
いる。
イ1〜ライトはその中の水素の含有比率にJ、つてもJ
ツヂングレ−1・が変ってくることが?!(f認されて
いる。
第3図に示刀ように、ふつ1(IIF>系のエツブング
ン夜を月1いlこウコー゛ント■ツヂングにおいて(=
11、シリコンメギシナイトライト膜のSi −N結合
の割合が人ぎくなるにつれでエラチングレー1− i、
、11対数的に減少し、また、CF4を用いた(O3を
加えた場合も同じ)ケミカルドライエツチングにおいて
はシリコンオニ1:シブーイl−ライト′中のSi −
09− 結合が犬びくなるにつれてエラチングレーI〜は対数的
に減少しでいる。
ン夜を月1いlこウコー゛ント■ツヂングにおいて(=
11、シリコンメギシナイトライト膜のSi −N結合
の割合が人ぎくなるにつれでエラチングレー1− i、
、11対数的に減少し、また、CF4を用いた(O3を
加えた場合も同じ)ケミカルドライエツチングにおいて
はシリコンオニ1:シブーイl−ライト′中のSi −
09− 結合が犬びくなるにつれてエラチングレーI〜は対数的
に減少しでいる。
従ってSi −N/Si −0結合比が異なる数種のシ
リコンメギシナイトライト膜を積層して半導体装置の各
種の被膜を形成づ−れば、該被膜にイf意のテーパ角の
コンタコ1〜ホールやスルーボールを形成させることが
でき、従って保護膜切れや配線切れを生じる恐れのない
了導体装置が得られることになる。
リコンメギシナイトライト膜を積層して半導体装置の各
種の被膜を形成づ−れば、該被膜にイf意のテーパ角の
コンタコ1〜ホールやスルーボールを形成させることが
でき、従って保護膜切れや配線切れを生じる恐れのない
了導体装置が得られることになる。
なお、第3図における、Si −N/Si −0結合比
はシリコンメギシナイトライトの赤外吸収評価にお(プ
る5i−Nと51−Oの吸収波の高さの比を表している
ので、シリコン副キシナイトライド中の5l−=N結合
どSi −0結合との絶対的な比を示すものではない。
はシリコンメギシナイトライトの赤外吸収評価にお(プ
る5i−Nと51−Oの吸収波の高さの比を表している
ので、シリコン副キシナイトライド中の5l−=N結合
どSi −0結合との絶対的な比を示すものではない。
以下に第4図乃至第7図を参照することにより本発明の
半導体装置及びそれを製造する方法の一例についで説明
する。 なお、この実施例では半導体装置としてNPN
バイポーラ1〜ランジスタを示したが、本発明が素子構
造や素子形式に関係な10− く、あらゆる(Φ頬の半導体Rii’=7に適用しうろ
ことは明らかである。
半導体装置及びそれを製造する方法の一例についで説明
する。 なお、この実施例では半導体装置としてNPN
バイポーラ1〜ランジスタを示したが、本発明が素子構
造や素子形式に関係な10− く、あらゆる(Φ頬の半導体Rii’=7に適用しうろ
ことは明らかである。
第4図乃至第7図において、10はP型層11とN y
(ljのエピタキシャルJi?i 12とを右する半導
体17本板であり、[)型層11の表面にはN1型の埋
込1脅13が形成され、また、エビタA−シVル層12
には名水j″−を7jいに分離づるための「)(型のア
イソレーション領域14が形成され(−いる。
(ljのエピタキシャルJi?i 12とを右する半導
体17本板であり、[)型層11の表面にはN1型の埋
込1脅13が形成され、また、エビタA−シVル層12
には名水j″−を7jいに分離づるための「)(型のア
イソレーション領域14が形成され(−いる。
なお、第4図及び第5図は本発明の方法には含まれてな
い全工程の状態を示している。
い全工程の状態を示している。
第11 l”<lはアイソレーション領域14を形成し
た後、−磨鉱[1シマスフ層を全面剥離し、新に150
0スの酸化膜15を形成した状態を示し”Cいる。 で
の後レジスト膜を拡1)(マスクとして、P型不純物を
イオン21人し、アニールすることによつ−C1ベース
10を形成する。 再び、酸化膜15を剥離、再酸化し
、レジスト膜17を拡散マスクとしで、N型不純物をイ
オン注入しN”領域21.22を形成Jる。 この時の
状態を第5図に示づ−0この1を、アニールを行うこと
により第6図に示づようにN1型のエミッタ領域21と
コレクタ領域のコンタク1へ部22どが形成される(こ
こまでのT程は公知のものである)。
た後、−磨鉱[1シマスフ層を全面剥離し、新に150
0スの酸化膜15を形成した状態を示し”Cいる。 で
の後レジスト膜を拡1)(マスクとして、P型不純物を
イオン21人し、アニールすることによつ−C1ベース
10を形成する。 再び、酸化膜15を剥離、再酸化し
、レジスト膜17を拡散マスクとしで、N型不純物をイ
オン注入しN”領域21.22を形成Jる。 この時の
状態を第5図に示づ−0この1を、アニールを行うこと
により第6図に示づようにN1型のエミッタ領域21と
コレクタ領域のコンタク1へ部22どが形成される(こ
こまでのT程は公知のものである)。
エミッタ領域21とコレクタ領域22との形成後、3+
O3膜16の上に形成されているレジスト膜17を全面
剥離し、これに引き続いて5iO7膜16上にプラス゛
マCVD法によってたとえば4層にシリコンオニ1ニシ
ブ−イ1〜ライドIFJ 23へ・25及びシリコンナ
イトライド膜26を積層させる。 これらのシリコンオ
キシナイトライド膜及びシリコンナイトライド膜23〜
26はフィールド部の反転電圧の向上と外部からの汚染
防11−のために設【プる6ので゛あり、各シリコンオ
キシナイトライド膜2ご3〜26の植層舶序、層厚及び
組成は後に該積r1膜に形成するホールの形状に応じて
決定される。
O3膜16の上に形成されているレジスト膜17を全面
剥離し、これに引き続いて5iO7膜16上にプラス゛
マCVD法によってたとえば4層にシリコンオニ1ニシ
ブ−イ1〜ライドIFJ 23へ・25及びシリコンナ
イトライド膜26を積層させる。 これらのシリコンオ
キシナイトライド膜及びシリコンナイトライド膜23〜
26はフィールド部の反転電圧の向上と外部からの汚染
防11−のために設【プる6ので゛あり、各シリコンオ
キシナイトライド膜2ご3〜26の植層舶序、層厚及び
組成は後に該積r1膜に形成するホールの形状に応じて
決定される。
この実施例では、最下11ηのシリコンオキシナイ1へ
ライド膜23は屈折率n= 1.47 (Si −N/
汽 Si −0=−0,7) ′c膜厚1ooox 、第Z
層目(7) シ’J」ンオキシナイ1〜ライド膜2/
lは屈折率n=−−1,80(Si −N/Si −0
= 1.8)で膜厚2000X 、第三層「1のシリコ
ンオキシナイトライド膜25 ca、 rni折率n
−1,53(Si−N/S I −0= 0.9>で膜
厚100(耶、そして最十層のシリコンナイトライド膜
2Gは屈折率n = 2.00 (S i −N /
S : −〇−,3,20>で膜J’=’−1000人
である。
ライド膜23は屈折率n= 1.47 (Si −N/
汽 Si −0=−0,7) ′c膜厚1ooox 、第Z
層目(7) シ’J」ンオキシナイ1〜ライド膜2/
lは屈折率n=−−1,80(Si −N/Si −0
= 1.8)で膜厚2000X 、第三層「1のシリコ
ンオキシナイトライド膜25 ca、 rni折率n
−1,53(Si−N/S I −0= 0.9>で膜
厚100(耶、そして最十層のシリコンナイトライド膜
2Gは屈折率n = 2.00 (S i −N /
S : −〇−,3,20>で膜J’=’−1000人
である。
各層の屈折率と膜厚を上記のようにすれば、1、jに角
部を丸め、r;)1孔部而積を小さくづることができる
。
部を丸め、r;)1孔部而積を小さくづることができる
。
Jのようにシリコンオキシブイドライド膜及びシリニ1
ンプイ1〜ライトB923〜26を積Rりして4層成さ
れた被膜の十にレジストパターンを形成した後、該レジ
メ[〜パターンをマスクとしてCF、、流Fjz 30
0cc/min 、 O3流f5’41(10cc/
m ! nの条イ!1で該波力う)をケミカル1−ライ
エツチングJると、第7図に小iJようにS i 02
11!a 16を含む該被19を貫通しでベース電(へ
1用=1ンタク1〜ホール27.1−ミッタ電極用凹ン
タクト小−ル28、]]レクク電極用コンタク1−ボー
ルつがそれぞれ所定のテーバ角を右する形状に形成され
る3゜ =13− 従)で、この、1、うに所望の一アーパ角を有刃るj、
うに形成された:]ンタク!〜ボールやスルー小−ルに
金属11!、!を11(積さμれば、それらのホールの
孔縁に鋭いエツジがないため、該金属膜の膜切れを生じ
る恐れがなく、ステップカバレッジの良IRな配線等を
形成することができる。
ンプイ1〜ライトB923〜26を積Rりして4層成さ
れた被膜の十にレジストパターンを形成した後、該レジ
メ[〜パターンをマスクとしてCF、、流Fjz 30
0cc/min 、 O3流f5’41(10cc/
m ! nの条イ!1で該波力う)をケミカル1−ライ
エツチングJると、第7図に小iJようにS i 02
11!a 16を含む該被19を貫通しでベース電(へ
1用=1ンタク1〜ホール27.1−ミッタ電極用凹ン
タクト小−ル28、]]レクク電極用コンタク1−ボー
ルつがそれぞれ所定のテーバ角を右する形状に形成され
る3゜ =13− 従)で、この、1、うに所望の一アーパ角を有刃るj、
うに形成された:]ンタク!〜ボールやスルー小−ルに
金属11!、!を11(積さμれば、それらのホールの
孔縁に鋭いエツジがないため、該金属膜の膜切れを生じ
る恐れがなく、ステップカバレッジの良IRな配線等を
形成することができる。
百1−だ、該被膜の形成時に、膜の表層側の窒素濃度を
高くする一方、膜と膜との界面側の酸素濃度が高くなる
ように膜形成を行えばパッシベーション効果が大きく月
つ、界面特f1のよい保護膜もしくは層間絶縁膜を得る
ことができる。
高くする一方、膜と膜との界面側の酸素濃度が高くなる
ように膜形成を行えばパッシベーション効果が大きく月
つ、界面特f1のよい保護膜もしくは層間絶縁膜を得る
ことができる。
「発明の効果]
双子のごとき本発明にJ、って得られる効果を列挙すれ
ば次の通りである。
ば次の通りである。
1) PSGを使用l!ずに、目つ、ドライエツヂング
も任意の角度にデーパ−エツチングすることがでさる肱
を右しているので高集積度のIsIにおいても良りrな
スうツブカバレッジの膜等が17られる1、 (TT) 耐湿↑(1が低く、月つアルカリ金属イオン
14− (5,」、ろ(7)染1’/+ +l効宋の小さいI)
S Gを使用しイ丁いので゛西己阜(;(3属て゛あ
る△1に−1[1−ジーjンヤ)丁しク1〜11マイク
1ノーシ」ンを41しさせる恐れがhく、tiLつ−(
、従来J、りも1菖頼何の高い半導体装置が寄られる。
も任意の角度にデーパ−エツチングすることがでさる肱
を右しているので高集積度のIsIにおいても良りrな
スうツブカバレッジの膜等が17られる1、 (TT) 耐湿↑(1が低く、月つアルカリ金属イオン
14− (5,」、ろ(7)染1’/+ +l効宋の小さいI)
S Gを使用しイ丁いので゛西己阜(;(3属て゛あ
る△1に−1[1−ジーjンヤ)丁しク1〜11マイク
1ノーシ」ンを41しさせる恐れがhく、tiLつ−(
、従来J、りも1菖頼何の高い半導体装置が寄られる。
(III ) l)S Gを月1いイfいのて、刀−べ
ての’I’ +ij f水装置及びイの:型造プロレス
に適用(JろことがC゛さる。
ての’I’ +ij f水装置及びイの:型造プロレス
に適用(JろことがC゛さる。
(IV) IIら)形成をプラス゛? CV 1つ装置
にJ、−)−C行えば、多層膜であって〇一層膜形成の
1易合ど同じく、甲−二[稈で終了J−るので二1稈数
の増加なしに実施することができ、特に、膜形成をプラ
ズマCV I)装置ピlで行う高集積1αIS1の製造
方法に適しでいる。
にJ、−)−C行えば、多層膜であって〇一層膜形成の
1易合ど同じく、甲−二[稈で終了J−るので二1稈数
の増加なしに実施することができ、特に、膜形成をプラ
ズマCV I)装置ピlで行う高集積1αIS1の製造
方法に適しでいる。
(V) シリコンA1−シナイトライドの誘電率はS1
0.の誘電率と5i3Nnの誘電率どの中間のIIi′
1であり、Si 3N4ににるフィールドV LITよ
りも史に大ぎなフィールドV thを実現づることがで
きるため薄114j化が間両であり、従−)で1.r6
1菅度半導体デバイスに適している。
0.の誘電率と5i3Nnの誘電率どの中間のIIi′
1であり、Si 3N4ににるフィールドV LITよ
りも史に大ぎなフィールドV thを実現づることがで
きるため薄114j化が間両であり、従−)で1.r6
1菅度半導体デバイスに適している。
/l I′21rfu)簡単な説明
第1図及び第2図は従来の半導体装置どその製造方法を
説明するための断面図、第3図は本発明の半導体装置に
用いられるシリ−1ンオキシブイトシイドの□l’i
%iを示すグラフ、第4図乃至第7図は本発明の半導体
装置を製造するための方法をRj1明Jるlζめの図で
ある。
説明するための断面図、第3図は本発明の半導体装置に
用いられるシリ−1ンオキシブイトシイドの□l’i
%iを示すグラフ、第4図乃至第7図は本発明の半導体
装置を製造するための方法をRj1明Jるlζめの図で
ある。
1.10・・・半導体基板、 2,19・・・ベース領
1或、 3.21・・・■ミッタ9目或、 4.15゜
1 (i−3102II’A 、 5−(B S G
+ 1.J l’) O) iFN成 1桑 、 6
・・・ 1つ 5G(UD ○ ) 膜 、 7 、
27 ・・・ベース電(車用二1ンタク1〜ボール、
8,28・・・エミッタ゛電極用コンタク1へホール、
9.29・・・二]レクタ電極用−]ンタク1〜ボー
ル、 23〜26・・・シリコンオキシナイ1ヘライド
膜。
1或、 3.21・・・■ミッタ9目或、 4.15゜
1 (i−3102II’A 、 5−(B S G
+ 1.J l’) O) iFN成 1桑 、 6
・・・ 1つ 5G(UD ○ ) 膜 、 7 、
27 ・・・ベース電(車用二1ンタク1〜ボール、
8,28・・・エミッタ゛電極用コンタク1へホール、
9.29・・・二]レクタ電極用−]ンタク1〜ボー
ル、 23〜26・・・シリコンオキシナイ1ヘライド
膜。
特W[出l111′1人 東京芝浦電気株式会ネ1第4
図 第5図 1′:313 第6図 第7図 19 1づ
図 第5図 1′:313 第6図 第7図 19 1づ
Claims (1)
- 【特許請求の範囲】 1 主成分がSi、Q及びNからhるシリコンオキシテ
ィl−ライド膜CあっC3i −N/3i−0で表され
る結合比がイれぞれ異なる2手重上ソ」−の月シを積層
し、ざらに所望によりシリニ1ンノーイI〜ライド膜及
び、/又はシリコンオキ1ノーイド膜を積層して構成さ
れた被膜を右するとともに、該?ll欣にコンタク1ヘ
ホール等の開孔部が形成されていることを特徴とする半
導体装置。 2 主成分がS;、O及びNからなるシリコンオキシナ
イ]・ライド膜であってSi −N/sr −oて′表
される結合比がそれぞれ異なる2種以上の膜を積層()
、さらに所望によりシリIンナイ1〜ライドIID!及
び、/又はシリ:1ンオ含リ−イド膜を積層して構成さ
れた被膜を有するとともに、該被膜にコンタクトホール
等の開孔部が形成されていることを特徴とする半導体装
置を製造するための方法であって、該1ifl孔部に!
jえるべき形状に応じて該シリコンオキシナイトライド
11う)のエツチング速度及び組成を考慮して積層順序
及び膜厚を決定し、この結果に従って積層形成した該被
膜をエツチングづることにより所定形状の該開孔部を該
被膜に形成させることを特徴とする」′導体装置の製造
方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58117083A JPS6010644A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置の製造方法 |
US06/626,386 US4543707A (en) | 1983-06-30 | 1984-06-29 | Method of forming through holes by differential etching of stacked silicon oxynitride layers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58117083A JPS6010644A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6010644A true JPS6010644A (ja) | 1985-01-19 |
JPH0226374B2 JPH0226374B2 (ja) | 1990-06-08 |
Family
ID=14702968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58117083A Granted JPS6010644A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4543707A (ja) |
JP (1) | JPS6010644A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244651A (ja) * | 1987-03-30 | 1988-10-12 | Nec Corp | 半導体装置 |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62150826A (ja) * | 1985-12-25 | 1987-07-04 | Toshiba Corp | 半導体装置の製造方法 |
US4705760A (en) * | 1986-01-16 | 1987-11-10 | Rca Corporation | Preparation of a surface for deposition of a passinating layer |
US4717631A (en) * | 1986-01-16 | 1988-01-05 | Rca Corporation | Silicon oxynitride passivated semiconductor body and method of making same |
US5528058A (en) * | 1986-03-21 | 1996-06-18 | Advanced Power Technology, Inc. | IGBT device with platinum lifetime control and reduced gaw |
EP0252179B1 (en) * | 1986-07-11 | 1992-05-27 | International Business Machines Corporation | Process for producing undercut mask profiles |
USRE33622E (en) * | 1986-09-04 | 1991-06-25 | At&T Bell Laboratories | Integrated circuits having stepped dielectric regions |
US4676869A (en) * | 1986-09-04 | 1987-06-30 | American Telephone And Telegraph Company At&T Bell Laboratories | Integrated circuits having stepped dielectric regions |
US5169680A (en) * | 1987-05-07 | 1992-12-08 | Intel Corporation | Electroless deposition for IC fabrication |
JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
NL8900989A (nl) * | 1989-04-20 | 1990-11-16 | Philips Nv | Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam. |
KR0185375B1 (ko) * | 1989-05-23 | 1999-03-20 | 엔. 라이스 머레트 | 분리 금속 플레이트 캐패시터 및 이의 제조 방법 |
JP2625602B2 (ja) * | 1991-01-18 | 1997-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 集積回路デバイスの製造プロセス |
US5391503A (en) * | 1991-05-13 | 1995-02-21 | Sony Corporation | Method of forming a stacked semiconductor device wherein semiconductor layers and insulating films are sequentially stacked and forming openings through such films and etchings using one of the insulating films as a mask |
US5187121A (en) * | 1991-12-18 | 1993-02-16 | International Business Machines Corporation | Process for fabrication of a semiconductor structure and contact stud |
US5302534A (en) * | 1992-03-02 | 1994-04-12 | Motorola, Inc. | Forming a vertical PNP transistor |
US5304840A (en) * | 1992-07-24 | 1994-04-19 | Trw Inc. | Cryogenic radiation-hard dual-layer field oxide for field-effect transistors |
US5362666A (en) * | 1992-09-18 | 1994-11-08 | Micron Technology, Inc. | Method of producing a self-aligned contact penetrating cell plate |
US5365104A (en) * | 1993-03-25 | 1994-11-15 | Paradigm Technology, Inc. | Oxynitride fuse protective/passivation film for integrated circuit having resistors |
US5429974A (en) * | 1993-10-22 | 1995-07-04 | United Microelectronics Corporation | Post passivation mask ROM programming method |
JP2682403B2 (ja) * | 1993-10-29 | 1997-11-26 | 日本電気株式会社 | 半導体装置の製造方法 |
EP0661732B1 (en) * | 1993-12-28 | 2004-06-09 | Applied Materials, Inc. | A method of forming silicon oxy-nitride films by plasma-enhanced chemical vapor deposition |
US5528082A (en) * | 1994-04-28 | 1996-06-18 | Xerox Corporation | Thin-film structure with tapered feature |
US5541141A (en) * | 1995-02-27 | 1996-07-30 | Hyundai Electronics Industries Co., Ltd. | Method for forming an oxynitride film in a semiconductor device |
KR0171128B1 (ko) * | 1995-04-21 | 1999-02-01 | 김우중 | 수직형 바이폴라 트랜지스터 |
US5622596A (en) * | 1995-05-08 | 1997-04-22 | International Business Machines Corporation | High density selective SiO2 :Si3 N4 etching using a stoichiometrically altered nitride etch stop |
US5702959A (en) * | 1995-05-31 | 1997-12-30 | Texas Instruments Incorporated | Method for making an isolated vertical transistor |
US6022799A (en) * | 1995-06-07 | 2000-02-08 | Advanced Micro Devices, Inc. | Methods for making a semiconductor device with improved hot carrier lifetime |
US5710067A (en) * | 1995-06-07 | 1998-01-20 | Advanced Micro Devices, Inc. | Silicon oxime film |
US6300253B1 (en) | 1998-04-07 | 2001-10-09 | Micron Technology, Inc. | Semiconductor processing methods of forming photoresist over silicon nitride materials, and semiconductor wafer assemblies comprising photoresist over silicon nitride materials |
US6323139B1 (en) | 1995-12-04 | 2001-11-27 | Micron Technology, Inc. | Semiconductor processing methods of forming photoresist over silicon nitride materials |
US5926739A (en) | 1995-12-04 | 1999-07-20 | Micron Technology, Inc. | Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride |
JPH10173052A (ja) * | 1996-12-13 | 1998-06-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6136700A (en) * | 1996-12-20 | 2000-10-24 | Texas Instruments Incorporated | Method for enhancing the performance of a contact |
US5899748A (en) * | 1997-05-21 | 1999-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for anchoring via/contact in semiconductor devices and devices formed |
US5976987A (en) * | 1997-10-03 | 1999-11-02 | Vlsi Technology, Inc. | In-situ corner rounding during oxide etch for improved plug fill |
US6124206A (en) * | 1997-12-29 | 2000-09-26 | Siemens Aktiengesellschaft | Reduced pad erosion |
US6767794B2 (en) * | 1998-01-05 | 2004-07-27 | Advanced Micro Devices, Inc. | Method of making ultra thin oxide formation using selective etchback technique integrated with thin nitride layer for high performance MOSFET |
US6316372B1 (en) | 1998-04-07 | 2001-11-13 | Micron Technology, Inc. | Methods of forming a layer of silicon nitride in a semiconductor fabrication process |
US6635530B2 (en) | 1998-04-07 | 2003-10-21 | Micron Technology, Inc. | Methods of forming gated semiconductor assemblies |
US5985771A (en) * | 1998-04-07 | 1999-11-16 | Micron Technology, Inc. | Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers |
US6287959B1 (en) * | 1998-04-23 | 2001-09-11 | Advanced Micro Devices, Inc. | Deep submicron metallization using deep UV photoresist |
JP3185871B2 (ja) * | 1998-05-01 | 2001-07-11 | 日本電気株式会社 | 半導体装置の製造方法 |
US6218314B1 (en) * | 1999-04-01 | 2001-04-17 | Taiwan Semiconductor Manufacturing Company | Silicon dioxide-oxynitride continuity film as a passivation film |
US6121149A (en) * | 1999-04-22 | 2000-09-19 | Advanced Micro Devices, Inc. | Optimized trench/via profile for damascene filling |
TW517260B (en) * | 1999-05-15 | 2003-01-11 | Semiconductor Energy Lab | Semiconductor device and method for its fabrication |
US6580107B2 (en) * | 2000-10-10 | 2003-06-17 | Sanyo Electric Co., Ltd. | Compound semiconductor device with depletion layer stop region |
US6498088B1 (en) * | 2000-11-09 | 2002-12-24 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
US6410461B1 (en) * | 2001-05-07 | 2002-06-25 | Advanced Micro Devices, Inc. | Method of depositing sion with reduced defects |
US6803305B2 (en) * | 2002-04-10 | 2004-10-12 | Chartered Semiconductor Manufacturing Limited | Method for forming a via in a damascene process |
US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US8614124B2 (en) * | 2007-05-25 | 2013-12-24 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
US8643124B2 (en) | 2007-05-25 | 2014-02-04 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US8179161B1 (en) | 2009-05-05 | 2012-05-15 | Cypress Semiconductor Corporation | Programmable input/output circuit |
US8487655B1 (en) | 2009-05-05 | 2013-07-16 | Cypress Semiconductor Corporation | Combined analog architecture and functionality in a mixed-signal array |
US9612987B2 (en) | 2009-05-09 | 2017-04-04 | Cypress Semiconductor Corporation | Dynamically reconfigurable analog routing circuits and methods for system on a chip |
CN104395991B (zh) * | 2012-06-29 | 2017-06-20 | 株式会社半导体能源研究所 | 半导体装置 |
US10276669B2 (en) | 2017-01-19 | 2019-04-30 | Infineon Technologies Austria Ag | Sloped field plate and contact structures for semiconductor devices and methods of manufacturing thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51148361A (en) * | 1975-06-14 | 1976-12-20 | Fujitsu Ltd | Formation method of insulation film |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52147063A (en) * | 1976-06-02 | 1977-12-07 | Toshiba Corp | Semiconductor electrode forming method |
DE2658448C3 (de) * | 1976-12-23 | 1979-09-20 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zum Ätzen einer auf einem Halbleiterkörper aufgebrachten Schicht aus Siliciumnitrid in einem Gasplasma |
DE2832388C2 (de) * | 1978-07-24 | 1986-08-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat |
JPS55163860A (en) * | 1979-06-06 | 1980-12-20 | Toshiba Corp | Manufacture of semiconductor device |
JPS5640260A (en) * | 1979-09-11 | 1981-04-16 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS5693344A (en) * | 1979-12-26 | 1981-07-28 | Fujitsu Ltd | Manufacture of semiconductor device |
US4484978A (en) * | 1983-09-23 | 1984-11-27 | Fairchild Camera & Instrument Corp. | Etching method |
US4484979A (en) * | 1984-04-16 | 1984-11-27 | At&T Bell Laboratories | Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer |
-
1983
- 1983-06-30 JP JP58117083A patent/JPS6010644A/ja active Granted
-
1984
- 1984-06-29 US US06/626,386 patent/US4543707A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51148361A (en) * | 1975-06-14 | 1976-12-20 | Fujitsu Ltd | Formation method of insulation film |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244651A (ja) * | 1987-03-30 | 1988-10-12 | Nec Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US4543707A (en) | 1985-10-01 |
JPH0226374B2 (ja) | 1990-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6010644A (ja) | 半導体装置の製造方法 | |
US4334349A (en) | Method of producing semiconductor device | |
JPS5943545A (ja) | 半導体集積回路装置 | |
US7642185B2 (en) | Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device | |
TWI282591B (en) | Semiconductor device including porous insulating material and manufacturing method therefor | |
US5077238A (en) | Method of manufacturing a semiconductor device with a planar interlayer insulating film | |
TWI294147B (en) | Deposition method, method of manufacturing semiconductor device, and semiconductor device | |
KR20000048410A (ko) | 반도체 장치의 제조 공정 | |
TW200527533A (en) | Semiconductor device and manufacturing method thereof | |
TWI251297B (en) | Method for forming metal line in semiconductor device | |
JPS6054450A (ja) | 半導体装置の製造方法 | |
JPS5759359A (en) | Manufacture of semiconductor device | |
TW495883B (en) | Method of fabricating an insulating layer | |
JPS5911648A (ja) | 半導体装置の製造方法 | |
JPS61187346A (ja) | 絶縁膜構造および半導体装置 | |
JPS60136327A (ja) | 半導体装置の製造方法 | |
JPS5848940A (ja) | 半導体装置の製造方法 | |
JPS63262856A (ja) | 半導体装置の製造方法 | |
JP2006351877A (ja) | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 | |
JPH0689941A (ja) | 半導体装置及びその製造方法 | |
JPH0464235A (ja) | 半導体装置及びその製造方法 | |
JPH01198061A (ja) | 半導体装置の製造方法 | |
JPS58142577A (ja) | 半導体装置の製造法 | |
JPH03159157A (ja) | 半導体装置及びその製造方法 | |
JP2008193120A (ja) | 絶縁膜形成方法 |