JPS5999529A - デ−タ転送の制御方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

本発明は、バスを介してのデータ送信器と１−夕受信器
との間のデータ転送を、バス（二接続されている制御装
置（二よって、転送命令および制御命令を含みメモリ内
に記憶されているチーＶネルプコグクム；二関係して制
御するための方法Ｃ二関する。 マイクロコンピュータシステムでは、データをデータ送
信器たとえばメモリとデータ受信器たとえば周辺・４置
との間で伝送することがしばしば必要である。メモリと
周辺装置との間のこのデータ転送の制御は一フイクロプ
ロセツｆ−二より行なわルる。そのため（ニマ・ｒクロ
プロセッサ、メモリおよび周辺装置は、アドレスバス、
データバスおよび佑１１ｉ叩バスから１成る１つのバス
（二接続されている。 データ送信２；とデータ受信器との間のデータ・転送の
Ｈ；す御は、転送命令および制ａ命令を含むチャネルプ
コグラムに関：系して行なわ７’Ｌる。 データ伝送のための負担をマ・ｆクロプロセッサに負わ
せないようＣ二、データ送信器と１−夕受信器との間の
データ転送を大部分自立的にｉｉｉ制御゛するいわゆる
ＤＩＶＩＡ周辺制イｄＤ摸゛改をバス（二接続丁５こと
は公知である。Ｄ１＼１ＡＩＩｉｌ制御装置を有するマ
イクロコンピュータシステムはたとえば雑誌Ｉ＋Ｅｌｅ
ｋ−ｔｒｏ！１ｉｋ　Ｐｒａｘｉｓ”　、第９号、１９
８２年９月、第」３Ｊ〜】３４頁Ｃ：Ｊ己載されている
。 データ転送は、上記のよう（＝、チャネル命令によって
１１；す御さルる。１つのデーＶネル命令は、実行丁べ
きオペレーノヨン？記述するチーＶネル命令ワードと種
々のパラメータたとえば伝送すべきバイトの数、データ
送信器のアドレスおよびデータ受信器の７ドレスとを、
含んでいる。複数のこのようなグーヤネル命令がいわゆ
る命令Ｊ　Ｊにより１つのチャネルプログラムＣ：結合
さル得る。本来のデーダＩＩム送を制御するチャネル命
令とならんで、オーガニゼーンヨン問題２満足するため
の制御命令もチャ４・ルプコグラムに含ま几ている。こ
のようなオーガニゼーンヨノ問題の１つは、１つのデー
タ転送の終了ｉ１に次回のチャネル命令が、予め定めら
２’した条件が満たさ几ているときに限って処理さ２す
るようＣ二ｆることである。この条件が満ださｎていな
け１しは、他ＣＤ　１つのヂャ、イ、ル、宿令が次回の
介Ｖネル命令として実行されるが、チャネルプログラム
の処理が終了さルるかのいず几がでなければならない。 このにうな条件付き＋ｌｉ’ｌ　ｉ卸命令！よ、同じく
マイクロプログラムナに負担ぐ負イ）せないように、制
佃］装置により自立的に実行さノを得なけ１．！ｔばな
らない。 本発明の目的は、バス？介してＶ）データ送信器とデー
タ受信器との間のデータ転送を、バス

【二接続さｎてい
る制御ｌソ改（二よって制州ｊする方法であって、！１
．ＩＪ御力嫂に訳って自立的（二こめような条件ｆ＝Ｊ
°きｉｔ；ｉ　Ｍｌｌｌ命令が実行され得る方法を堤供
することである。この目的６；ｔ　、本発明Ｃ二よ九は
、・目１頭（二記載し定種類の方法（二おいて、１つの
転送命令の処ニア１４の終了後（二重］のレジスタ１召
にｉ終了原因を示すレジスタポジションがセットさ几、
条件付き制御命令の実行のためこの転送命令の後に制御
６デ令により第２のレジスタ同に凍】のレジスタのレジ
スタポジションに対応づけられているレジスタ２ノソジ
シヨンが設定さ几、また第１および第２のレジスタの互
いに対応づけられているレジスタポジションが相互に比
較されかつ比較結果に関係して条件付き制御命令が実行
さｎまたは条件付き制御命令に続くチャネルプログラム
の命令が実行されることを特徴とする方法により達成さ
れる。 このような方法では、いず几にせよ制御装置内で確認さ
れる転送命令の終了原因が、条件付き命令を実行するた
めに利用される。その際、条件付きＪ？ｉ令が実行さ、
ルるか否かの決定は制御装置が引き受ける。 第１によび第２のレジスタの互いに対応づけられている
レジスタポジションの内容が、１つの条件が存在してい
るか否かの決定の際に追加的に反転されたｒ＋２態でも
比較装置に与えらル得るならば。 制御装置の作用の仕方は一層拡大され得る。 １つの条件が備ださｎ、ていれば、そのことはチャネル
プログラム内の分岐に通じ得る。その際。 次回の実１１Ｔべきチャネル命令のアドレスは条件付き
制御１猪令の一部分から敗り出され得る。またはチャ４
・ルプログラムの処理が終了され得る（条件付き停市命
令）。 マイクロプロセッサに条件付きｒｊｉ’Ｊ御命令の実行
／ についてのｆ：り報を与えることができるように、制御
装置はポジティブな比較結果の１祭にマイクロコンピュ
ータに割込要求を発し得る。 第１のレジスタとして制御装置内に含ま）ｔているチャ
ネル状態レジスタが用いられ、また第２のレジスタとし
て制御装置内に含ま、比ているチャネル命令レジスタが
利用されるならば、制御装置に対する費用は特にわずか
である。 制御装置として、シーケンナ制御部と、チャ４・ル命令
に対応づけられているマイクロプログラムが記憶されて
いるマイクロプログラムメモリとを含むＤＭＡ制御装置
が用いられ、また比較装置が、チャネル状態レジスタ２
よびチャネル命令レジスタと接続されているンーケンサ
：ｎｌｌ　Ｊ」ｉ１部の条件マルチプレフナの部分であ
ることはζ−１ｊに０°刊である。 本発明の油の実７雇弗様は特許請求の範囲第２項ｔ、Ｈ
いし第７１ｆｉおよびＧ、、Ｘｇ項（二あ（ヂらｉｔて
いる。 本発明に、Ｙる方法は、制御装置が自立的に、すなわち
マイクロプロセッサを利用せずに、たとえば下記のステ
ップを実写下ることを可能にする。 １つのチャネル命令が自動的に繰返さ２１−得ろ。入出
力オペレーションのａ　行中（二も、マイクロプロセッ
サへのプログラム制御さ７’した割込報知が可能である
。後者は、たとえば最初の読出さ、ｉｔたデータζ二よ
りマイクロプロセッサが、↓Ｅｌ−作動しようとすると
きに、データ転送が続行中であることをマイクログロー
ツーナに知らしめる役割をする。命令開始は装置状態の
監視下に、監視の結果がポジティブであるときに初めて
５周辺装置の装置爵号の出力により行なわＪｔ得る７−
れ（二より命令が実行さルる。伝送下へき１−タブロッ
クは特定のバイトまたはワード上で探索さＪｔ、また不
一致の際にはたとえばデータ１云送が終了さル得る１等
々。 以下１図面に示さ几ている実施例（二より本発明を−ノ
書詳細に説明する。 ｉｊ図にはマ・ｆクロコンピユータシステムのブロック
１回路図が示されている。アドレスバスＡｌ′３、デー
タバスＤＢおよび；ｎす化バスＳＢを含むバスＢＵにマ
・ｆクログロセツ・丈ＭＣ，メモリ１ＶＪｒｔａ　、周
辺装置ｉ）　Ｇ　９６よび１〕：＼ガＡ　１！ｉ’］御
装置Ｄ　Ｍ’　Ａか接続されている。もちろん、１つの
このようなバスシステムＢ　ＴＪに複数の周辺装置ＰＧ
、たとえばデータディスプレイ装置、が接続されていて
よい。公知の構成ノ、りとえば１ｎｔｅｌ　　社のＩＡ
、ＰＸ３０２　ｓ　６　　形のマイクロプロセッサＭＣ
が、データ送信器たとえばメモリ：Ｖｒ　Ｍとデータ受
信器たとえば周；刃装置ＰＧとの間のデータ転送をも８
安とするプログラムを処理１する。もしこのようなゲー
タ・伝送が′実行されるべきであれば、マイクログロー
・ハナ！ｖｌｃがＤ＋ｖｒ　Ａ　Ｊ用御装置にチャネル
始動命令を伝達すう。 始動命令の実行のために必要なチャネルプログラムはた
とえばメモリＭ　ｒｌ内に記１意さ、ｉ′１．ていてよ
く。 またマイクログローどツサＩＩＣにより所ｉ１７のバク
メータ２与えられ得る、さらに、マイクロプロセラ九Ｖ
ｉＣは制御装置ＤＭＡに、どのアドレスを最初のチャイ
・ル命令が、（そす■ＶＩ！ｌ／Ｉ内に何しているかを
知らせる。続いて制御装置Ｄ　Ｍ　Ａが自立的にチャネ
ルプログラムの処理を引受け、マイクロプロセラ＋１■
Ｃはその後に飴の問題にたずされり得る。 その隙に耐曲ｊ装置ＤＭＡおよびマ・１′クロプロセツ
チのパスサーｆクルがかちあわないように、Ｄ　ＰＨＩ
　Ａ３ｊ１］御装置はそのバス占有を予め信号ＨＯ［、
Ｄによりマ・ｆクロプロセッサに報知して、マイクロプ
ロセッサから信号ＨＬ　Ｄ　Ａによりバスを割当てられ
なければならない。 制御装置Ｄ　１１／ｆｆＡは最初のチャネル命令をメモ
リＭへ１から受け、メモリ？Ａ’　、Ｍと周辺装置Ｐ　
Ｃとの間のデータ転送が実行されるべきであることを確
認すう。装置買の始動１笈かっ周辺装置ＰＧのデータ転
送準備完了後に、周辺装置ＰＧがオペレーンヨン要求（
ＤＡ）を制御装置ＤＭＡに発し、また制御装置ＤＰ／Ｉ
Ａがこの要求をＤＡＱにより確認して、メモ月■ｆｌｙ
（から周辺装置Ｐ　Ｇへのデータの伝送を開始する。 チャネルプログラム内の転送命令は種々の仕方で終了さ
れ得る。通常は転送命令は、すべてのデータが伝送され
た時（二完了される。そのために。 伝送すべきデータの数が転送令令内に示されている。他
の終了原因は、伝送すべきバイトまたはワードが所与の
ワードまたはバイトと一致しないとき、または〕ことえ
ばマ・ｆクロブロセ・ソサＩｖ丁Ｃがデータ転送の中断
を望むときに与えられていてよい。 データ転送の終了を特徴づけるこれらの原因は。 制御卸装置Ｄ　Ｍ　Ａ　：二より条件付き制御都令を実
行し得るようにするため（二のみ用いられＨＨ７る。そ
のためにチャネルプログラム内で条件付き制？１１’ｌ
ｌ　Ｑ令は、たとえば後のチャネル命令への分岐か実行
されるべきであることを示す転送命令のｆ多（二：！！
己１６：される。 この条件付き；ｊ；１搾ｉ命令内で、データ・；・ス送
のどの終了原因に２いて□１ｊ１］御を置Ｄ１＼、１Ａ
により榮ｒト付き尤１］御命令が実行さＡするべきか否
かが指示される。ずなわし、；＋１１１仰装置Ｄ　＋Ｘ
ｌ　’Ａは条件付き制御命令内で指示された終了原因を
データ転送の終了後に与えられた終了原因と比較し、も
し比較結果がポジティブであれば、条注イ」き制御命令
を実行し、もし比鍛結宋がイ・ガディブであれば１条件
付きｚｌｉ！Ｉ御帝令を飛び越して、条件付き１１７１
Ｊ御命令の後にチャネルプログラム内に配置されている
チャネル命令を実行する。 上記のことを実行し街る比較装置が第３　ｉＪｌに示さ
れている。第１のレジスタＲＧｉのレジスタポジ７ヨン
エに、データ転送を終了する終了原因が指示されている
。これらの終了原因は第：う図中でレジスタポジション
Ｂ（−＋　ＥＴ＋　ＭＡおよびＶＥ内に指示されている
。レジスタＲＧ２内には制御命令が記憶されている。レ
ジスタＲＧ２にもレジスタポジションＶ　５　、　”Ｍ
　Ａ　、　Ｅ　ＴおよびＢＣが存在し、これらは指示さ
れた終了原因の存在時にレジスタＲＧ２１／ｉｔ二記憶
されている条件付き制御命令が実行されるべきか否かの
ときにセットされる。 レジスヅＲＧ′≧内に記憶されている条件付き＋！ｊｌ
ｌ　ｆＩｌｌｌ命令は終了原因とならんでオペンーンヨ
ンコード○Ｐを含み、これは条件の存在時にチャイ・ル
プログラムの他の１つのチャネル命令への分岐が実行さ
れるべきか、またはチャイ・ルプログラムの処理が終了
されるべきかを指示する。構成部分子Ｙ内のコーディン
グにより命令の郡頬、たとえば’、ｉ、ｌＪ御命令が存
在しているかＩＦｉ、送命令が存在し７ているが。 が決定され得る。最後に、制御１１１１宿令の部分Ａ　
Ｒにより、次回の処理ずべきチャイ・ル命令が分岐ｉ（
にメモリＭへ１内（二記憶されているアドレスの一部ま
たは全部が指示され得る。 条件付き制御命令が実行されるべきが否がを、決定する
ため、レジスタＲＧ　１　攬よびレジスタＲＧ２の互い
に対応づけられてぃ゛るレジスタポジションＶＥ＋　Ｍ
Ａ、ＥＴ、ｉｖよびＢＣがε１３３図中］７　ンＦ回路
ＵＧによって相互に比１咬さ７）ｔ、比較ＡｌＩ３来が
ポジティブであれば、すなわち終了原因の１つがレジス
タＲ’Ｇ　１内にもレジスタＲＧＺ内にもセットされ−
Ｃいれば、４１１号ＶＣが発せられる。そのためζニア
ンド回路Ｕ　ｃの出力はオア回路ｏＤによって一括され
る。 比較装置の作用範囲は、終了原因がレジスタＲＧ　＋か
ら反転されて、または反転されないで比較装置に与えら
れ得るならば、拡大され得る。この繰、碓を満たす比較
装置が第４図に示されている。 この場合、アンド回路ＵＧの前に、一方ではレジスタＲ
ＧＩ内の終了原因に対するレジスタポジションと、また
ｒ１２方ではレジスタＲＧ２内の１つのレジスタポジシ
ョンＩと接続されている籾・他的オア回路ＥＸが接続さ
れている。レジスタポジションＩが論ｊ里０であれば、
レジスタＲＧＪ内の終了原因は反転されないで評画され
、それに対してレジスタポジ７ヨンエが論理１であれば
、レジスタＲＧＩＩ内の終了原因は反転されて比較装置
により評１ｍされる。 最後に、ポジティブな比較結果の存在時に割込易・Ｒｉ
ＴをマーｒクロプロセッサＭＣに与えることも・ＩＴ　
ｍ　ｍでありｉ：Ｉる。このことが望まれているならば
、制御命令ＳＴ（第２図）内（二連〃ｎ的ビットＩＴが
セットされていてよい。この追加的ビットは制御装置Ｄ
　Ｉ＋／ｒ　Ａに、ポジティブな比較結果の存在時に割
込要求ＩＴがマ・ｆクロプロセッサ＋ｖｆｆ　Ｃｉ二与
えられるべきか否かを指示する。 第２図の１＋；１叫ｊ命令ＳＴの構成図にｌよ、条件付
き制御命令の実行のために必要な部分も示さ）ｚでいる
。この制御命令ＳＴの個々の部分の意味は既に１悦明し
たとおりである。 もし制御シ装置Ｄ　Ｍ　Ａがンーケン丈により制伶徂さ
れるｉ）　Ｍ　Ａ制御佑ＩＩハとして構成されていれば
５条件付き制御Ｊ命令の実行のために必要な費用は持に
わず力・である。このようなシーケンーナにより７１１
行卸　−される１〕１−ガへ制御装：１゛ぺが・第５図
に示されている。 ンーケンーナ制御部Ｓ　Ｅは公知の仕方で条件マルチプ
レクサＣＣ１命令デコーダｆ（八Ｐ、第１のマルチプレ
クｆ　ＭＵ　’Ｘ　１．マイクロ命令アドレスレジスタ
；ｙｒ　Ａ　、アドレス加算）（旧）　Ａ　：、’＝；
よび第２の−フルチグ／クサＭＵ　Ｋ　２から我ってい
る。このようなシーケンサ１１ｉ’制御部ＳＥはたとえ
ば前記文献から公知である。ンーデンーナ；：；す細部
ＳＥは、チャイ・ル命令に対１１”、ｙづけられ−Ｃい
るマイクロプログラムが記憶されているマイクロプログ
ラムメモリＭＰＳと接続されている。こうしてンーケン
サ制御部ＳＥは。 命令デコーダｌ’ｔ／Ｉ　Ａ　Ｐに与えられるチャイ・
ル命令ワードに関係して、チャイ・ル命令に対応づけら
れているマイクロプログラムをアドレス指定する。マイ
クロプログラムメモリＭＰＳから発せられたマイクロ命
令はマイクロ命令ンジスタＭＢＲ内に中間記憶され、そ
こからマイクロ命令内で定義された制御・１ｈ報が１’
（部アドレスバスおよび制御バスＩＡを介して、または
直接にＤＭＡ制御装置の個々のユニットに到達する。 Ｄ　Ｍ　Ａ　；！？’胸１１装置４にさらに！ドレスユ
ニットＡＵを含んでおり、そのなかの７ドレスレジスタ
ＡＤＲ内に、メモ’）１３１ＩＭ内に記憶されている実
行すべきチーソイ・ル命令のアドレスが含まれている。 チャネル命令アドレスはアドレスユニットＡＵ内で、一
層詳細には〃ｕ　ｇ　Ｍｉ　Ａ　Ｄ　Ｉによってモディ
ファイされ得る。この加算器には、アドレスバスタＡＤ
Ｒからアドレスが、またマルチプレクサ？、／ＩＵＸ３
を介して大きさが与えられ得る。マルチプレクサはマ・
１クロ命令レジスタＭＢＲからのマイクロ命令（二より
選択され、またアドレスに加算すべき大きさは同じくマ
イクロ命令レジスタＥａ　Ｂ　Ｒから与えられ、または
マルチプレクサＭＵＸ３をニガｔＪ　（＝与えられ得る
。アドレスバスＡＢに対するアドレスはアドレスレジス
タＡＤＲからバッファメモリＰＳ１を介して与えられる
。 ＤｉＡ　Ａ　Ｊｉ’Ｊ御装置はさらに、特にデータレジ
スタＤＡＲを含むデータユニツ）ＤＵをイアしている。 データユニツ＋−Ｄ　ＵはデータバスＤＢと１妾続され
ている。データバスＤＢからまたはデータバスＤＢへ］
二連すべきデータはバックアメモリＰ　Ｓ　２内に中間
記憶され、次いで入力バッファメモリｈ　Ｐ　Ｓもしく
は出カバソファメモリＡＰＳに到着する。データレジス
タＤＡＲは入カバツノアメモリＥＰＳとも出カバソファ
メモリＡ　Ｐ　３とも接続されている。さらにデータレ
ジスタＤＡＲは内部データバスＩＤおよび内部アドレス
および制御バスＩＡに接続されている。データユニット
ＤＵには比較装置ＶＧおよび比較レジスタＶ　Ｇ　Ｒも
属している。外部アドレスバスＡＢのアドレスはアドレ
スユニットＡ　Ｕから内部アドレスおよび制御ノくスＩ
ＡヘスイッチＳ１を介して与えられ得る。 Ｄ　Ｉ’／Ｉ　Ａ　ｉ！ｉ！制御装置はさらにコントロ
ールレジスタユニットＣＲを含んでいる。このコンｒロ
ールンジスタユニツ）ＣＲは特にチャイ・層状態レジス
タＣＳ　Ｒ，チ・Ｖネル命令レジスタＣＣ，Ｒおよび命
令レジスタＯＣＲを含んでいる。命令レジスタＧＣＲ内
にはたとえば、】つのチャネルプログラムが５１始され
るべきか終了されるべきか、また腹数のチャイ・ルの有
量時にどのチャネルを介してデータ伝送がヤテなわれる
べきかを指示する始動命令が含まれている。それに対し
てチャネル命令レジスタＣＣＲ内には、Ｄｉ、４Ａ制宿
ｊ装置により処理すべきチャ４・ル命令が含まれている
。チャネル状態レジスタＣ８Ｒはたとえば、なぜデータ
転送が終了されているかを指示する。 第５図（二よるＤ’ｌ／Ｔ　Ａ　１１７ｉ２ｄｉｌ　装
置の他のユニットは。 伝送さλするバイトの故をカウントする）くイトカウン
タＢｚと、優先順位回路ＰＲと１割込要求ＩＴを発する
ための回路装置ＩＴＳと、りａツク発生器′ｒＧと、　
マー（クロア’ｏセ：７＄ＭＣ−＼のＤｉ’／ＩＡｉ＋
ｉり御装置のマツチングのための−７ツｔング回路ＡＮ
Ｓとである。その際に用いられるマイクロプロセッサＭ
ｅはＩｎｔｅｌ　　比の前記マイクロプロセッサＩＡＰ
Ｘ　８ｏ’ｚ、ｓ　６である。 このようなり　ｆｌ　Ａ制御装置では、レジスタＲＪＥ
１としてはコントロールレジスタユニットＣＲのチーソ
イ・ル状態しジスタＣＳＲツノ玉、またレジスタＲＧ２
としてはチャイ・ル命令しジスタＣＣＲカー用１．Ａら
れ得る。第３図二冶よび第４図の比較装置は、−力では
チーＶオ・層状態レジスタＣ８Ｒとまた他方ではチヤイ
・ル命令レジスタＯＣＲと接、続されているンーケン丈
制１ｉ１１部ＳＥの条件マルチプレクサＣＣのなかに含
まれていて、ｒ、い。チャネル命令レジスタＣＣｔｔ内
に含ま（ｔでいる升ヤイ・ル命令はさらに、同じく条件
マルチプレクサｃｃにより選択される命令ｆ　コ−３’
　Ｍ　Ａ　Ｐに接続されている。チャ４、ル命令しジス
タＣＣＲ内のチャネル命令とチャネル状態レジスタＣ８
Ｒの内容とに関係して命令デコーダＭＡＰが種々のアド
レスを第１の一フルチプレクサ■ＵＸ］に与える。 以下に、第５図にょるＤ＃、’ＪＡ制御装置の機能な簡
じｆに説明する。その際、本発明の説明のために必要な
ユニットのみを詳罰ｆｌに説明する。また、必要なチャ
ネルプログラムがメモリＭＭ内に記憶されているものと
する。 先ずマイクロプロセッサＭｃが命令レジスタＧ　ＣＲを
始動命令により・コードし、またアドレスレジスタＡＤ
’Ｒ内にメモリＭＭ内の第１のチーＶネル命令のアドレ
スを記憶する。そのためにマイクロブＣ１セラｆＭ　Ｃ
は信号Ｃ８をｔＪｊ　７’ｆｉ）’、、ｒ’ｊ置に与え
。 また相応のデータをデータバスＤＢに与える。データ（
命令、アドレス）−・ま内部データバスを介してアドレ
スバスタＡＴ）Ｒもしくは命令レジスタＧＣＲに到達す
る。ここでマイクロプロセッサ１■Ｃが当５亥のレジス
タとメモリＭ１゛４内のメモリセルとをアドレス指定す
る。命令レジスタＧ　ＣＲはシーケンサＳＥの命令デコ
ーダＦＷＡＰと接続されている。それによってＤ　Ｍ　
Ａ　；Ｉ；ＩＪ　？ｔｌ（Ｉ装置、：４Ｑ、はチャネル
プログラムの他の実行を引き受ける。命令デコーダＭＡ
Ｐは、命令開始のために必要なマイクコプログラムメモ
リ□ＷＰＳ内のマイクロプログラムのアドレスを発生す
る。このマイクロプログラムにより第１のチャネル命令
（そのアドレスはアドレスバスタＡＤ［を内に記憶され
ており、アドレスバスＡ　Ｂを介して出力される）がメ
モリＭＭから収り出され名。このチャ４・ル命令はデー
タバスＤ［３，バッノァＰＳ２およびＥＰＳを経てデー
タンシスタＤＡＨに到達し、さらに内部データバス１Ｄ
を臀てチャネル・命令レジスタＣＣＲに到達する。さら
にバイトカウンタＢＺ内の１一つのレジスタが、伝送す
べきデータの数でロードされる。最後にＤ　Ｍ　Ａ　＋
ｂ’制御装置がアドレスレジスタＡＤＲ内にデータ送信
器のアドレスおよびデータ受信器のアドレスをロードす
る。それによって］）ＭＡ制御装置内にチーＶネル命令
および対応づけられているパラメータが含まれている。 Ｄ　Ｍ　Ａ　ｌｊ制御装置はいまアヤネル命令しジスタ
ＣＣＲ内の第１のチャネル命令の処理を開始する。 チャネル命令レジスタＣＣＲは、チャネル命令に対応づ
けられているマイクロ命令レジスタＭ　Ｐ　Ｓ内のマイ
クロプログラムのアドレスをチャネル命令から明らかに
する命令デコーダＭ　Ａ　Ｐと接続されている。もし第
１のチャネル命令が転送命令であれば、データ伝送が実
行される。そのために。 たとえば個々の伝送すべきバイトがデータバスＤＢを介
してデータレジスタＤＡＲ内に伝送され。 またそこから再びデータバスＤＢを介して周辺装ＦｉＸ
　Ｐ　Ｇ　を二伝送される。同時にバイトカウンタＢＺ
がその内容を１単位だけ減する。この過程が、バイトカ
ウンタＢＺが値０に達するまで繰り返される。それによ
って、すなわちデータ伝送が終了され、このことが条件
マルチプレクサＣＣおよび命令デコーダＸ辺ＡＰに報知
される。シーケンサＳＥはいま、終了原因がチャネル状
態レジスタＣ８Ｒ内に記憶されまた次回のチャ４・ル命
令がメモリＭ！′７ｒから取り出されるように取計らう
。アドレスレジスタＡＤＲ内の次回チャネル命令のアド
レスは予めアドレス加ｎ器ＡＤＩによって新たに計算さ
れている。そのために古いアドレスに、マルチプレクサ
ＭＵＸ３を介して加算器に与えられている特定の大きさ
が加算されている。この新しいアドレスがアドレスバス
ＡＢを介して出力され、また第２のチャ４・ル命令ワー
ドがメモリ（■■■からデータバスＤＢを介してチャネ
ル命令レジスタＣＣＲ内に記憶される。 第２のチャネル命令ワードは条件イ１１き：ｉｉ’ｌ　
／＋ＩＩＩ命令であるものとする。この条件付き制御命
令は第２図による構成を有している。チャネル状態レジ
スタＣＳＲもチャネル命令レジスタＣＣＲも茶件マルチ
プレクｆＣＣと接続されているので１条件マルチプレク
サ　ＣＣは、制御ａ全白に含まれている終了原因の１つ
がチャ２・層状態レジスタＣ８Ｒ内に存在しているか否
かをチェックし得る。もし存在し７ていれば、条件は満
足されており、条件マルチプレクｆＣＣが命令デコーダ
Ｍ−ＡＰに制御命令のオペレーション・コードＯＰ（二
関イ系してマイクロプログラムメモリＭＰＳ内の正しい
一フィクロプログラムを選択させる。他の１つのチャ２
、ル命令・＼の分岐が実行されるべきであることをオペ
レーション・コードＯＰが指示すれば、新しいチャネル
命令のアドレスがアドレスユニットＡＵ内で計算される
。新しいアドレスは、アドレス加算器ＡＤ１にマルチプ
レクサＭＴＩ’Ｘ３を介して与えられるｆｌｉ’ｌ　’
１１１１命令ＳＴの一部分により示され得る。このｔａ
’ｉは、変更されずに、またはアドレス加算器ＡＤＩに
よりモディファイされて、アドレスレジスタＡ　Ｄ　Ｅ
ｔ内に受入れられ得る。新１．いチャ２・ル命令のアド
レスは再びアドレスバスＡ　Ｂを介して出力され、また
対応づけられているチャネル命令がメモリＭ　ｊｔ７）
から命令レジスタＣＣＲ内に伝送される。 それに対して、命令デコーダＭ、’ｔ、Ｐが制御ネ令の
オペレーション・コードから、条件の存在時にチャ４・
ルプログラムの処理が終了されるべきことを確認すれば
、シーケンサＳＦはマイクロプログラムメモリＭＰＳ内
の相応のマイクロプログラムを選択し、またチャネルプ
ログラムの処理を終了させる。 制８　□：、ｊ’ｉ令Ｓ　Ｔ−一層詳ｔｌＢニはヒラ）
　Ｉ　’ｒ、　ｆ［’ｊ係して回路装置ＩＴＳは条件の
存在時に割込要求ＩＴを発し得る。 終了原因は、データレジスタＤへＲの内容が比・咬レジ
スタＶＧＲの内容と比ｌ咬゛力１ＨＷ７　Ｖ　Ｇ内で比
較されることにも存し得る。不一致＋＋：＞７（哩・ま
信号がチャネル状態レジスタＣ８Ｒに与えられ、またそ
こに対応づけられているレジスタのポジションがヤット
され得る。条件マルチプレクサＣＣは再びチャネル命令
レジスタＯＣＲの内容およびチャネル状態レジスタＣ８
Ｒの内容を比較し、ポジティブな比較結果の際には命令
デコーダＭＡＰにマイクロプログラムメモリＭＰＳ内の
旧しいマイクロプログラムを選択させ得る。 優先順位回路ＰＲとマツチング回路ＡＮＳとは本発明（
二よる方法の説明のためには必要でないので、これらの
回路の詳細には立ち入らないことにする。本発明による
方法の説明のためには、ヒ私制鍾装置ｄにおけるチャネ
ル状態レジスタＣ８Ｒ。 チャ２・ル命令レジスタＯＣＲおよびシーケンナＳＥの
共同作用を詳細に説明すれば十分である。

【図面の簡単な説明】

第１図はマイクロコンピュータシステムのブロック回路
１′Ｘ、ｊ、第２図は制御命令の構成を示す図、第３図
は・”０１の比１鮫装置の回路図、第４図は第２の比軸
皆ｉｉｉの１吐烙口１、第５図は１〕、＼Ｉ八へ御装置
のブロック回路図である。 ＡＢ　・・・外部アドレスバス、　ＡＤｌ　・・・　ア
ドレス計算器−Ａ　Ｄ　Ｒ・・・アドレスレジスタユニ
ット、ＡＴＪ・・・アドレスユニット、　　ＢＣ・・・
レジスタポジション、　ＣＣ−・条件マルチプレクサ、
　　ＣＣＲ・・・　チャネル命令レジスタ、Ｃ８Ｒ・・
・　チャ２・層状態レジスタ、　　ＤＢ・・・　外部デ
ータバス、　　ＤＵ・・・　データユニツ）、　　ＥＴ
・・・　レジスタポジション、　　　ＩＴ・・・割込要
求。 ＭＡ・・・　レジスタポジション、　　ＭＡＰ　・・・
　命令デコーダ、　　Ｍ［＋４・・・　メモリ、　ＭＰ
Ｓ　・・・　マイクロプログラムメモリ、　　ＲＧｌ、
２　・・・レジスタ、ＳＥ・・・　シーケンサ、　　Ｓ
Ｔ・・・条件付き；１フリ御命令、ＶＥ・・・　レジス
タポジション。

Claims (1)

1. 【特許請求の範囲】 】）バスを介してのデータ送信器とデータ受信器との間
   のデー外１伝送を、パスに接続されている制御装置によ
   って、転送命令および制御命令を含みメモリ内に記憶さ
   れているチャネルプログラムに関係して制御するための
   方法において、】っの転送命令の処理の終了後に第１の
   レジスタ（ＲＧｌ）内に終了原因を示すレジスタポジシ
   ョン（Ｂ″Ｃ，ＥＴ、　ＭＡ。 ＶＥ）がセットされ、条件付き制御命令ｆｓＴ）の実行
   のためこの転送命令の後に制御命令により第２のレジス
   タ（ＲＧ２）内Ｃ二第１のレジスタ（ＲＧ］　）カレジ
   スタポジションに対応づけら２”しているレジスタポジ
   ションが設定され、また第１およびＷ’＋　２のレジス
   タの互いに対応づけら札でいるレジスタポジションが相
   互に比較されかつ比較結果に関係して条件付き制御帛令
   が実行されまたは条件付き制御命令に続くチャネルプロ
   グラムの命令が実行されることを特徴とするバス？介し
   てのデータ送信器−データ受信器間のデータ転送の制御
   方法。 ２）第１のレジスタ（ＲＧｌ）の終了原因を示すレジス
   タポジションの内容が選択的に反転されて、または反転
   されないで比較装置に与えられることを特徴とする特許
   請求の範囲第１項記載の方法。 ３〕　条件付き分岐の際に次回チャイ・ル命令のアドレ
   スが条件付き、１；制御命令から導き出されることを特
   徴とする特許請求の１他用第１項または第２項記載の方
   法。　　　− ４）　ポジティブなＪ七弓交紡呆のに公にチャネルプロ
   グラムの処理が終了されることを特徴とする特許請求の
   範囲第１項または第２項記載の方法。 ５）制御装置が割込要求（ＩＴ）を相応の比較結果の際
   に発することを特徴とする特許請求の範囲第１項ないし
   第４項のいずれかに記載の方法。 ６）第１のレジスタ（、ＲＧＩ）として制御装置内に含
   ま才９．ているチャイ、層状態レジスタ（Ｃ８Ｒ）が用
   いらｎ５、そのなか（二１つの転送命令の処理の終了後
   に終了原因を示すレジスタポジションがセットされるこ
   とを特徴とする特許請求の範囲第１項ないし第５項のい
   ずルかＣ二５己Ｊ戊の方を去。 ７）第２のレジスタ（ＲＧ　２　）として制御装置内に
   含まれているチャイ・ル命令レジスタ（ＣＣＲ）が用い
   ら几、そのなかに制坦装δにより処ｑ＋ｑ　”ｒべきチ
   ャネル命令が記憶さ几ることを特徴とする特許請求の範
   囲第１項ないし第６項のいずれかに記載の方法。 ８）バスを介してのデータ送信器とデータ受信器との間
   のデータ転送を、バスに接続されている制御聞装置によ
   って、転送命令および制御命令を含みメモリ内に記憶さ
   几ているチャイ・ルプログラムに！関係して１ｌｒｌ　
   ？ａ＋するための方法であって、１つの転送命令の処理
   の終了後に第】のレジスタ（ＲＧｉ）内に終了原因を示
   すレジスタポジション（ＢＣ，Ｅｌ”、ＭＡ。 ＶＥ）がセットさｎｌ、条件付き制御命令［ＳＴ）の実
   行のためこの転送命令の後に制御命令Ｃ二よりり各２の
   レジスタ（Ｒｆ到２）円ｆ二第１のレジスタ（ＲＧｌ）
   のレジスタポジションに対応づけられているレジスタポ
   ジションが設定され、また第ｌおよび第２のレジスタの
   互いに対応づけら几ているレジスタポジションが相互に
   比較さ几かつ比較結果Ｃ二関係して条件付き制御命令が
   実行されまたは条件付き制？２１１命令に続くチャイ・
   ルプログラムの命令が実行される方法を実施するための
   装置Ｃ二おいて。 シーケンサ制御部（ＳＥ）と、チャイ・ル命令に対応づ
   けられているマイクロプログラムが記憶さルているマイ
   クロプログラムメモリ（Ｍ　Ｐ　Ｓ　）とを含むＤ　ｔ
   ｉｔ　Ａ制御装置が設けら几て２す、また比較装置が、
   チャネル状態レジスタＣＣＳ　Ｒ）およびチャネル命令
   レジスタ（ＣＣＲ）と接続されているシーケンサ制御部
   の条件マルチプレクサ（ＣＣ）の部分であることを特徴
   とするバスを介してのデータ送信器−データ受信器間の
   データ転送の制御装置ｕ。 ｇ　）　　Ｄ　Ａｌｌ　Ａ制御装置がアドレスユニット
   （ＡＵ）を含んでおり、そのなかにメモリ（’、＋ＶＨ
   〜’ｆ）内の処狸丁べきアヤネル命令のアドレス【二対
   するアドレスレジスタ（ＡＩ）Ｒ）と、チーＶネル。プ
   ログラム分岐の際にメモリ内の次回のチャネル命令のア
   ドレスを制御命令（ＳＴ）ｌ二よって計算−［るアドレ
   ス計算器ＣＡＤ＋）とが設けら几−Ｃいることを特徴と
   する特許請求の範囲第８項記載のａｌｌ」砲装置。