JPS5996757A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5996757A
JPS5996757A JP57206611A JP20661182A JPS5996757A JP S5996757 A JPS5996757 A JP S5996757A JP 57206611 A JP57206611 A JP 57206611A JP 20661182 A JP20661182 A JP 20661182A JP S5996757 A JPS5996757 A JP S5996757A
Authority
JP
Japan
Prior art keywords
lead frame
resin case
chip
case
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57206611A
Other languages
English (en)
Inventor
Hideo Noguchi
野口　英夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57206611A priority Critical patent/JPS5996757A/ja
Publication of JPS5996757A publication Critical patent/JPS5996757A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、レリえばエボキン系の樹ｊ信で封止加工さ
れる果槓、；浦理回路等を構成する半導体装置に関する
。
Ｃ発明の技術的背景〕 上記のような半導体装置は、第１図に示すように例えば
！衷＋Ｘ　’膚埋回、路等の回路、藺が形成された半導
体チップ１１を倫えている。このチップ１１はリードフ
レーム１２０面上に載置（マウント）されるもので、こ
のチップ１１に形成された回路網の電極は、ボンデイン
ダワイヤ１３ａ。
１３ｂによりリード端子１４ａ、１４ｂに接続され、４
出される。そしてこのリードフレームノ２を中心にして
チップ１１およびワイヤ１３ａ。
１３ｂを含むリード端子１４ａ、１４ｂ周囲を、エボキ
ン系の樹脂ケース１５で耐重加工して構成している。こ
の場合、リードフレーム１２ｊｉリード鴎子１４ａ、１
４ｂ４と共（（、−改の金属板から打ち抜き刀ロエによ
って形成される。
〔背景技術の間４点〕 しかしこのような半導体装置において、崩脂ケース１５
の有する熱膨張係数は、半導体チップ１１またはリード
フレーム１２の有する熱膨弓肢１糸似に比・咬して、非
常に大きな匝となる。このため、この熱膨張係献の差か
ら、温度が犬さく変化した時に図に破線で示すような歪
による応力曲線１６が存在する状蝶となる。この応力凹
・尿１６で示される応力歪は１．ｆｉ、ｊ＃ケース１５
上・蒲郡では４、帳の外周部１１ａ、１１ｂ、１２ａ。
１２ｂそれぞれに分散して生じるが、その下層部では２
点の説町状外周部１２ｃ　、１２ｄに巣中して生じてし
まう。
すなわちこのような半導体装１ｄを、ド°ｌえば非常に
温度婚の・数しい状況下で長時間使用した場合、樹脂ケ
ース１５下層部の歪の集中する２点の外周部１２ｃ、’
１２ｒｌｆ中心として、位１カ旨ケース１５にクラック
（ひび割れ）１７ａ、１７ｂが発生するおそれが多い。
〔発明の目的Ｊ この発明は上記のような間足り点２）−イ決するために
なされたもめで、非常にｉ鎚燈の、べしい状況下で咬時
間使用するような（部会でも、穐：張係数の差により側
筋ケースに発生するクラックを効果的に防止することが
できるようＶてする半導体装１者を７堤供することを目
的とする。
〔発明の鷺安） すなわちこの発明に係る半導体装瞠は、半導体チップが
載置されるリードフレームの１文面外周部を円弧状面に
形１Ｊｚするものである。
〔発明の実施例〕
以下図面ＶＣよりこの発明の一実施ｒ１ｊを説明する。
第２図Ｖ（示すように金属板を打ち抜き）川下しり１，
１−　）”フレーム２０に半尋本チップｚ１７％載瞠さ
れ、Ｊ、＋１官後着固定されている。この半導体チップ
１１には、汐１１えば集債鷹理回１烙等の回路Ａｉｄが
形ｊ戊されるもので、このｊ、！Ｉ’路７；Ｊの′電性
をポンディングワイヤ１３ａ、１３ｂ！Ｆ−よりリード
Ｑ４子１４　ａ　、　ｌ　４　ｂＫ桜続し導出する。
ここで上記リードフレーム２ｏの１底面外周部ば）汐υ
え（・′よ゛・１丁ちｆ及さグレスｊＪＩ３工呼ニおけ
るブレス型の形状寺（／ｃよって、鋭角部を゛誦−くし
て断面円弧状面２１ａ、２１ｂＶζ杉１或される。
そしてこのリードフレーム２ｏを中心にして、半導体チ
ップ１１およびボンディングワイヤ１３ａ、１３ｂを言
むリード端子１４ａ、１４ｂ間囲を、エポキシ系の切筋
ケース１５で封止加工を弛すようにする。
す々わちこのような半４体装憧において、回路ポり作に
よりチップ１１が発熱した場合には、その熱がリードフ
レーム２ｏおよび位丁月旨ケース１５に伝導し、それぞ
れを膨弘させるようになる。この時の熱ｊ彫り艮１系数
の差による１封圧ｄケース１５の歪応７］は、図に破）
）尿で示す応力曲線１６で示すようになる。つまシこの
歪応力は、１ｖ１脂ケース１５内の上−音部ではチップ
１ノおよびリードフレーム２０の４点の外周部ｌｌａ、
ｌｌｂ。
１２ａ、１２ｂそれぞれに分散して生ずると共に、その
下層部においては、リードフレーム２０に形成された円
弧状面２１ａ、２１ｂに対応して、一点に集中す、るこ
となく広域に分散して歪が発生するようになる。
しだがって烙１ｉＺ４５１　’ｌ糸数の差によって、’
：＠　１１旨ケース１５内に歪が生じたとしても、その
歪は全体的に広範囲に分散して生じるようになり、・薗
脂ケース１５ｖｃクラックが発生することを光分に防止
することが可能となる。
〔発明の効果〕
以上のようにこの発明によれば、レリえば自動車のエン
ジンルーム内部のように、非常に温度変化の１景しい状
況下で使用するような場合でも、半畳体チップを制止す
るｔｉｊ渭ケースに不要なりランクか発生することなく
使用でさるものであり、半円・４１体装置の信櫃１琵の
同上（て大きな効果を発揮する。
４１凶而のｉ帛年な・説明 凛１図は従来の半畳体長１斤をβ２明する断面構成１凶
、第２凶（はこの発明の一実グ１ρｄに係る半導体・左
置をルコ明する断面構成図である。
１１　・半４９イ本チノフ゛、１５・・罰循ケース、２
０・・リードフレーム、２１　ａ　、　２　ｌ　ｂ　・
・円弧状ＩＤＥ　□

Claims (1)

    【特許請求の範囲】
  1. 回路、祠の形成された半導体チップを載置し、樹脂ケー
    スの内部に封止固定される懺属板によるリードフレーム
    の少なくとも底面外周部を円弧状面に形成したことを特
    徴とする半導体装置。
JP57206611A 1982-11-25 1982-11-25 半導体装置 Pending JPS5996757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57206611A JPS5996757A (ja) 1982-11-25 1982-11-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57206611A JPS5996757A (ja) 1982-11-25 1982-11-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS5996757A true JPS5996757A (ja) 1984-06-04

Family

ID=16526244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57206611A Pending JPS5996757A (ja) 1982-11-25 1982-11-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS5996757A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503072A1 (en) * 1990-09-10 1992-09-16 Fujitsu Limited Semiconductor device and its manufacturing process
US6815813B1 (en) * 2003-07-01 2004-11-09 International Business Machines Corporation Self-contained heat sink and a method for fabricating same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503072A1 (en) * 1990-09-10 1992-09-16 Fujitsu Limited Semiconductor device and its manufacturing process
US5440170A (en) * 1990-09-10 1995-08-08 Fujitsu Limited Semiconductor device having a die pad with rounded edges and its manufacturing method
US6815813B1 (en) * 2003-07-01 2004-11-09 International Business Machines Corporation Self-contained heat sink and a method for fabricating same

Similar Documents

Publication Publication Date Title
JPS5996757A (ja) 半導体装置
JP2569008B2 (ja) 半導体装置
JPS5662345A (en) Load frame and semiconductor device
JPS62104058A (ja) 半導体装置
JPS5841779B2 (ja) 半導体用リ−ド材
JPS62193162A (ja) リードフレームの製造方法
JPH05177215A (ja) フィルムキャリア用銅合金圧延箔の製造方法
JP3539990B2 (ja) ダイオード
JPS58199547A (ja) リ−ドフレ−ム
JPS62209834A (ja) 半導体装置及びその製造方法
JPS62269325A (ja) 半導体装置
JPS58199548A (ja) リ−ドフレ−ム
JPH04139864A (ja) 半導体装置
JPS5988857A (ja) 半導体装置
JPS5961154A (ja) 半導体装置
JPH04146658A (ja) リードフレーム
JPS60236236A (ja) 半導体素子用電極板
JPS5918713Y2 (ja) 平編ケ−ブル固定端子
JPS6193613A (ja) 半導体集積回路装置
JPS62213270A (ja) 半導体装置用リ−ドフレ−ム
JPS6022839B2 (ja) 導電箔シートの製造方法
JPS59213165A (ja) 半導体装置
JPH03155636A (ja) 半導体装置
JPH0278292A (ja) 電子装置
JPH03220760A (ja) 樹脂封止型半導体装置