JPS59956A - ポリシリコンヒユ−ズを有する半導体装置 - Google Patents
ポリシリコンヒユ−ズを有する半導体装置Info
- Publication number
- JPS59956A JPS59956A JP57108437A JP10843782A JPS59956A JP S59956 A JPS59956 A JP S59956A JP 57108437 A JP57108437 A JP 57108437A JP 10843782 A JP10843782 A JP 10843782A JP S59956 A JPS59956 A JP S59956A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- oxide film
- field oxide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ポリシリコンヒユーズを用いた半導体装置の
改良に関する。
改良に関する。
ポリシリコンを電気的に切断する言わゆるヒ、ユーズＲ
ＯＭとして使用する場合、従来は第１図に示すようにフ
ィールド酸化膜２上に直接ポリシリコンを被着していた
。ポリシリコンに過大電流を流すとジュール熱でヒユー
ズ部８が融点（〜１４２゜Ｃ）に達し溶けて切断する。
ＯＭとして使用する場合、従来は第１図に示すようにフ
ィールド酸化膜２上に直接ポリシリコンを被着していた
。ポリシリコンに過大電流を流すとジュール熱でヒユー
ズ部８が融点（〜１４２゜Ｃ）に達し溶けて切断する。
このように−瞬（＜ １５ｅｃ）ではめるが、ヒユーズ
部８のポリシリコン３直下のフィールド酸化膜２は高熱
にさらされるわけで、クジツクなどの損傷を受は信頼性
上の問題を生じる恐れがある。将来フィールド酸化膜２
を薄くしようとする場合、ますます大きな問題となる可
能性がある。
部８のポリシリコン３直下のフィールド酸化膜２は高熱
にさらされるわけで、クジツクなどの損傷を受は信頼性
上の問題を生じる恐れがある。将来フィールド酸化膜２
を薄くしようとする場合、ますます大きな問題となる可
能性がある。
本発明の目的は、上記フィールド酸化膜の熱的損傷をな
くシ、信頼性の高いポリシリコンヒユーズを用いた半導
体装置を提供するととＫある。
くシ、信頼性の高いポリシリコンヒユーズを用いた半導
体装置を提供するととＫある。
本発明によれば、とシわけ半導体メモリの欠陥救済に効
果がアシ、特にプログラマブルＲＯＭとして用いるポリ
シリコンヒユーズＲＯＭの信頼性を著しく高めるもので
ある。
果がアシ、特にプログラマブルＲＯＭとして用いるポリ
シリコンヒユーズＲＯＭの信頼性を著しく高めるもので
ある。
上記、本発明の目的を達成するために、本発明、におい
ては、ポリシリコン３とフィールド酸化膜２との間に熱
的により強固な絶縁材料を介在させたところに特徴があ
る。この材料としては、チップのパッシベーションなど
に用いられるナイトライド膜（８７，Ｎ、）、タンタル
酸化膜が利用できる。とシわけこのナイトライド膜は、
はとんどの半導体プロセスで使われているものでプロセ
ス的的にも容易に使うことができる利点がある。
ては、ポリシリコン３とフィールド酸化膜２との間に熱
的により強固な絶縁材料を介在させたところに特徴があ
る。この材料としては、チップのパッシベーションなど
に用いられるナイトライド膜（８７，Ｎ、）、タンタル
酸化膜が利用できる。とシわけこのナイトライド膜は、
はとんどの半導体プロセスで使われているものでプロセ
ス的的にも容易に使うことができる利点がある。
以下、実施例によシ、本発明を具体的に説明する。
第２図に本発明の一つの実施例を示す。また第３図にそ
の製造方法を示す。第２図に示すようにポリシリコン３
の下にナイト２イド膜４を敷き、ポリシリコン３とフィ
ールド酸化膜２が直接接触しない構造となっておシ、ナ
イトライド膜はフィールド酸化膜２の熱によるクランク
を防止する。
の製造方法を示す。第２図に示すようにポリシリコン３
の下にナイト２イド膜４を敷き、ポリシリコン３とフィ
ールド酸化膜２が直接接触しない構造となっておシ、ナ
イトライド膜はフィールド酸化膜２の熱によるクランク
を防止する。
なお、第２図では、ポリシリコン３の下だけ選択的にナ
イトライド膜４を残しているが、フィールド酸化膜上全
体にナイトライド膜４を残したままでもよい。ナイトラ
イド膜の他の効用は、重膜がチップのパッシベーション
として用いられることかられかるように機械的、熱的に
強いことの他に不純物の汚染のストッパーとなることで
ある。
イトライド膜４を残しているが、フィールド酸化膜上全
体にナイトライド膜４を残したままでもよい。ナイトラ
イド膜の他の効用は、重膜がチップのパッシベーション
として用いられることかられかるように機械的、熱的に
強いことの他に不純物の汚染のストッパーとなることで
ある。
第２図から明らかなように開口部８よシ侵入した不純物
はフィールド酸化膜２上のナイトライド膜４にゲッタリ
ングされることになシ、本構造はこの点からも信頼性の
高い構造となっている。
はフィールド酸化膜２上のナイトライド膜４にゲッタリ
ングされることになシ、本構造はこの点からも信頼性の
高い構造となっている。
以下第３図を参照して製造方法を詳述する。
（ａ）Ｓｉ基板１上にフィールド酸化膜２を形成し、ナ
イトライド膜４およびポリシリコン３を被着する。
イトライド膜４およびポリシリコン３を被着する。
Φ） ポリシリコンをパターニングしたあと、ポリシリ
コンをマスクにナイトライドを切る。その後ポリシリコ
ン３を酸化し、比較的厚い酸化膜５を形成する。その後
ポリシリコン３に電極（Ａｔ）９を接着する部分６の酸
化膜５を除去する。
コンをマスクにナイトライドを切る。その後ポリシリコ
ン３を酸化し、比較的厚い酸化膜５を形成する。その後
ポリシリコン３に電極（Ａｔ）９を接着する部分６の酸
化膜５を除去する。
（ｃ）ＰＳＧ、（層間絶縁膜）７を被着し、電極９との
接触部６と開口部８のＰＳＧを除去する。
接触部６と開口部８のＰＳＧを除去する。
（ｄ） 電極９を被着しパターニングする。
（ｅ） ｓ ｉ ｏｓ等のファイナルパッシベーショ
ン膜１０を被着する。
ン膜１０を被着する。
後ハ、開口部８のファイナルパッシベーション膜を除去
すれば第２図の構造となる。前述のように工程（ｂ）で
ポリシリコン３をマスクにしてナイトライド膜４を除去
したが、他のマスクを用いてフィールド酸化膜２上全体
にナイトライド膜４を残してもよい。
すれば第２図の構造となる。前述のように工程（ｂ）で
ポリシリコン３をマスクにしてナイトライド膜４を除去
したが、他のマスクを用いてフィールド酸化膜２上全体
にナイトライド膜４を残してもよい。
以上説明したように本発明によれば、ポリシリコン切断
時のフィールド酸化膜の損傷が防止できかつ汚染に強く
信頼性の高いポリシリコンヒユーズＲＯＭが実現できる
。
時のフィールド酸化膜の損傷が防止できかつ汚染に強く
信頼性の高いポリシリコンヒユーズＲＯＭが実現できる
。
第１図は、従来のポリシルコンヒユーズＲＯＭの断面図
、第２図は、本発明による一実施例の断面図、第３図は
第２図の製作方法を示す図である。
、第２図は、本発明による一実施例の断面図、第３図は
第２図の製作方法を示す図である。
Claims (1)
- 【特許請求の範囲】 １、 フィールド酸化膜とポリシリコンとの間に耐熱性
絶縁膜を設けたことを特徴とするポリシリコンヒユーズ
を有する半導体装置。 ２ 上記耐熱性絶縁膜として、シリコンナイトライド膜
を用いたことを特徴とする特許請求の範囲第１項記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108437A JPS59956A (ja) | 1982-06-25 | 1982-06-25 | ポリシリコンヒユ−ズを有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57108437A JPS59956A (ja) | 1982-06-25 | 1982-06-25 | ポリシリコンヒユ−ズを有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59956A true JPS59956A (ja) | 1984-01-06 |
Family
ID=14484744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57108437A Pending JPS59956A (ja) | 1982-06-25 | 1982-06-25 | ポリシリコンヒユ−ズを有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59956A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6350498U (ja) * | 1986-09-19 | 1988-04-05 | ||
| JPH0563091A (ja) * | 1991-09-04 | 1993-03-12 | Fujitsu Ltd | 半導体装置 |
| EP2551901A1 (en) * | 2011-07-29 | 2013-01-30 | Infineon Technologies AG | Semiconductor device and method for manufacturing a semiconductor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5762544A (en) * | 1980-10-03 | 1982-04-15 | Fujitsu Ltd | Semiconductor device |
-
1982
- 1982-06-25 JP JP57108437A patent/JPS59956A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5762544A (en) * | 1980-10-03 | 1982-04-15 | Fujitsu Ltd | Semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6350498U (ja) * | 1986-09-19 | 1988-04-05 | ||
| JPH0563091A (ja) * | 1991-09-04 | 1993-03-12 | Fujitsu Ltd | 半導体装置 |
| EP2551901A1 (en) * | 2011-07-29 | 2013-01-30 | Infineon Technologies AG | Semiconductor device and method for manufacturing a semiconductor |
| US8659118B2 (en) | 2011-07-29 | 2014-02-25 | Infineon Technologies Ag | Semiconductor device comprising a fuse structure and a method for manufacturing such semiconductor device |
| US9165828B2 (en) | 2011-07-29 | 2015-10-20 | Infineon Technologies Ag | Semiconductor device comprising a fuse structure and a method for manufacturing such semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| JP3275875B2 (ja) | 半導体装置 | |
| KR960026749A (ko) | 집적회로 장치의 퓨즈 구조물 | |
| JP2001203172A (ja) | 半導体素子を半導体ウェーハから切り離すための装置 | |
| JPS584819B2 (ja) | ハンドウタイソウチ | |
| US10366921B2 (en) | Integrated circuit structure including fuse and method thereof | |
| JPS59956A (ja) | ポリシリコンヒユ−ズを有する半導体装置 | |
| JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
| JPS6364057B2 (ja) | ||
| JPS594853B2 (ja) | 半導体装置 | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPH01130545A (ja) | 樹脂封止型半導体装置 | |
| JPH02215149A (ja) | 半導体装置とその製造方法 | |
| JPH0723967Y2 (ja) | 半導体装置 | |
| JP2508293B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0529376A (ja) | 半導体装置のボンデイングパツド | |
| JPH05218205A (ja) | 半導体装置の製造方法 | |
| JPH01295439A (ja) | 半導体装置 | |
| JP3500169B2 (ja) | 半導体装置の製造方法 | |
| JPH0520902B2 (ja) | ||
| JPS63244644A (ja) | 半導体装置 | |
| JPS5928374A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100325300B1 (ko) | 퓨즈 및 그의 제조 방법 | |
| JPH042130A (ja) | 半導体装置 |