JPS5995467A - 速度検出回路 - Google Patents
速度検出回路Info
- Publication number
- JPS5995467A JPS5995467A JP20642782A JP20642782A JPS5995467A JP S5995467 A JPS5995467 A JP S5995467A JP 20642782 A JP20642782 A JP 20642782A JP 20642782 A JP20642782 A JP 20642782A JP S5995467 A JPS5995467 A JP S5995467A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- speed
- counter
- position detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
- G01P3/489—Digital circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Linear Or Angular Velocity Measurement And Their Indicating Devices (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ルスから速度情報を検出する速度検出回路に関し、特に
広範囲に高精度の速度検出が行いうる速度検出回路に関
する。
広範囲に高精度の速度検出が行いうる速度検出回路に関
する。
直流モータや交流モータを速度制御するには、モータの
実速度を検出して、指令速度と比較してモータを制御す
るあ要がある。第1図は、一般的なサーボ側倒1のブロ
ック図であシ、サーボモータ1の回転軸に直結され大ロ
ータリエンコーダ(位置検出器)2から所定回転量毎に
発生する位置検出パルス理と、外部から構成される装置
指令パルスPCMDとの差が演算回路6てとられ、エラ
ーレジスタ4にセットされる。エラーレジスタ4の内容
は、デジタルアナロク変換器5でアナログ電圧に変換さ
れ速度指令電、圧として速度制御回路7に入力される。
実速度を検出して、指令速度と比較してモータを制御す
るあ要がある。第1図は、一般的なサーボ側倒1のブロ
ック図であシ、サーボモータ1の回転軸に直結され大ロ
ータリエンコーダ(位置検出器)2から所定回転量毎に
発生する位置検出パルス理と、外部から構成される装置
指令パルスPCMDとの差が演算回路6てとられ、エラ
ーレジスタ4にセットされる。エラーレジスタ4の内容
は、デジタルアナロク変換器5でアナログ電圧に変換さ
れ速度指令電、圧として速度制御回路7に入力される。
一方、位置検出パルスPPから速度検出回路6によって
実速度が検出され、速度制御回路7へ入力され、速度制
御回路7は速度拓令電圧と実速度の差である速度誤差を
発生し、電流制御回路8より駆動電流を流しサーボモー
タ1を速度制御する。この様に1速度帰還制御を行うサ
ーボ制御においては、速度検出回路6の速度検出精度に
よって係る速度帰還制御の正確さが左右され、係る検出
の精度が重要な開発課題となっている。
実速度が検出され、速度制御回路7へ入力され、速度制
御回路7は速度拓令電圧と実速度の差である速度誤差を
発生し、電流制御回路8より駆動電流を流しサーボモー
タ1を速度制御する。この様に1速度帰還制御を行うサ
ーボ制御においては、速度検出回路6の速度検出精度に
よって係る速度帰還制御の正確さが左右され、係る検出
の精度が重要な開発課題となっている。
係る速度検出回路としては、従来広の様なものが用いら
れていた。即ち、互いにV2位相がずれ、しかもモータ
の回転速度に比例した周波数fの2相宿号を位置検出器
から発生せしめ、ついでこの2相宿号を4倍回路を通し
て周波数4fの信号に変換し、i&後に周波1;!i4
f Ic比例しfc電圧を発生する周波数で、圧変換
器から回転速度に比例し大電圧(実速度電圧)を出力す
るものであった。
れていた。即ち、互いにV2位相がずれ、しかもモータ
の回転速度に比例した周波数fの2相宿号を位置検出器
から発生せしめ、ついでこの2相宿号を4倍回路を通し
て周波数4fの信号に変換し、i&後に周波1;!i4
f Ic比例しfc電圧を発生する周波数で、圧変換
器から回転速度に比例し大電圧(実速度電圧)を出力す
るものであった。
しかしながら、かかる従来の構成においては、モータ速
度が低速になると、周波数電圧変換器の出力電圧値が回
転速度に比例しなくなり、急速に低下して、精度が悪く
なるという問題がある他に1周波数電圧変換を行なうよ
シも、マイクロプロセッサによシデジタル的に処理させ
て速度検出を行うほうが、回路のLSI化にとりて好ま
しい、という問題もあった。
度が低速になると、周波数電圧変換器の出力電圧値が回
転速度に比例しなくなり、急速に低下して、精度が悪く
なるという問題がある他に1周波数電圧変換を行なうよ
シも、マイクロプロセッサによシデジタル的に処理させ
て速度検出を行うほうが、回路のLSI化にとりて好ま
しい、という問題もあった。
このため、速度をデジタル的に検出するものが種々提案
されている。
されている。
第1の検出法は、一定周期内圧入力した位置検出パルス
なg1数し、これに比例した値を速度情報とするもので
ある。しかし、係る検出法では、一定周期を短くすると
、1周期内の入力パルス数が減少し速度の検出精度が悪
化するので、一定周期を長くする必要があるが、これで
は検出時間が長くなり、速度制御系の安定性が悪くなる
という欠点がある。
なg1数し、これに比例した値を速度情報とするもので
ある。しかし、係る検出法では、一定周期を短くすると
、1周期内の入力パルス数が減少し速度の検出精度が悪
化するので、一定周期を長くする必要があるが、これで
は検出時間が長くなり、速度制御系の安定性が悪くなる
という欠点がある。
第2の検出法は、位置検出パルスの入力時間間隔(即ち
、周期)を観測し、その逆数に比例した値を速度情報と
するものである。しかし、係る方法では、高速回転時位
置検出パルスの周期が短くなり、その周期を精度良く測
定することが困難となるという欠点があ−)fc 。
、周期)を観測し、その逆数に比例した値を速度情報と
するものである。しかし、係る方法では、高速回転時位
置検出パルスの周期が短くなり、その周期を精度良く測
定することが困難となるという欠点があ−)fc 。
従りて、本発明の目的は、短時間でしかも精度の高い速
度検出が可能な速度検出回路を提供するにある。
度検出が可能な速度検出回路を提供するにある。
υ下、本発明を実施例に従い詳細に説明する。
第2図は本発明の原理説明図であり、8Pは一定周期−
(例えば1.oms)のサンプリングパルスであり、P
Pは位置検出パルスである。又、CLは基準クロックパ
ルスである。
(例えば1.oms)のサンプリングパルスであり、P
Pは位置検出パルスである。又、CLは基準クロックパ
ルスである。
先ず本発明では、−タ周期間尤に入力した位置検出パル
スPPのパルス数Nを#を敵する。又、その周期の開始
点くサンプリングパルス発生時点)と七の周期の第1番
目の位置検出パルスとの間隔T。
スPPのパルス数Nを#を敵する。又、その周期の開始
点くサンプリングパルス発生時点)と七の周期の第1番
目の位置検出パルスとの間隔T。
を1抑1する。史に、七の周期の最後のN番目の位置検
出パルスとその周期の終点との間隔T、を計測する。
出パルスとその周期の終点との間隔T、を計測する。
そして、これらの!!1徂IIイI?LN、 T1.
T、から次の碌に □して実速度情報Fを得る。
T、から次の碌に □して実速度情報Fを得る。
先づ、第2図において、1周期%における第1番目から
第n番目までの位置検出パルスPPの各パルス間の間隙
の数は(N−1)個である。更に間隔T□、T2分に相
当する間隙の砂は、第1番目から第n@目までの位置検
出パルスPPの間隔の平均値をTとすると、(T++T
t)/Tとなる。
第n番目までの位置検出パルスPPの各パルス間の間隙
の数は(N−1)個である。更に間隔T□、T2分に相
当する間隙の砂は、第1番目から第n@目までの位置検
出パルスPPの間隔の平均値をTとすると、(T++T
t)/Tとなる。
従って実速度Fは、
・ ここで、ΔT=T、−1−T!とすると、平均間隔
値T ′は、 ’r=(’t’0−ΔT)/ (N −1)
(21とな、9、+21式を(1)式に代入すると、
F = (N−1) XT(1/ (’ro−ΔT)
(3)となる。
値T ′は、 ’r=(’t’0−ΔT)/ (N −1)
(21とな、9、+21式を(1)式に代入すると、
F = (N−1) XT(1/ (’ro−ΔT)
(3)となる。
即ち、本発明では、1周期内の位置検出パルス間の間隙
の砂を求め、実速度を求めている。
の砂を求め、実速度を求めている。
実際には比例定VをKとし、
F =K・(N−1) ”To/(To−ΔT) (
41によシ実速度Fを求める。
41によシ実速度Fを求める。
この様に、本発明では、1周期内の位置検出パルス間の
間隙の数を正確に求めているので、1周期内の位置検出
パルスの数にかかわらず正確に実速度が得られるので、
低速域から重速域まで高精度の速度検出が可能となる。
間隙の数を正確に求めているので、1周期内の位置検出
パルスの数にかかわらず正確に実速度が得られるので、
低速域から重速域まで高精度の速度検出が可能となる。
本発明では、クロックパルスを111141−12.サ
ンプリング周期を1 msとすれば、速度Fの分解能は
01%もとることができる。
ンプリング周期を1 msとすれば、速度Fの分解能は
01%もとることができる。
第3図は本発明の一実締例ブロック図であシ、国中、1
0は第1のカウンタでめシ、クロックパルスCLを11
数するとともに後述するタイミング回路のリセット信号
1.でその耐倣値がリセットされるもの、11は第2の
カウンタであり、位C検出パルスPPを汀゛1敬すると
ともに、後述するタイミング回路のリセット信号t4て
そのB1敬値がリセシ、時間T、がセットされるもの、
13は第2のバッファ回路であり、時間T2がセットさ
れるもの、14は第3のバッファ回路であシ、1周期内
の位置検出パルスの数Nがセットされるものである。
0は第1のカウンタでめシ、クロックパルスCLを11
数するとともに後述するタイミング回路のリセット信号
1.でその耐倣値がリセットされるもの、11は第2の
カウンタであり、位C検出パルスPPを汀゛1敬すると
ともに、後述するタイミング回路のリセット信号t4て
そのB1敬値がリセシ、時間T、がセットされるもの、
13は第2のバッファ回路であり、時間T2がセットさ
れるもの、14は第3のバッファ回路であシ、1周期内
の位置検出パルスの数Nがセットされるものである。
15はタイミンク制御回路であシ、サンプリングパルス
SP、位匝検出パルスPPからリセクト信号’I+14
+ゲート信号’2+ ”B を発生するもの、16はマ
イクロプロセッサ等の演n回路であり、データ・アドレ
スバス17によシ第1.第2.第3のバッファ回路12
,13.14に接続され、各バッファ回路?2.13.
14の内容をサンプリンク周期毎に読み取シ、前述の第
(4)式の演算を行って、実速度Fを求めるもの、18
は第1のゲート回路であシ、ゲート信号t、の発生時に
第1のカウンタ10の内容を第1のバッファ回路にセッ
トするもの、19は第2のゲート回路であり、ゲート信
号t、の発生時に第1のカウンタ10の内容を第2のバ
ーソファ回i313 Kセットするもの、20は第3の
ゲート回路であυ、ゲート信号t、の発生時に第2のカ
ウンタ11の内容を第3のバッファ回路14にセットす
るものである。尚、データ・アドレスノ(ス17には図
示しないプログラムメモリやデータメモリ、各糊入出力
ポートが接続されており、演p回路16は位置制御や速
度制御を前述の速度検出とともに行なうものとする。
SP、位匝検出パルスPPからリセクト信号’I+14
+ゲート信号’2+ ”B を発生するもの、16はマ
イクロプロセッサ等の演n回路であり、データ・アドレ
スバス17によシ第1.第2.第3のバッファ回路12
,13.14に接続され、各バッファ回路?2.13.
14の内容をサンプリンク周期毎に読み取シ、前述の第
(4)式の演算を行って、実速度Fを求めるもの、18
は第1のゲート回路であシ、ゲート信号t、の発生時に
第1のカウンタ10の内容を第1のバッファ回路にセッ
トするもの、19は第2のゲート回路であり、ゲート信
号t、の発生時に第1のカウンタ10の内容を第2のバ
ーソファ回i313 Kセットするもの、20は第3の
ゲート回路であυ、ゲート信号t、の発生時に第2のカ
ウンタ11の内容を第3のバッファ回路14にセットす
るものである。尚、データ・アドレスノ(ス17には図
示しないプログラムメモリやデータメモリ、各糊入出力
ポートが接続されており、演p回路16は位置制御や速
度制御を前述の速度検出とともに行なうものとする。
次に、第3図fPI成の動作について第4図のタイムチ
ャートに是いて説明する。
ャートに是いて説明する。
先づタイミング制御回路15はリセット信号t1として
サンプリングパルス SPと位置検出パルスPPとを合
わせた信号を作成し、クロックパルスCLをgteiす
る第1のカウンタ10に巧える。従って、カウンタ10
はサンプリングパルスSPと位置検出パルスPPとの間
隔、位置検出パルス間の出シ隔、位In検出パルスPP
とサンプリンクパルスSPとの間隔を測定していること
Kなる。次にタイミングを節回路15はゲート信号t2
としてサンプリンクパルスの次の位置検出パルスに同期
して出力するので、第1のゲート回路18からは、サン
プリングパルスと次の位価検出)くルスとの間隔である
時間T、のみが第1のカウンタ10から各周期毎に第1
のバッファ回路12に送られ、セットされる。更にタイ
ミング制御回路15はゲート信号t3をサンプリングツ
くルスSrと同期して出力するから、第2のゲート回1
t519からは、位置検出パルスとサンプリンクツくル
スとの間隔である時間T、のみが第1のカウンタ10か
ら各周期毎に第2のバッファ回路13に送られ、セット
される。
サンプリングパルス SPと位置検出パルスPPとを合
わせた信号を作成し、クロックパルスCLをgteiす
る第1のカウンタ10に巧える。従って、カウンタ10
はサンプリングパルスSPと位置検出パルスPPとの間
隔、位置検出パルス間の出シ隔、位In検出パルスPP
とサンプリンクパルスSPとの間隔を測定していること
Kなる。次にタイミングを節回路15はゲート信号t2
としてサンプリンクパルスの次の位置検出パルスに同期
して出力するので、第1のゲート回路18からは、サン
プリングパルスと次の位価検出)くルスとの間隔である
時間T、のみが第1のカウンタ10から各周期毎に第1
のバッファ回路12に送られ、セットされる。更にタイ
ミング制御回路15はゲート信号t3をサンプリングツ
くルスSrと同期して出力するから、第2のゲート回1
t519からは、位置検出パルスとサンプリンクツくル
スとの間隔である時間T、のみが第1のカウンタ10か
ら各周期毎に第2のバッファ回路13に送られ、セット
される。
又、タイミング制御回路15はサンプリングツくルスS
Fと同期してリセット信号t4を発生するので、位置検
出パルスPPを!を数する第2のカウンタ11は、1周
期内の位債検出パルスPre!!i数していることにな
り、ゲート信号t、毎に第3のゲート回路20をブi
シ43のバッファ回路14にセットされる。こうして1
周期が終了すると、時11JJ ’r、力;第1のバッ
ファ回路12に1時間T2が第2のノくツファ回路13
に、位″首検出ノくルスの数Nが第3の/くッファ回路
14にセットされる。次に演算回路16はバス17を弁
し、これら時間T1 s ”t* 数Nを各バッファ回
路12.13.、14から読取る。更に演算回路16は
ΔT = T、 + T2を演算し、更に既知の周期T
o、比例定数Kをデータメモリから読出し、fl(41
式にこれらを代入して、実速度Fを演算する。この実速
度Fは速度制御ループの演算に用いられる。
Fと同期してリセット信号t4を発生するので、位置検
出パルスPPを!を数する第2のカウンタ11は、1周
期内の位債検出パルスPre!!i数していることにな
り、ゲート信号t、毎に第3のゲート回路20をブi
シ43のバッファ回路14にセットされる。こうして1
周期が終了すると、時11JJ ’r、力;第1のバッ
ファ回路12に1時間T2が第2のノくツファ回路13
に、位″首検出ノくルスの数Nが第3の/くッファ回路
14にセットされる。次に演算回路16はバス17を弁
し、これら時間T1 s ”t* 数Nを各バッファ回
路12.13.、14から読取る。更に演算回路16は
ΔT = T、 + T2を演算し、更に既知の周期T
o、比例定数Kをデータメモリから読出し、fl(41
式にこれらを代入して、実速度Fを演算する。この実速
度Fは速度制御ループの演算に用いられる。
す上説明したa K %本発明によれば、時間T、。
%を計砂する第1の計測回路と、位置検出パルスの#!
iNを訂かする第2の計測回路と、これら計測値に基き
、F =K・(N−1) ・%/ (To−ΔT)の演
算を行う演算回路とを有しているので、1周期内に発生
する位置検出パルスの敷にかかわらず高精度の速度検出
を行うことが出来るという効果を奏する他に、低速から
高速まで精度の良い速度検出が可能となるという効果も
奏する。
iNを訂かする第2の計測回路と、これら計測値に基き
、F =K・(N−1) ・%/ (To−ΔT)の演
算を行う演算回路とを有しているので、1周期内に発生
する位置検出パルスの敷にかかわらず高精度の速度検出
を行うことが出来るという効果を奏する他に、低速から
高速まで精度の良い速度検出が可能となるという効果も
奏する。
尚、本発明な一実施例により説明したが、本発明は上述
の実施例に限定されることなく、本発明の主旨に従い柚
々の変形が可能てあシ、これらを本発明の範囲から排除
するものではない。
の実施例に限定されることなく、本発明の主旨に従い柚
々の変形が可能てあシ、これらを本発明の範囲から排除
するものではない。
第1図は、一般的なサーボ制御システムのブロック図、
第2図は本発明の原理説明図、第3図は施例のタイムチ
ャート画である。 図中、6・・・速度検出回路、1o・・・第1のカウン
タ、11川第2のカウンタ、12. i3.14・・・
バッファ回路、16・・・演n回路、17・・・バス。 特許出願人 ファナック株式会社 代理人 弁理士 辻 室外2名竿/回 $2回 ≠h−−よ −−−−76−一一一 $42 4
第2図は本発明の原理説明図、第3図は施例のタイムチ
ャート画である。 図中、6・・・速度検出回路、1o・・・第1のカウン
タ、11川第2のカウンタ、12. i3.14・・・
バッファ回路、16・・・演n回路、17・・・バス。 特許出願人 ファナック株式会社 代理人 弁理士 辻 室外2名竿/回 $2回 ≠h−−よ −−−−76−一一一 $42 4
Claims (3)
- (1)所定の周期内に発生する位箇検出ノくルスの数に
基いて実速度を検出する速度検出回路において、当該周
期の開始から第1番目の位置検出ノくルスまでの時間T
、及び最後の位置検出ノくルスから当該周期の終点まで
の時間T2を計測する第1の計測回路と、当該周期の位
置検出ノくルスの数Nを計測する第2の計測回路と、該
時間TI+ Tl ti Nによシ実速度Fを、F=に
−(N−1) −To/(To−ΔT) (但し、ΔT
=T、+T、、Kを比例定数、Toを周期の間隔とする
)によ請求める演算回路とを有することを特徴とする速
度検出回路。 - (2)前記ν中、1の計測回路は、クロックを計数する
とともに所定周期毎に発生するサンプリンクツくルス及
び前記位遣検出パルスとによシリセットされる第10カ
ウンタと、前記第1番目の位置検出パルスに同期して該
第1のカウンタの内容である時間T、がセットされる第
1のバッファと、該サンプリングパルスに同期して該第
1のカウンタの内容である時間T2がセットされる第2
のバッファとを有していることを特徴とする特許請求の
範囲第(1)項記載の速度検出回路。 - (3)前記第2の11氾1:回路は、前記位信検出パル
スを計数するとともに所定周期毎に発生するサンブリン
クパルスに同期してリセットされる第2のカウンタと、
該サンプリングパルスに同期して該第2のカウンタの内
容がセットされる第3のバッファとを有していることを
特徴とする特許請求の範囲第(1)項又は第(2)項記
載の速度検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20642782A JPS5995467A (ja) | 1982-11-25 | 1982-11-25 | 速度検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20642782A JPS5995467A (ja) | 1982-11-25 | 1982-11-25 | 速度検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5995467A true JPS5995467A (ja) | 1984-06-01 |
Family
ID=16523193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20642782A Pending JPS5995467A (ja) | 1982-11-25 | 1982-11-25 | 速度検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5995467A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4779213A (en) * | 1987-05-27 | 1988-10-18 | Chrysler Motors Corporation | Electronic digital speedometer for a multi-measurand data communication system |
JP2014211321A (ja) * | 2013-04-17 | 2014-11-13 | 株式会社 Jeol Resonance | Nmr用試料管回転制御装置 |
-
1982
- 1982-11-25 JP JP20642782A patent/JPS5995467A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4779213A (en) * | 1987-05-27 | 1988-10-18 | Chrysler Motors Corporation | Electronic digital speedometer for a multi-measurand data communication system |
JP2014211321A (ja) * | 2013-04-17 | 2014-11-13 | 株式会社 Jeol Resonance | Nmr用試料管回転制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4253372B2 (ja) | エレベータにおける速度制御装置およびエレベータの速度検出プログラムを記録した記録媒体 | |
JPS5913957A (ja) | 速度検出回路 | |
JP2690210B2 (ja) | エレベータの速度検出装置 | |
JP3173174B2 (ja) | 速度検出装置 | |
US4710770A (en) | Phase modulation type digital position detector | |
JPS5995467A (ja) | 速度検出回路 | |
JP3339214B2 (ja) | サーボモータの制御装置 | |
JPS61157282A (ja) | モ−タ制御装置 | |
JP2550987B2 (ja) | 信号勾配測定器 | |
JP2002531834A (ja) | 混合した速度の推定 | |
KR100286043B1 (ko) | 속도검출 시스템 및 그 방법 | |
JPS58120167A (ja) | 速度検出方法 | |
JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
JPH0119597Y2 (ja) | ||
JPS5815159A (ja) | デイジタル速度検出方式 | |
JPH03289567A (ja) | 回転速度検出装置 | |
JP2611099B2 (ja) | 変位測定装置 | |
JPH04285815A (ja) | ロータリエンコーダの位置カウンタ回路 | |
JP3135633B2 (ja) | 速度検出器 | |
JPS59102166A (ja) | 速度検出回路 | |
JPH055514Y2 (ja) | ||
JPH02110379A (ja) | モータの速度検出装置 | |
JP2607113B2 (ja) | A/d変換方法 | |
JPS618671A (ja) | エツジ間隔計測装置 | |
JP2891472B2 (ja) | 速度信号検出回路 |