JP2611099B2 - 変位測定装置 - Google Patents
変位測定装置Info
- Publication number
- JP2611099B2 JP2611099B2 JP30299092A JP30299092A JP2611099B2 JP 2611099 B2 JP2611099 B2 JP 2611099B2 JP 30299092 A JP30299092 A JP 30299092A JP 30299092 A JP30299092 A JP 30299092A JP 2611099 B2 JP2611099 B2 JP 2611099B2
- Authority
- JP
- Japan
- Prior art keywords
- counting
- error correction
- down counter
- data
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【0001】
【産業上の利用分野】本発明は、変位測定装置に係り、
特に直線誤差補正回路部を改良した変位測定装置に関す
る。
特に直線誤差補正回路部を改良した変位測定装置に関す
る。
【0002】
【従来の技術】リニアスケール等の変位検出器を例えば
工作機械等に取り付けた場合、スケールの傾斜やたわ
み,周囲温度条件等によって直線的な誤差がしばしば発
生する。従来この様な直線誤差に対しては、マイコン等
によって測定結果に対して係数を乗じたり誤差データを
加減算するという演算処理を行うのが一般的であった。
工作機械等に取り付けた場合、スケールの傾斜やたわ
み,周囲温度条件等によって直線的な誤差がしばしば発
生する。従来この様な直線誤差に対しては、マイコン等
によって測定結果に対して係数を乗じたり誤差データを
加減算するという演算処理を行うのが一般的であった。
【0003】
【発明が解決しようとする課題】しかしこの様な従来の
誤差補正法では、最終的な測定値を得るまでに遅れ時間
が発生する。これは、測定データの表示リフレッシュ速
度の低下をもたらし、またリアルタイムで測定データを
使用する制御システムへの適用を困難にする。補正速度
を上げるために高速性能のマイコンを用いれば、それだ
け装置のコスト上昇をもたらす。
誤差補正法では、最終的な測定値を得るまでに遅れ時間
が発生する。これは、測定データの表示リフレッシュ速
度の低下をもたらし、またリアルタイムで測定データを
使用する制御システムへの適用を困難にする。補正速度
を上げるために高速性能のマイコンを用いれば、それだ
け装置のコスト上昇をもたらす。
【0004】本発明は、この様な事情を考慮してなされ
たもので、完全なリアルタイムでの直線誤差補正を可能
とした変位測定装置を提供することを目的とする。
たもので、完全なリアルタイムでの直線誤差補正を可能
とした変位測定装置を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明に係る変位測定装
置は、第1に、変位検出器と、この変位検出器の出力を
受けて計数パルスを生成するパルス生成手段と、このパ
ルス生成手段により得られるパルスを計数するための、
通常の計数,間引き計数および足し込み計数の3つの計
数モード切替えが可能なアップダウンカウンタと、外部
から設定された間引きまたは足し込みを表す符号および
誤差補正データを記憶する記憶手段と、この記憶手段に
記憶された誤差補正データと前記パルス生成手段により
得られるパルスの数をリアルタイムで比較しながら、前
記誤差補正データにより決まる間隔で前記アップダウン
カウンタに計数の補正指令を与える補正指令信号生成手
段とを備えたことを特徴とする。
置は、第1に、変位検出器と、この変位検出器の出力を
受けて計数パルスを生成するパルス生成手段と、このパ
ルス生成手段により得られるパルスを計数するための、
通常の計数,間引き計数および足し込み計数の3つの計
数モード切替えが可能なアップダウンカウンタと、外部
から設定された間引きまたは足し込みを表す符号および
誤差補正データを記憶する記憶手段と、この記憶手段に
記憶された誤差補正データと前記パルス生成手段により
得られるパルスの数をリアルタイムで比較しながら、前
記誤差補正データにより決まる間隔で前記アップダウン
カウンタに計数の補正指令を与える補正指令信号生成手
段とを備えたことを特徴とする。
【0006】本発明に係る変位測定装置は、第2に、変
位検出器と、この変位検出器の出力を受けて計数パルス
を生成するパルス生成手段と、このパルス生成手段によ
り得られるパルスを計数するための、通常の計数,間引
き計数および足し込み計数の3つの計数モード切替えが
可能なアップダウンカウンタと、外部から設定された間
引きまたは足し込みを表す符号、誤差補正データ整数部
および誤差補正データ端数部を記憶する記憶手段と、こ
の記憶手段に記憶された前記誤差補正データ整数部と前
記パルス生成手段により得られるパルスの数をリアルタ
イムで比較しながら、前記誤差補正データ整数部により
決まる間隔で前記アップダウンカウンタに計数の補正指
令を与える補正指令信号生成手段と、この補正指令信号
生成手段により得られる補正指令の数と前記記憶手段に
記憶された誤差補正データ端数部とから前記アップダウ
ンカウンタに与えられる補正指令の間隔を微調整する補
正指令調整手段とを備えたことを特徴とする。
位検出器と、この変位検出器の出力を受けて計数パルス
を生成するパルス生成手段と、このパルス生成手段によ
り得られるパルスを計数するための、通常の計数,間引
き計数および足し込み計数の3つの計数モード切替えが
可能なアップダウンカウンタと、外部から設定された間
引きまたは足し込みを表す符号、誤差補正データ整数部
および誤差補正データ端数部を記憶する記憶手段と、こ
の記憶手段に記憶された前記誤差補正データ整数部と前
記パルス生成手段により得られるパルスの数をリアルタ
イムで比較しながら、前記誤差補正データ整数部により
決まる間隔で前記アップダウンカウンタに計数の補正指
令を与える補正指令信号生成手段と、この補正指令信号
生成手段により得られる補正指令の数と前記記憶手段に
記憶された誤差補正データ端数部とから前記アップダウ
ンカウンタに与えられる補正指令の間隔を微調整する補
正指令調整手段とを備えたことを特徴とする。
【0007】
【作用】第1の発明では、リニアスケール等の変位検出
器により検出されたパルスの計数を行うアップダウンカ
ウンタは、通常の計数動作の他、直線誤差に応じて間引
き計数または足し込み計数を行う3つの計数モードの切
替え可能としている。外部からは、予め測定された誤差
補正データと共に、その誤差の正負方向に応じてアップ
ダウンカウンタに間引きまたは足し込みを指定する符号
が与えられて、これらが記憶保持されている。そして、
記憶されている誤差補正データと検出されたパルスの数
とがリアルタイムで比較され、誤差補正データによって
決定される所定間隔でアップダウンカウンタの計数動作
に補正指令が与えられて、符号に応じて間引きまたは足
し込みの計数が行われる。従って第1の発明によれば、
検出パルス計数の段階でリアルタイムで誤差補正が同時
に行われるため、従来のように測定された値に係数を乗
じたり、誤差を加減算するという演算処理が要らなくな
る。
器により検出されたパルスの計数を行うアップダウンカ
ウンタは、通常の計数動作の他、直線誤差に応じて間引
き計数または足し込み計数を行う3つの計数モードの切
替え可能としている。外部からは、予め測定された誤差
補正データと共に、その誤差の正負方向に応じてアップ
ダウンカウンタに間引きまたは足し込みを指定する符号
が与えられて、これらが記憶保持されている。そして、
記憶されている誤差補正データと検出されたパルスの数
とがリアルタイムで比較され、誤差補正データによって
決定される所定間隔でアップダウンカウンタの計数動作
に補正指令が与えられて、符号に応じて間引きまたは足
し込みの計数が行われる。従って第1の発明によれば、
検出パルス計数の段階でリアルタイムで誤差補正が同時
に行われるため、従来のように測定された値に係数を乗
じたり、誤差を加減算するという演算処理が要らなくな
る。
【0008】第2の発明では更に、誤差補正データを整
数部と端数部に分けて記憶して、誤差補正データ整数部
によって得られる補正指令の間隔が誤差補正データ端数
部に応じて微調整されて、より高精度の直線誤差補正が
やはりリアルタイムで行われる。
数部と端数部に分けて記憶して、誤差補正データ整数部
によって得られる補正指令の間隔が誤差補正データ端数
部に応じて微調整されて、より高精度の直線誤差補正が
やはりリアルタイムで行われる。
【0009】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図1は、本発明の一実施例に係る変位測定装
置のブロック構成である。変位検出器1は、リニアスケ
ールを用いたもので、光電式,静電容量式,磁気式等い
ずれの形式のものでもよい。ロータリーエンコーダ等を
用いた場合にも本発明を適用できるが、本実施例ではリ
ニアスケールの場合を説明する。パルス生成部2は、変
位検出器1の出力を受けて計数パルスCK、および移動
方向に応じてパルス計数のアップまたはダウンを指定す
るアップ/ダウン信号U/Dを出力する。
説明する。図1は、本発明の一実施例に係る変位測定装
置のブロック構成である。変位検出器1は、リニアスケ
ールを用いたもので、光電式,静電容量式,磁気式等い
ずれの形式のものでもよい。ロータリーエンコーダ等を
用いた場合にも本発明を適用できるが、本実施例ではリ
ニアスケールの場合を説明する。パルス生成部2は、変
位検出器1の出力を受けて計数パルスCK、および移動
方向に応じてパルス計数のアップまたはダウンを指定す
るアップ/ダウン信号U/Dを出力する。
【0010】パルス生成部2から得られるパルスCKお
よびアップ/ダウン信号U/Dは、測定値計数用のアッ
プダウンカウンタ3に入力される。このアップダウンカ
ウンタ3は、3つの計数モードが切替え可能となってい
る。即ち、制御信号入力S1,S2 により、通常の計数
モードの他、間引き計数または足し込み計数を行うこと
ができる。
よびアップ/ダウン信号U/Dは、測定値計数用のアッ
プダウンカウンタ3に入力される。このアップダウンカ
ウンタ3は、3つの計数モードが切替え可能となってい
る。即ち、制御信号入力S1,S2 により、通常の計数
モードの他、間引き計数または足し込み計数を行うこと
ができる。
【0011】データ設定部4は、予め測定されたリニア
スケールの直線誤差の補正のためのデータを設定する部
分であり、例えばスイッチ,マイコンその他により構成
される。このデータ設定部4から入力されるデータは、
アップダウンカウンタ3に対して直線誤差の極性に応じ
て間引きまたは足し込みを指定する符号データと直線誤
差の絶対値データである。符号データは、1ビットの符
号レジスタ5に記憶保持され、直線誤差の絶対値のうち
整数部が整数部レジスタ6に、端数部が端数部レジスタ
7にそれぞれ記憶保持される。なおこれらのレジスタ
5,6,7は、実体としては例えば一つのメモリであっ
てもよい。
スケールの直線誤差の補正のためのデータを設定する部
分であり、例えばスイッチ,マイコンその他により構成
される。このデータ設定部4から入力されるデータは、
アップダウンカウンタ3に対して直線誤差の極性に応じ
て間引きまたは足し込みを指定する符号データと直線誤
差の絶対値データである。符号データは、1ビットの符
号レジスタ5に記憶保持され、直線誤差の絶対値のうち
整数部が整数部レジスタ6に、端数部が端数部レジスタ
7にそれぞれ記憶保持される。なおこれらのレジスタ
5,6,7は、実体としては例えば一つのメモリであっ
てもよい。
【0012】符号レジスタ5は例えば、間引きの時に
“0”、足し込みの時に“1”であって、これがアップ
ダウンカウンタ3の制御入力S1 となる。またアップダ
ウンカウンタ3のもう一つの制御入力S2 は、誤差補正
データに基づいて計数動作の中でリアルタイムで間引き
または足し込みを行う補正指令信号入力で、この補正指
令信号を生成するのが、ロード入力付きアップダウンカ
ウンタ11,コンパレータ12,オアゲート13等の部
分である。
“0”、足し込みの時に“1”であって、これがアップ
ダウンカウンタ3の制御入力S1 となる。またアップダ
ウンカウンタ3のもう一つの制御入力S2 は、誤差補正
データに基づいて計数動作の中でリアルタイムで間引き
または足し込みを行う補正指令信号入力で、この補正指
令信号を生成するのが、ロード入力付きアップダウンカ
ウンタ11,コンパレータ12,オアゲート13等の部
分である。
【0013】アップダウンカウンタ3の二つの制御入力
S1 ,S2 の関係は、図2のようになる。一方の制御入
力S1 は、前述のように符号レジスタ5により指定され
るもので、“0”のときに間引き、“1”のときに足し
込みの指示である。もう一方の制御入力S2 は前述のよ
うに誤差補正データに基づいて与えられる補正指令であ
って、“0”のときは補正なし、即ち通常カウントを行
い、“1”のときは補正ありの指示となる。つまり、図
2に示したように、S1 =0,S2 =1で間引きカウン
トが行われ、S1 =1,S2 =1の時に足し込みカウン
トが行われることになる。
S1 ,S2 の関係は、図2のようになる。一方の制御入
力S1 は、前述のように符号レジスタ5により指定され
るもので、“0”のときに間引き、“1”のときに足し
込みの指示である。もう一方の制御入力S2 は前述のよ
うに誤差補正データに基づいて与えられる補正指令であ
って、“0”のときは補正なし、即ち通常カウントを行
い、“1”のときは補正ありの指示となる。つまり、図
2に示したように、S1 =0,S2 =1で間引きカウン
トが行われ、S1 =1,S2 =1の時に足し込みカウン
トが行われることになる。
【0014】補正指令信号生成部を、簡単のため誤差補
正データに端数部がない場合について説明する。この場
合整数部レジスタ6に記憶保持された補正データ整数部
はインクリメンタ10、セレクタ14を介してアップダ
ウンカウンタ11に補正指令信号が出る毎にロードされ
る。但しセレクタ14を介しているためにロードされる
データは、アップカウント時には0、ダウンカウント時
には補正データ整数部に切り替わる。またアップダウン
カウンタ11には、パルス生成部2からのパルスCKお
よびアップダウン制御信号U/Dが入り、パルス計数が
行われる。アップカウントの時はこのカウンタ11のカ
ウント出力OUTと、整数部レジスタ6からの補正デー
タ整数部とがコンパレータ12で比較されて、一致が検
出されると“1”出力が出される。これがオアゲート1
3を介して間引きまたは足し込みを行うための補正指令
信号として、アップダウンカウンタ3の制御入力S2 に
入力されることになる。
正データに端数部がない場合について説明する。この場
合整数部レジスタ6に記憶保持された補正データ整数部
はインクリメンタ10、セレクタ14を介してアップダ
ウンカウンタ11に補正指令信号が出る毎にロードされ
る。但しセレクタ14を介しているためにロードされる
データは、アップカウント時には0、ダウンカウント時
には補正データ整数部に切り替わる。またアップダウン
カウンタ11には、パルス生成部2からのパルスCKお
よびアップダウン制御信号U/Dが入り、パルス計数が
行われる。アップカウントの時はこのカウンタ11のカ
ウント出力OUTと、整数部レジスタ6からの補正デー
タ整数部とがコンパレータ12で比較されて、一致が検
出されると“1”出力が出される。これがオアゲート1
3を介して間引きまたは足し込みを行うための補正指令
信号として、アップダウンカウンタ3の制御入力S2 に
入力されることになる。
【0015】アップダウンカウンタ11がダウンカウン
トの場合には、整数部レジスタ6からこのアップダウン
カウンタ11にロードされた補正データ整数部の値が0
になったときに出力されるボロ−出力BOが補正指令信
号となる。この様に、測定値計数を行うアップダウンカ
ウンタ3の計数動作は、整数部レジスタ6に保持された
誤差補正データの間隔で、リアルタイムで間引きまたは
足し込みがなされる。
トの場合には、整数部レジスタ6からこのアップダウン
カウンタ11にロードされた補正データ整数部の値が0
になったときに出力されるボロ−出力BOが補正指令信
号となる。この様に、測定値計数を行うアップダウンカ
ウンタ3の計数動作は、整数部レジスタ6に保持された
誤差補正データの間隔で、リアルタイムで間引きまたは
足し込みがなされる。
【0016】誤差補正データに端数がある場合、即ち端
数レジスタ7に誤差補正データ端数部が記憶保持されて
いる場合に、上述の補正指令生成部からの補正指令信号
の間隔を微調整するのが、デコーダ8およびアップダウ
ンカウンタ9の部分である。アップダウンカウンタ9
は、補正指令信号をカウントする。即ち補正指令信号生
成部のアップダウンカウンタ11がアップカウントのと
きは、コンパレータ12から得られる補正指令信号がキ
ャリー入力CAINに入り、ダウンカウントのときはア
ップダウンカウンタ11のボロー出力に得られる補正指
令信号がボロー入力BOINに入る。このカウンタ9の
計数結果と、端数部レジスタ7に保持された端数部デー
タとの関係で一定の論理で補正指令信号の間隔を調整す
べく、インクリメンタ10に対してインクリメント・イ
ネーブルINCENを出力するのが、デコーダ8であ
る。つまり、補正データの端数部に応じて、整数部レジ
スタ6からアップダウンカウンタ11およびコンパレー
タ12に与えられるデータに補正が加えられ、間引きの
間隔または足し込みの間隔が微調整されるようになって
いる。
数レジスタ7に誤差補正データ端数部が記憶保持されて
いる場合に、上述の補正指令生成部からの補正指令信号
の間隔を微調整するのが、デコーダ8およびアップダウ
ンカウンタ9の部分である。アップダウンカウンタ9
は、補正指令信号をカウントする。即ち補正指令信号生
成部のアップダウンカウンタ11がアップカウントのと
きは、コンパレータ12から得られる補正指令信号がキ
ャリー入力CAINに入り、ダウンカウントのときはア
ップダウンカウンタ11のボロー出力に得られる補正指
令信号がボロー入力BOINに入る。このカウンタ9の
計数結果と、端数部レジスタ7に保持された端数部デー
タとの関係で一定の論理で補正指令信号の間隔を調整す
べく、インクリメンタ10に対してインクリメント・イ
ネーブルINCENを出力するのが、デコーダ8であ
る。つまり、補正データの端数部に応じて、整数部レジ
スタ6からアップダウンカウンタ11およびコンパレー
タ12に与えられるデータに補正が加えられ、間引きの
間隔または足し込みの間隔が微調整されるようになって
いる。
【0017】デコーダ8での論理処理は例えば、図3の
ような真理値表で表される。これは、端数部レジスタ7
に保持された端数部データαと、アップダウンカウンタ
9の出力の組み合わせによるデコード出力を、端数部レ
ジスタ7およびカウンタ9がいずれも4ビットであっ
て、かつカウンタ9がアップカウントの場合について例
示したのである。その具体的なデコード内容の説明は後
にする。このデコーダ8の実際の構成は、論理ゲートの
組合わせであってもよいし、或いはメモリで構成するこ
ともできる。
ような真理値表で表される。これは、端数部レジスタ7
に保持された端数部データαと、アップダウンカウンタ
9の出力の組み合わせによるデコード出力を、端数部レ
ジスタ7およびカウンタ9がいずれも4ビットであっ
て、かつカウンタ9がアップカウントの場合について例
示したのである。その具体的なデコード内容の説明は後
にする。このデコーダ8の実際の構成は、論理ゲートの
組合わせであってもよいし、或いはメモリで構成するこ
ともできる。
【0018】このように構成された変位測定装置での直
線誤差補正の動作を、次に具体的に説明する。回路動作
説明を分かり易くするため、まず図4を用いてこの実施
例で用いている直線誤差補正の原理を説明する。図4
(a) (b) のうち(b) は、リニアスケールが正常に取り付
けられて、例えば距離100(単位は問わない)に対し
てパルス生成部2から100個のパルスが得られる場合
を示している。これに対して図4(a) は、リニアスケー
ルが例えばたわんだ状態で取り付けられて、距離90で
100パルスが得られる場合を示している。つまり図4
(a) の状態は、そのままでは測定値に+10%の誤差が
含まれることになる。そこで本発明では、この直線誤差
を、図4(a) に示したように計数パルスの10カウント
毎に1パルスを間引いてカウントすることにより補正す
る。
線誤差補正の動作を、次に具体的に説明する。回路動作
説明を分かり易くするため、まず図4を用いてこの実施
例で用いている直線誤差補正の原理を説明する。図4
(a) (b) のうち(b) は、リニアスケールが正常に取り付
けられて、例えば距離100(単位は問わない)に対し
てパルス生成部2から100個のパルスが得られる場合
を示している。これに対して図4(a) は、リニアスケー
ルが例えばたわんだ状態で取り付けられて、距離90で
100パルスが得られる場合を示している。つまり図4
(a) の状態は、そのままでは測定値に+10%の誤差が
含まれることになる。そこで本発明では、この直線誤差
を、図4(a) に示したように計数パルスの10カウント
毎に1パルスを間引いてカウントすることにより補正す
る。
【0019】上述の例の間引き動作を、図1の回路に即
して説明すれば、まずデータ設定部4によって、符号レ
ジスタ5には間引きを指示するデータ“0”が与えら
れ、整数部レジスタ6には誤差補正データとして10が
与えられる。上の例では誤差補正データに端数はない。
この時整数部レジスタ6のデータはそのまま、コンパレ
ータ12に一方の入力端子に入る。測定動作が始まって
パルス生成部2からパルスが得られると、これはアップ
ダウンカウンタ3および11によりカウントされ、カウ
ント数が誤差データに等しくなるか(アップカウント
時)、オール0になると(ダウンカウント時)、即ち1
0カウント毎にオアゲート13に“1”出力が得られ
る。これが補正指令信号として測定値計数用のアップダ
ウンカウンタ3に与えられ、前述した図2の論理に従っ
てカウント動作が停止される。即ち間引きカウントがな
される。
して説明すれば、まずデータ設定部4によって、符号レ
ジスタ5には間引きを指示するデータ“0”が与えら
れ、整数部レジスタ6には誤差補正データとして10が
与えられる。上の例では誤差補正データに端数はない。
この時整数部レジスタ6のデータはそのまま、コンパレ
ータ12に一方の入力端子に入る。測定動作が始まって
パルス生成部2からパルスが得られると、これはアップ
ダウンカウンタ3および11によりカウントされ、カウ
ント数が誤差データに等しくなるか(アップカウント
時)、オール0になると(ダウンカウント時)、即ち1
0カウント毎にオアゲート13に“1”出力が得られ
る。これが補正指令信号として測定値計数用のアップダ
ウンカウンタ3に与えられ、前述した図2の論理に従っ
てカウント動作が停止される。即ち間引きカウントがな
される。
【0020】セレクタ14は、二つの入力IN1 ,IN
2 のいずれかを選択するもので、ZERO=“0”の時
にIN1 を出力し、ZERO=“1”の時にIN2 を出
力する。従って補正指令信号を生成するためのアップダ
ウンカウンタ11には、アップカウント時、補正データ
整数部と同じ値になると、セレクタ14の出力0がロー
ドされる。ダウンカウント時には、アップダウンカウン
タ11が0になると、セレクタ14の出力即ち補正デー
タ整数部がロードされる。このようにしてアップダウン
カウンタ11は、補正データ整数部と同じ周期で動作
し、以下計数パルス10カウント毎に間引きが行われ
る。足し込みの場合は、前述のように符号レジスタ5に
設定される符号データが間引きの場合と異なり、これに
よりアップダウンカウンタ3での計数モードが足し込み
モードに切り替わるだけで、その他は間引きの場合と同
じである。こうしてこの実施例によると、リニアスケー
ルの直線誤差補正が測定値計数動作の中でリアルタイム
で行われることになる。
2 のいずれかを選択するもので、ZERO=“0”の時
にIN1 を出力し、ZERO=“1”の時にIN2 を出
力する。従って補正指令信号を生成するためのアップダ
ウンカウンタ11には、アップカウント時、補正データ
整数部と同じ値になると、セレクタ14の出力0がロー
ドされる。ダウンカウント時には、アップダウンカウン
タ11が0になると、セレクタ14の出力即ち補正デー
タ整数部がロードされる。このようにしてアップダウン
カウンタ11は、補正データ整数部と同じ周期で動作
し、以下計数パルス10カウント毎に間引きが行われ
る。足し込みの場合は、前述のように符号レジスタ5に
設定される符号データが間引きの場合と異なり、これに
よりアップダウンカウンタ3での計数モードが足し込み
モードに切り替わるだけで、その他は間引きの場合と同
じである。こうしてこの実施例によると、リニアスケー
ルの直線誤差補正が測定値計数動作の中でリアルタイム
で行われることになる。
【0021】次に、誤差補正データに端数部がある場合
の動作を説明する。誤差データ整数部に対して、もし端
数部を無視した状態で上述のように所定間隔で補正指令
を出して計数を行うと、その間に無視した端数部の累積
が整数部の最小単位即ち整数部の最下位ビットを越える
時点が出てくる。そこでこの実施例では、この条件が成
立した時点で補正データの調整を行う。つまり、補正デ
ータ整数部の間隔で補正指令を発生しながら、上記条件
の成立時には、補正指令信号の発生タイミングを補正デ
ータ整数部+1に遅らせるという処理を行う。
の動作を説明する。誤差データ整数部に対して、もし端
数部を無視した状態で上述のように所定間隔で補正指令
を出して計数を行うと、その間に無視した端数部の累積
が整数部の最小単位即ち整数部の最下位ビットを越える
時点が出てくる。そこでこの実施例では、この条件が成
立した時点で補正データの調整を行う。つまり、補正デ
ータ整数部の間隔で補正指令を発生しながら、上記条件
の成立時には、補正指令信号の発生タイミングを補正デ
ータ整数部+1に遅らせるという処理を行う。
【0022】即ち補正データ端数部は端数部レジスタ7
に記憶保持されている。アップダウンカウンタ9が上述
した整数部に対する補正指令信号の数をカウントして、
その計数結果と端数部レジスタ7のデータに応じて、デ
コーダ8がインクリメント・イネーブル信号INCEN
をインクリメンタ10に対して供給する。インクリメン
タ10では、インクリメント・イネーブル信号INCE
Nが“1”になると、整数部レジスタ6からのデータを
インクリメントして、即ち誤差補正データの整数部を+
1に補正する形でこれをアップダウンカウンタ11およ
びコンパレータ12に送る。これにより、コンパレータ
12またはアップダウンカウンタ11から得られる補正
指令信号の発生タイミングには、誤差データ端数部に応
じた遅れが与えられる。
に記憶保持されている。アップダウンカウンタ9が上述
した整数部に対する補正指令信号の数をカウントして、
その計数結果と端数部レジスタ7のデータに応じて、デ
コーダ8がインクリメント・イネーブル信号INCEN
をインクリメンタ10に対して供給する。インクリメン
タ10では、インクリメント・イネーブル信号INCE
Nが“1”になると、整数部レジスタ6からのデータを
インクリメントして、即ち誤差補正データの整数部を+
1に補正する形でこれをアップダウンカウンタ11およ
びコンパレータ12に送る。これにより、コンパレータ
12またはアップダウンカウンタ11から得られる補正
指令信号の発生タイミングには、誤差データ端数部に応
じた遅れが与えられる。
【0023】図3は前述のように、端数部レジスタ7で
指示された端数データαと、アップダウンカウンタ9の
出力の組み合わせによるデコード出力を、端数部レジス
タ7およびカウンタ9がいずれも4ビットであって、か
つカウンタ9がアップカウントの場合について例示した
ものである。誤差の端数データα=0であれば、カウン
タ9が補正指令信号をどれだけカウントしても、デコー
ダ出力は“0”、即ちインクリメント・イネーブル状態
にはならない。これは前述の誤差データが整数部のみの
場合の動作である。これに対して、例えばα=5であれ
ば、カウンタ9のカウント値が3,6,9,12,15
の時にインクリメント・イネーブル信号INCENが
“1”になるように、デコーダ8の論理が組まれてい
る。
指示された端数データαと、アップダウンカウンタ9の
出力の組み合わせによるデコード出力を、端数部レジス
タ7およびカウンタ9がいずれも4ビットであって、か
つカウンタ9がアップカウントの場合について例示した
ものである。誤差の端数データα=0であれば、カウン
タ9が補正指令信号をどれだけカウントしても、デコー
ダ出力は“0”、即ちインクリメント・イネーブル状態
にはならない。これは前述の誤差データが整数部のみの
場合の動作である。これに対して、例えばα=5であれ
ば、カウンタ9のカウント値が3,6,9,12,15
の時にインクリメント・イネーブル信号INCENが
“1”になるように、デコーダ8の論理が組まれてい
る。
【0024】こうしてこの実施例によれば、誤差データ
の端数部に応じて間引きまたは足し込みの補正指令信号
の間隔が微調整されて、非常に正確な直線誤差補正がな
される。なおカウンタ9がダウンカウントとなる場合
は、図3とは別の論理になるが、デコーダ8はその場合
を含めて、端数データに応じてインクリメント・イネー
ブル状態になるように論理が組まれる。
の端数部に応じて間引きまたは足し込みの補正指令信号
の間隔が微調整されて、非常に正確な直線誤差補正がな
される。なおカウンタ9がダウンカウントとなる場合
は、図3とは別の論理になるが、デコーダ8はその場合
を含めて、端数データに応じてインクリメント・イネー
ブル状態になるように論理が組まれる。
【0025】
【発明の効果】以上説明したように本発明によれば、リ
ニアスケール等を用いた変位測定装置の直線誤差補正が
測定値計数動作の中で完全リアルタイムで行われる。従
って表示リフレッシュ速度の低下がなく、また測定デー
タをリアルタイムで使用する制御システム等に適用して
大きな効果が得られる。直線誤差補正の速度を上げるた
めに高価なマイコンを用いる必要もないから、測定装置
のコストダウンも可能となる。
ニアスケール等を用いた変位測定装置の直線誤差補正が
測定値計数動作の中で完全リアルタイムで行われる。従
って表示リフレッシュ速度の低下がなく、また測定デー
タをリアルタイムで使用する制御システム等に適用して
大きな効果が得られる。直線誤差補正の速度を上げるた
めに高価なマイコンを用いる必要もないから、測定装置
のコストダウンも可能となる。
【図1】 本発明の一実施例に係る変位測定装置のブロ
ック構成を示す図である。
ック構成を示す図である。
【図2】 同実施例の装置の計数モードを示す図であ
る。
る。
【図3】 同実施例の装置の端数部処理用デコーダの論
理真理値表である。
理真理値表である。
【図4】 同実施例の直線誤差補正の原理を説明するた
めの図である。
めの図である。
【符号の説明】 1…変位検出器、2…パルス生成部、3…測定値計数用
アップダウンカウンタ、4…誤差データ設定部、5…符
号レジスタ、6…補正データ整数部レジスタ、7…補正
データ端数部レジスタ、8…デコーダ、9…補正指令計
数用アップダウンカウンタ、10…インクリメンタ、1
1…補正指令発生用アップダウンカウンタ、12…コン
パレータ、13…オアゲート、14…セレクタ。
アップダウンカウンタ、4…誤差データ設定部、5…符
号レジスタ、6…補正データ整数部レジスタ、7…補正
データ端数部レジスタ、8…デコーダ、9…補正指令計
数用アップダウンカウンタ、10…インクリメンタ、1
1…補正指令発生用アップダウンカウンタ、12…コン
パレータ、13…オアゲート、14…セレクタ。
Claims (2)
- 【請求項1】 変位検出器と、 この変位検出器の出力を受けてパルスを生成するパルス
生成手段と、 このパルス生成手段により得られるパルスを計数するた
めの、通常の計数,間引き計数および足し込み計数の3
つの計数モード切替えが可能なアップダウンカウンタ
と、 外部から設定された間引きまたは足し込みを表す符号お
よび誤差補正データを記憶する記憶手段と、 この記憶手段に記憶された前記誤差補正データと前記パ
ルス生成手段により得られるパルスの数をリアルタイム
で比較しながら、前記誤差補正データにより決まる間隔
で前記アップダウンカウンタに計数の補正指令を与える
補正指令信号生成手段と、を備えたことを特徴とする変
位測定装置。 - 【請求項2】 変位検出器と、 この変位検出器の出力を受けて計数パルスを生成するパ
ルス生成手段と、このパルス生成手段により得られるパ
ルスを計数するための、通常の計数,間引き計数および
足し込み計数の3つの計数モード切替えが可能なアップ
ダウンカウンタと、 外部から設定された間引きまたは足し込みを表す符号、
誤差補正データ整数部および誤差補正データ端数部を記
憶する記憶手段と、 この記憶手段に記憶された前記誤差補正データ整数部と
前記パルス生成手段により得られるパルスの数をリアル
タイムで比較しながら、前記誤差補正データ整数部によ
り決まる間隔で前記アップダウンカウンタに計数の補正
指令を与える補正指令信号生成手段と、 この補正指令信号生成手段により得られる補正指令の数
と前記記憶手段に記憶された誤差補正データ端数部とか
ら前記アップダウンカウンタに与えられる補正指令の間
隔を微調整する補正指令調整手段と、を備えたことを特
徴とする変位測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30299092A JP2611099B2 (ja) | 1992-10-15 | 1992-10-15 | 変位測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30299092A JP2611099B2 (ja) | 1992-10-15 | 1992-10-15 | 変位測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06129874A JPH06129874A (ja) | 1994-05-13 |
JP2611099B2 true JP2611099B2 (ja) | 1997-05-21 |
Family
ID=17915610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30299092A Expired - Fee Related JP2611099B2 (ja) | 1992-10-15 | 1992-10-15 | 変位測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2611099B2 (ja) |
-
1992
- 1992-10-15 JP JP30299092A patent/JP2611099B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06129874A (ja) | 1994-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4134106A (en) | Absolute resolver angle to digital converter circuit | |
US4503374A (en) | Speed detection apparatus and method | |
US5233292A (en) | Speed detector device for elevator | |
JP2611099B2 (ja) | 変位測定装置 | |
US4994723A (en) | Digital servo system for controlling rotational speed of rotary body | |
US5900711A (en) | Stepping motor driving apparatus | |
JPH04346069A (ja) | 速度信号生成回路 | |
JP2986881B2 (ja) | 位相差パルス信号の分周装置 | |
JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
JPS58120167A (ja) | 速度検出方法 | |
JP2619016B2 (ja) | デジタル制御装置 | |
JPS63187913A (ja) | パルスデユ−テイ検出回路 | |
JP2840406B2 (ja) | エラー信号作成装置 | |
JPH07154990A (ja) | モータの速度制御装置 | |
KR100233990B1 (ko) | 전기 자동차 시스템 제어기를 위한 차륜 회전 속도측정방법 | |
JPH04285815A (ja) | ロータリエンコーダの位置カウンタ回路 | |
JPH04244971A (ja) | パルス間隔測定回路 | |
JPH05332788A (ja) | ロータリーエンコーダのデータ処理装置 | |
CA1303666C (en) | Servo system for a motor | |
JPS60147653A (ja) | 速度検出装置 | |
JPS62171480A (ja) | 速度制御装置 | |
JPS5995467A (ja) | 速度検出回路 | |
JP3195801B2 (ja) | ディジタルカウンタ装置 | |
JPH07209316A (ja) | デジタルacサーボ装置 | |
JP3310716B2 (ja) | エンコ―ダの移動速度検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |