JPS59951A - チツプキヤリア搭載基板の2層配線構造 - Google Patents
チツプキヤリア搭載基板の2層配線構造Info
- Publication number
- JPS59951A JPS59951A JP10961782A JP10961782A JPS59951A JP S59951 A JPS59951 A JP S59951A JP 10961782 A JP10961782 A JP 10961782A JP 10961782 A JP10961782 A JP 10961782A JP S59951 A JPS59951 A JP S59951A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- chip carrier
- layer conductor
- layer
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はチップキャリアを搭載する2層配線基板の配線
構造C二関するものである。
構造C二関するものである。
技術の背景
この種の基板の表面(二は、1層目導体、絶縁体、およ
び1層目導体と接続される2層目導体が順次形成され、
チップキャリアはこの2層目導体(=半田付けして搭載
されている。
び1層目導体と接続される2層目導体が順次形成され、
チップキャリアはこの2層目導体(=半田付けして搭載
されている。
従来技術と問題点
このような構成の従来のチップキャリア搭載基板の表面
(二形成される1層目導体、絶縁体、および2層目導体
はいずれも薄膜C二より形成されている。
(二形成される1層目導体、絶縁体、および2層目導体
はいずれも薄膜C二より形成されている。
ところが、この場合、薄膜の絶縁体は信頼性が低く(ピ
ンホールが発生し昌く半田付は時の耐熱性が悪い)。ま
た2層目導体においては半田付けの際に半田くわれが発
生することがあり、この2層目導体の半田くわれを防ぐ
ためNi 、 Axメッキを行うと、メッキのストレス
により膜はがれを生じることがある。さらに、これらの
問題があると、チップキャリアの交換は不可能である。
ンホールが発生し昌く半田付は時の耐熱性が悪い)。ま
た2層目導体においては半田付けの際に半田くわれが発
生することがあり、この2層目導体の半田くわれを防ぐ
ためNi 、 Axメッキを行うと、メッキのストレス
により膜はがれを生じることがある。さらに、これらの
問題があると、チップキャリアの交換は不可能である。
発明の目的
本発明は上述の各種の問題を解決するためのもので、チ
ップキャリアの半田付けによる搭載を問題なく行うこと
ができ、しかもチップキャリアの交換を容易(=行うこ
とのできるチップキャリア搭載基板の2層配線構造を提
供することを目的としている。
ップキャリアの半田付けによる搭載を問題なく行うこと
ができ、しかもチップキャリアの交換を容易(=行うこ
とのできるチップキャリア搭載基板の2層配線構造を提
供することを目的としている。
発明の構成
本発明では、上述の目的を達成するため、1層目導体だ
けを薄膜により形成し、絶縁体および2層目導体な厚膜
印刷により形成している。
けを薄膜により形成し、絶縁体および2層目導体な厚膜
印刷により形成している。
発明の実施例
以下、図面に関連して本発明の詳細な説明する。
第1図に第1の実施例を示す。
本例はスルーホール部のランドの形状が狭い場合のもの
で、チップキャリア搭載基板1の表面には、薄膜の1層
目導体2.薄膜絶縁体3.厚膜絶縁体4.および厚膜の
2層目導体5が順次形成されている。6は1層目導体2
の所定部分に設けられた2層目導体5接続用のスルーホ
ール部、7は2層目導体5上に形成されたチップキャリ
ア半田付は用のパッド、8はパッド7のみを残して各形
成層の表面を覆うソルダレジストである。
で、チップキャリア搭載基板1の表面には、薄膜の1層
目導体2.薄膜絶縁体3.厚膜絶縁体4.および厚膜の
2層目導体5が順次形成されている。6は1層目導体2
の所定部分に設けられた2層目導体5接続用のスルーホ
ール部、7は2層目導体5上に形成されたチップキャリ
ア半田付は用のパッド、8はパッド7のみを残して各形
成層の表面を覆うソルダレジストである。
1層目導体2は、N1cr−As、またはCr−Asに
により形成されている。
により形成されている。
1層目導体2のスルーホール部6の表面Cmは。
薄膜絶縁体3の上に広がる薄膜導体9が形成されている
。この薄膜導体9は狭いスルーホール部6を2層目導体
5に接続するためのもので、2層目導体5はこの薄膜導
体9を介しスルーホール部6(:接続されている。
。この薄膜導体9は狭いスルーホール部6を2層目導体
5に接続するためのもので、2層目導体5はこの薄膜導
体9を介しスルーホール部6(:接続されている。
厚膜絶縁体4はソルダレジストを印刷して形成され、2
層目導体5は低温硬化型導体ペースを印刷して形成され
る。
層目導体5は低温硬化型導体ペースを印刷して形成され
る。
パッド7は低温硬化型Cmペーストを印刷して形成され
、図示しないチップキャリアは、その端子部をパッド7
に半田付けして基、板上に搭載される。なお、このよう
なCmパッド7を特に形成せず4:2層目導体5に直接
チップキャリアを半田付けする場合は、2層目導体5
g:N1−AxまたはNi−Cuのメッキを行う。
、図示しないチップキャリアは、その端子部をパッド7
に半田付けして基、板上に搭載される。なお、このよう
なCmパッド7を特に形成せず4:2層目導体5に直接
チップキャリアを半田付けする場合は、2層目導体5
g:N1−AxまたはNi−Cuのメッキを行う。
このように、チップキャリア搭載基板1上には、 :薄
膜の1層目導体2.薄膜絶縁体3.厚膜絶縁体 □4
、および厚膜の2層目導体5が順次形成され、チップキ
ャリアは2層目導体5にパッド7を介し i半田付け
することにより搭載されるようになっているため、チッ
プキャリア搭載時における前述の各種の問題を解決して
チップキャリアを信頼性を保って半田付けすることが可
能となり、またテップキャリアの交換も問題を起さずに
容易に行うことが可能になる。
膜の1層目導体2.薄膜絶縁体3.厚膜絶縁体 □4
、および厚膜の2層目導体5が順次形成され、チップキ
ャリアは2層目導体5にパッド7を介し i半田付け
することにより搭載されるようになっているため、チッ
プキャリア搭載時における前述の各種の問題を解決して
チップキャリアを信頼性を保って半田付けすることが可
能となり、またテップキャリアの交換も問題を起さずに
容易に行うことが可能になる。
第2図に第2の実施例を示す。
本例はスルーホール部のランドが厚膜導体の印刷が可能
な程度に十分広い場合のもので、11はチップキャリア
搭載基板、12は薄膜の1層目導体、13は厚膜絶縁体
、14は厚膜の2層目導体、15は1層目導体12の所
定部分C二股けられたスルーホール部、16は2層目導
体14上に形成されたパッド、17はソルダレジスト°
である。
な程度に十分広い場合のもので、11はチップキャリア
搭載基板、12は薄膜の1層目導体、13は厚膜絶縁体
、14は厚膜の2層目導体、15は1層目導体12の所
定部分C二股けられたスルーホール部、16は2層目導
体14上に形成されたパッド、17はソルダレジスト°
である。
この場合は、前例の薄膜絶縁体3および薄膜導体9に相
当するものがなく、2層目導体14がスルーホール部1
5のランド上まで形成されて直接1層目導体12に接続
している以外前例と同様であり、前例と同様の効果が得
られる。
当するものがなく、2層目導体14がスルーホール部1
5のランド上まで形成されて直接1層目導体12に接続
している以外前例と同様であり、前例と同様の効果が得
られる。
発明の効果
以上述べたように、本発明によれば、1層目導体のみが
薄膜で形成され、絶゛縁体および2層目導 1体は厚
膜印刷により形成されているため、絶縁体 □の信頼
性を向上させるとともにチップキャリア半田付は時の2
層目導体の半田くゎれを防ぐことができ、チップiヤリ
アの半田付けによる搭載を問題なく行うことが可能とな
る。まだ、チップキャリアの交換も容易かつ確実に行う
ことが可能である。
薄膜で形成され、絶゛縁体および2層目導 1体は厚
膜印刷により形成されているため、絶縁体 □の信頼
性を向上させるとともにチップキャリア半田付は時の2
層目導体の半田くゎれを防ぐことができ、チップiヤリ
アの半田付けによる搭載を問題なく行うことが可能とな
る。まだ、チップキャリアの交換も容易かつ確実に行う
ことが可能である。
第1図は本発明に係るチップキャリア搭載基板の2層配
線構造の第1の実施例を示す正面断面図、第2図は同第
2の実施例を示す正面断面図で、図中、1.11はチッ
プキャリア搭載基板、2.12は薄膜の1層目導体、3
は薄膜絶縁体、4.13は厚膜絶縁体、5.14は厚膜
の2層目導体、6.15はスルーホール部、7゜16は
チップキャリア半田付は用パッド、8.17はソルダレ
ジスト、9は薄膜導体である。
線構造の第1の実施例を示す正面断面図、第2図は同第
2の実施例を示す正面断面図で、図中、1.11はチッ
プキャリア搭載基板、2.12は薄膜の1層目導体、3
は薄膜絶縁体、4.13は厚膜絶縁体、5.14は厚膜
の2層目導体、6.15はスルーホール部、7゜16は
チップキャリア半田付は用パッド、8.17はソルダレ
ジスト、9は薄膜導体である。
Claims (1)
- 表面に1層目導体、絶縁体、および前記1層目導体に接
続する2層目導体が順次形成され、チップキャリアをキ
の端子部を前記2層目導体に半田付けすることにより搭
載するチップキャリア搭載基板において、前記1層目導
体を薄膜により形成するとともに、前記絶縁体および前
記2層目導体を厚膜により形成したことを特徴とするチ
ップキャリア搭載層板の2層配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10961782A JPS59951A (ja) | 1982-06-25 | 1982-06-25 | チツプキヤリア搭載基板の2層配線構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10961782A JPS59951A (ja) | 1982-06-25 | 1982-06-25 | チツプキヤリア搭載基板の2層配線構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59951A true JPS59951A (ja) | 1984-01-06 |
Family
ID=14514828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10961782A Pending JPS59951A (ja) | 1982-06-25 | 1982-06-25 | チツプキヤリア搭載基板の2層配線構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59951A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4714733A (en) * | 1987-02-13 | 1987-12-22 | Shin-Etsu Chemical Co., Ltd. | Rubber composition |
-
1982
- 1982-06-25 JP JP10961782A patent/JPS59951A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4714733A (en) * | 1987-02-13 | 1987-12-22 | Shin-Etsu Chemical Co., Ltd. | Rubber composition |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
JPS59951A (ja) | チツプキヤリア搭載基板の2層配線構造 | |
US5219607A (en) | Method of manufacturing printed circuit board | |
JPH0219982Y2 (ja) | ||
JPH06112633A (ja) | 回路用基板 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JPH0745980Y2 (ja) | 回路基板 | |
JPH08162765A (ja) | 多層プリント配線板 | |
JP2603863B2 (ja) | プリント配線板 | |
JP2681205B2 (ja) | 膜素子付プリント配線板 | |
JPH01264233A (ja) | 混成集積回路の電極構造 | |
JPH03255691A (ja) | プリント配線板 | |
JPH02148792A (ja) | プリント配線板の製造方法 | |
JPS59119794A (ja) | 混成厚膜集積回路 | |
JPH02260599A (ja) | 多層基板の製造法 | |
JPH02148793A (ja) | プリント配線板の製造方法 | |
JPH01208874A (ja) | Ledヘッド | |
JPH01310591A (ja) | プリント配線板 | |
JPH02156594A (ja) | プリント配線板の製造方法 | |
JPH0282597A (ja) | プリント配線板 | |
JPH03110886A (ja) | ハイブリッド回路、特にハイブリッド電源回路用の導電線路を製造する方法 | |
JPH04304609A (ja) | 表面実装型回路モジュールの端子電極へのメッキ方法 | |
JPH0571177B2 (ja) | ||
JPH06342983A (ja) | 多層配線基板 | |
JPH0147912B2 (ja) |