JPS5986355A - Communication line controller - Google Patents
Communication line controllerInfo
- Publication number
- JPS5986355A JPS5986355A JP57196510A JP19651082A JPS5986355A JP S5986355 A JPS5986355 A JP S5986355A JP 57196510 A JP57196510 A JP 57196510A JP 19651082 A JP19651082 A JP 19651082A JP S5986355 A JPS5986355 A JP S5986355A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- line control
- control circuit
- program
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
仁の発す4は、通信回線を経てシステム間でデータ伝送
を行う場合の制御に関し、特に異常事態のシミュv −
シE ン(simulation、模&)に関するもの
でめる。[Detailed Description of the Invention] [Technical Field of the Invention] 4 published by Hitoshi relates to control when transmitting data between systems via communication lines, especially for simulation of abnormal situations.
Contains things related to simulation.
オ1図は従来の装置を示すブロック図で、図において+
11は中央処理装置(以下CPUと記す)、+21は入
出力チャネル、(3)は回線側fI11装置、(4)は
モデムインタ7 x −ス(MODEM−interf
ace ) 、+51はモデム(MODElvl、mo
dulator −demodulator、変復調装
置、1.16+は通信回線である。Figure 1 is a block diagram showing a conventional device.
11 is a central processing unit (hereinafter referred to as CPU), +21 is an input/output channel, (3) is a line side fI11 device, (4) is a modem interface 7
ace), +51 is the modem (MODElvl, mo
dulator-demodulator, modem device, 1.16+ is a communication line.
通信回線(6)上の信号形態とCPU fil内の信号
形態とは互に異なっているので、モデム+51において
信号形態の変換を行う。また回線制御装置(3)には、
モデムとの接Ht行うハードウニ゛/:タフエース、デ
ータビットのシリアル/パラレルの変換を行うSP変換
器とPS変換器、伝送制御キャラクタの生成回路とその
検出回路、キャラクタ同期を確立する回路等を含み、一
般にUSART(universalsynchron
ous asynchronous receiver
transmitter)と呼ばれるLSI (この
LSI’e仮に回線制御回路という)が使用されている
。回線制御装置(31、モデムインタフェース(41、
モデム(51は通信回線(6)ごとに設けられ入出力チ
ャネル(2)に対し並列に接続される。Since the signal format on the communication line (6) and the signal format in the CPU file are different from each other, the signal format is converted in the modem+51. In addition, the line control device (3) has
Hardware for connection with the modem: Tough Ace, SP converter and PS converter for serial/parallel conversion of data bits, transmission control character generation circuit and its detection circuit, circuit for establishing character synchronization, etc. , generally USART (universal synchron
asynchronous receiver
An LSI called a transmitter (hereinafter referred to as a line control circuit) is used. Line control device (31, modem interface (41,
A modem (51) is provided for each communication line (6) and connected in parallel to the input/output channel (2).
通信回線(6)によってデータ伝送を行うには、ハード
ウェア的には第1図に示す各階層が存在し、ソフトウェ
ア的には通信手順を実行する各階層が存在するが、この
通信手順の実行はCPU (11内のプログラムに従っ
て行われる。In order to transmit data through the communication line (6), each layer shown in Figure 1 exists in terms of hardware, and each layer that executes a communication procedure exists in terms of software. is performed according to a program in the CPU (11).
以上の各階層のうちモデム(5)との接続を行うハード
ウェアインタフェースはEIA規格R8232Cで、通
信手順に関してはISO規格1745で、それぞれ国際
的に規格化されているので、互に仕様の異なる計算機シ
ステム間でデータを交換することができる。Among the above layers, the hardware interface for connection with the modem (5) is EIA standard R8232C, and the communication procedure is ISO standard 1745, which are both internationally standardized, so computers with different specifications can be used. Data can be exchanged between systems.
他の会社の削算楼システムとの間で通信回線を介してデ
ータ伝送を行うような場合は、責任の分界を明瞭にしな
ければならぬ。このような意味で、通信回線制御装置に
おいて不具合が発生すると、故障原因の切分けの為、折
返し伝送試験を行うのが一般的であった。If data is to be transmitted via a communication line with another company's system, the demarcation of responsibility must be made clear. In this sense, when a malfunction occurs in a communication line control device, it has been common practice to perform a return transmission test to isolate the cause of the failure.
第2図は折返し伝送試験の為の接続例を示すブロック図
で、(3a)、(3b)はそれぞれ回線制御装置、(4
a)、(4b)はそれぞれモデムインタフェース、(5
a)。Figure 2 is a block diagram showing a connection example for a loopback transmission test, in which (3a) and (3b) are the line control device and (4), respectively.
a) and (4b) are modem interfaces, (5
a).
(5b)はそれぞれモデム、(6)は第1図の(6)と
同じく通信回線である。1だ、モデム(5a)、(5b
)内のDC部は信号形態が直流の宙、圧レベルによって
「1」。(5b) is a modem, and (6) is a communication line like (6) in FIG. 1, modem (5a), (5b
) The DC part in ) has a signal form of DC, and is set to "1" depending on the pressure level.
「0」を表している部分、A0部は、■部の信号で搬送
波を変調した形態の信号になっている部分である。符号
(51)、(52,1,(53)で示す点線は回線制御
装置(39)側から試験する場合の折返し接続点である
。 (5I)、(52)、(53)のいずれかを接続し
、回線制御装置(3a)から信号を送出し、同一信号が
受信されれば、折9返し接続点までは正常に動作すると
判定した。The portion representing "0", the A0 portion, is a signal in which the carrier wave is modulated by the signal in the ■ portion. The dotted lines indicated by symbols (51), (52, 1, and (53)) are return connection points when testing from the line control device (39) side. Once connected, a signal is sent from the line control device (3a), and if the same signal is received, it is determined that normal operation is possible up to the connection point.
以上のような折返し伝送試験ではノ・−ドウエア的な障
害は検出できるが、通信手順に起因するソフトウェア的
な障害は検出できないという欠点があった。また第3図
に示すように回線制御装置(3a)に同一構成の回線制
御装置(3C)をモデムインタフェース(4)を介して
接続して試験する方法では、回線上の信号遅延や異常状
態のシミュレーションを実行することができないという
欠点があった。Although the loopback transmission test described above can detect hardware failures, it has the disadvantage that it cannot detect software failures caused by communication procedures. Furthermore, as shown in Fig. 3, the method of testing by connecting the line control device (3C) with the same configuration to the line control device (3a) via the modem interface (4) does not detect signal delays or abnormal conditions on the line. The drawback was that simulations could not be performed.
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、マイクロプロセッサによってプロ
グラム制御される回線制御回路を2回路設け、オlの回
線制御回路は通常の伝送制御に使用され、第2の回線制
御回路は折返しテストの伝送制御に使用されるようにし
た。This invention was made in order to eliminate the drawbacks of the conventional ones as described above, and has two line control circuits that are program-controlled by a microprocessor, and the other line control circuit is not used for normal transmission control. , the second line control circuit is used for transmission control of loopback tests.
すなわち、オlの回線制御回路の出力を遅延装置に入力
して通信回線上の伝送による遅延をシミュレートする遅
延を占えた後第2の回線制御回路の入力とし、第2の回
線制御回路の出力を遅延装置に入力して通信1翁1−ヒ
の伝送による遅延をシミュレートする4 +−TE−e
与えた後、セレクタの一方の入力とし、セレクタの他方
の入力は通常の伝送によりモデノ・インタフェースから
出力したデータとし、折返しWA暉の際は第2の同体制
御1−1路のd″1力が、遅延装置とセレクタとを経て
第1の回線制御回路の入力となるように接続したもので
ある。このような接11ft、 において、第2の回線
制御回路のプロプラム制御により異常状態をシミュレー
トすることができる。以下この発明の実施II/11を
図面について説明する。That is, the output of the first line control circuit is input to a delay device to account for the delay that simulates the transmission delay on the communication line, and then input to the second line control circuit. Input the output to the delay device to simulate the delay due to transmission of communication 1-1-hi 4 +-TE-e
After that, it is input to one side of the selector, and the other input of the selector is the data output from the modeno interface by normal transmission, and when returning WA, it is the d″1 force of the second body control path 1-1. is connected to become the input of the first line control circuit via a delay device and a selector.At such a connection, an abnormal state is simulated by program control of the second line control circuit. Embodiment II/11 of the present invention will be described below with reference to the drawings.
〔発り4の実施例〕
第4図をよこの発明の一実施世1を示すブロック図で、
図において(7)はマイクロプロセッサ、(81はit
OM (read −only−memory ) 、
t91はRAM (randomaccess me
n+ory) 、 1111はチャネルインタフェース
A1旧)はチャネルインタフェースB s (12a
) ’rJ、 ’□’lの回線制御回路(以下チャネ
ルAという)、(12b)は第2の回# fff制御回
路(以下チャネルBという)、(13a)はオlのシフ
トレジスタ(一般的にはオlの遅延装置)、(13b)
は第2のシフトレジスタ(一般的には第2の遅延装置)
、D4a)はセレクタ、(15)はモデムインタフェ
ースである。[Embodiment 4] Figure 4 is a block diagram showing the first embodiment of this invention.
In the figure, (7) is a microprocessor, (81 is an it
OM (read-only-memory),
t91 is RAM (random access me
n+ory), 1111 is channel interface A1 old) is channel interface B s (12a
) 'rJ, '□'l line control circuit (hereinafter referred to as channel A), (12b) is the second circuit #fff control circuit (hereinafter referred to as channel B), (13a) is the shift register (general (13b)
is the second shift register (generally the second delay device)
, D4a) is a selector, and (15) is a modem interface.
チャネ#A (12a)、 B(12b)においてSD
はデータ出力端子、RDはデータ入力端子を表す。SD in channel #A (12a), B (12b)
represents a data output terminal, and RD represents a data input terminal.
チャネルA (12a)、 B(12b)は共にUSA
RTで、マイクロプロセッサ(7)のプログラム制御に
よって動作し、そのプログラムはROM +81中に格
納され、RA M (91はプログラムの実行に必要な
データ或はプログラムの実行によって発生したデータを
格納する。チャネルインタフェースA (10)、 B
(11)はそれぞれのチャネルA (12a)、 B(
12b)に対するインタフェースとなる。モデムインタ
フェース(15)ijドライバ、レシーバ(drive
r、 receiver) k含む。Channels A (12a) and B (12b) are both USA
The RT operates under the program control of a microprocessor (7), and the program is stored in the ROM +81, and the RAM (91) stores data necessary for executing the program or data generated by executing the program. Channel interface A (10), B
(11) is for each channel A (12a), B(
12b). Modem interface (15) ij driver, receiver (drive
r, receiver) k.
通常の伝送ではチャネルB (12b)は動作せず、セ
レクタ(14a)はA個入力をチャネルA(12a)の
RDに接続する。折返し試験の場合セレクタ(14a)
はB個入力をチャネルA (12a)のRDに接続する
のテ、チャネルA(12a、)がらの出力データはシフ
トレジスタ(13a)ヲ経てチャネルB(12b)ニ入
す、此処で処理されてシフトレジスタ(13b)f、(
経てチャネルA (12a)に大刀される。In normal transmission, channel B (12b) does not operate, and the selector (14a) connects A inputs to the RD of channel A (12a). Selector (14a) for return test
connects B inputs to the RD of channel A (12a), and the output data from channel A (12a,) goes through the shift register (13a) to channel B (12b), where it is processed. Shift register (13b) f, (
After that, it is transferred to Channel A (12a).
更に詳細に言えば、チャネルA (i2a)、 B(1
2b)に入出力する信号はデータだけでないので、それ
らに相当する侶号純の接続は第5図に示す如くなる。第
5図において第4図と同一符号は同一部分を示し・ (
14c)、(14d)はそれぞれセレクタである。More specifically, channels A (i2a), B (1
Since the signals input and output to 2b) are not only data, the corresponding connections are as shown in FIG. In Fig. 5, the same symbols as in Fig. 4 indicate the same parts. (
14c) and (14d) are selectors, respectively.
なおシフトレジスタ(13a)、(13b)の直列信号
久方端子はI、直列信号出方端子は0.クロック信号入
力端子はCLKで示す。シフトレジスタによる遅延時間
は段数とクロック18号の周期によって定寸る。上記段
数はプログラムによって開側1することができる。Note that the serial signal output terminals of the shift registers (13a) and (13b) are I, and the serial signal output terminals are 0. The clock signal input terminal is indicated by CLK. The delay time due to the shift register is determined by the number of stages and the cycle of clock No. 18. The above number of stages can be changed to 1 on the open side by a program.
第4図の接続では、伝送路に発生する伝送誤りをシミュ
レートすべくプログラムによってチャネルB (12b
)における誤り制御用のCRCの生成多項式を変更する
ことができる。また伝送制御手順で使用される制御コー
ドはマイクロプロセッサ(7)で解読され、生成される
ため、チャネル33 (12b)用の制御コードテーブ
ルをプログラムで変更することによって、任意の伝送制
御コードの誤りをシミュレートすることができる。In the connection shown in Figure 4, channel B (12b
) can change the CRC generating polynomial for error control. Furthermore, since the control codes used in the transmission control procedure are decoded and generated by the microprocessor (7), by changing the control code table for channel 33 (12b) using a program, it is possible to eliminate errors in any transmission control code. can be simulated.
なお上記実施例では、同期式の回線制御装置の例につい
て説明したが、この発明は調歩式の回線制御装置に対し
ても有効に適用することができる。In the above embodiment, an example of a synchronous line control device has been described, but the present invention can also be effectively applied to a start-stop type line control device.
以上のごとくこの発明によれば、第2の回線制御回路(
12b) e折返し試験用のチャネルとして設けたため
、折返し試験が容易になり、回訓の異常状態のシミュレ
ーションがb]能となった。なお、lチップ内にUSA
RTが2チヤネル収納込れているものを使用すればハー
ドウニ′rの答績、町量9価格等の増加を小さくして、
障害時の故嘩追求時間を著しく短縮することができる。As described above, according to the present invention, the second line control circuit (
12b) Since it was provided as a channel for the e-return test, the re-return test became easy and the simulation of abnormal conditions during training became b] possible. In addition, there is a USA in the l chip.
If you use one that contains two RT channels, you can reduce the increase in hard sea urchin'r results, town amount 9 prices, etc.
It is possible to significantly shorten the time required to pursue a dispute in the event of a failure.
閏・1図は従来の装置を示すブロック図、第2図は折返
し伝送試験の為の従来の接続例を示すブロック図、第3
図は折返し伝送試験の為、別の回線制御装ぼを接続した
ブロック図、第41y1はこの発明の一実施例を示すブ
ロック図、第5図は第4図中の一部分の#−#41fを
示す接続図である。
(7)・・・マイクロプロセッサ、(12a)・・・オ
lの回線制御回路、(12b) ・・・−]−2の回線
制御回路、(13a)・・・オlの遅延装置、(13b
)・・・第2の遅延装置、(14a)・・・セレクタ。
なお、図中同一符号は同−又は和尚部分を示す。
代理人 葛 野 イロ −Figure 1 is a block diagram showing a conventional device, Figure 2 is a block diagram showing a conventional connection example for loopback transmission testing, and Figure 3 is a block diagram showing a conventional connection example for loopback transmission testing.
The figure is a block diagram in which another line control device is connected for a return transmission test, No. 41y1 is a block diagram showing an embodiment of the present invention, and FIG. FIG. (7)...Microprocessor, (12a)...Ol line control circuit, (12b)...-]-2 line control circuit, (13a)...Ol delay device, ( 13b
)...Second delay device, (14a)...Selector. Note that the same reference numerals in the figures indicate the same or similar parts. Agent Iroh Kuzuno −
Claims (1)
伝送を制御する通信回線制御装置において、マイクロプ
ロセッサによりプログラム制御されるオlの回線制御回
路と、この’3・tの回線制御回路のデータ出力をモデ
ムインタフェースに入力すると共に並列にオlの遅延装
置に入力する手段と、上記オlの回線制御回路と同一の
基板に装着され上記マイクロプロセッサによりプログラ
ム制御されるツ・2の回線制御回路と、この第20回線
制御回路のデータ出力を第2の遅延装置Nに入力する手
段と、上記オlの遅延装置において所定時間の遅延を受
けたデータ出力を上記第2の回線制御回路に入力する手
段と、上記ニア2の遅延装置において所定時間の遅延を
受けたデータ出力又は上記モデムインタフェースからの
データ出力のいずれかを切換えて上記−7tの回線制御
回路に入力する手段と、上記マイクロプロセッサのプロ
グラム制御により上記第2の回線制御回路において回線
の障害状態をシミュレート(模擬)する手段とを備えた
ことを特徴とする通信回線制御装置。In a communication line control device that controls data transmission via a communication line via a modem (modulator/demodulator), the first line control circuit is program-controlled by a microprocessor, and the data output of this '3.T line control circuit. means for inputting the same into the modem interface and in parallel to the first delay device; and two line control circuits mounted on the same board as the first line control circuit and program-controlled by the microprocessor. , a means for inputting the data output of this 20th line control circuit to a second delay device N, and a means for inputting the data output delayed by a predetermined time in the second delay device to the second line control circuit. means for switching either the data output delayed by a predetermined time in the near 2 delay device or the data output from the modem interface and inputting it to the -7t line control circuit; A communication line control device comprising: means for simulating a line failure state in the second line control circuit under program control.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57196510A JPS5986355A (en) | 1982-11-09 | 1982-11-09 | Communication line controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57196510A JPS5986355A (en) | 1982-11-09 | 1982-11-09 | Communication line controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5986355A true JPS5986355A (en) | 1984-05-18 |
Family
ID=16358947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57196510A Pending JPS5986355A (en) | 1982-11-09 | 1982-11-09 | Communication line controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5986355A (en) |
-
1982
- 1982-11-09 JP JP57196510A patent/JPS5986355A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4615029A (en) | Ring transmission network for interfacing control functions between master and slave devices | |
US7787577B2 (en) | Asynchronous interface methods and apparatus | |
IL166605A (en) | Universal approach for simulating, emulating and testing a variety of serial bus types | |
JPS61128180A (en) | Self-testing equipment | |
JPS5930288B2 (en) | Clock signal monitoring method | |
JPS5986355A (en) | Communication line controller | |
US7000170B2 (en) | Method and apparatus for generating CRC/parity error in network environment | |
JP2003167755A (en) | Fault diagnostic method and device for signal processing system | |
JPS5981730A (en) | Communication circuit controller | |
JPH0455774A (en) | Overdelay testing system between synchronous ff's | |
JP3549702B2 (en) | Bus control circuit and test method thereof | |
JP2864611B2 (en) | Semiconductor memory | |
US20230101045A1 (en) | Introduction and Detection of Erroneous Stop Condition in a Single UART | |
JP2984522B2 (en) | Circuit verification system | |
JPS6070598A (en) | Self-diagnosing circuit | |
JPS63106838A (en) | Data buffer check circuit | |
JPH01184550A (en) | Test circuit for intermediate controller | |
JPH0581368A (en) | Mode verification method for bidirectional terminal in scan path | |
Geier et al. | An ASIC for a transmission modem with an internal processor core | |
JPS6160039A (en) | Parity bit synchronizing system of mbip code signal | |
JPH04321140A (en) | Method and device for pointing error occurring part | |
JP2002214293A (en) | Semiconductor device | |
JPS6123263A (en) | Test system | |
JPS62209628A (en) | Parity check circuit for processor bus | |
GB2093235A (en) | Improvements in or relating to circuit arrangements for simulating peripheral units of electronic processors |