JPS5984551A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5984551A JPS5984551A JP57195476A JP19547682A JPS5984551A JP S5984551 A JPS5984551 A JP S5984551A JP 57195476 A JP57195476 A JP 57195476A JP 19547682 A JP19547682 A JP 19547682A JP S5984551 A JPS5984551 A JP S5984551A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- semiconductor device
- insulating film
- stepped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置にかかり、特に３層以上の多層配線
を有する半導体装置において、配線構造を改良し配線の
多様化と信頼性の向上をばかった半導体装置に関する。
を有する半導体装置において、配線構造を改良し配線の
多様化と信頼性の向上をばかった半導体装置に関する。
従来、半導体装置の多層配線は通常スルホール式を設は
一層二層と１１次電気的接絞をとって行く方法がとられ
ている。＃、１図は従来の多層配線構造を有する半導体
装置の要部断面図である。図において第１層の絶縁膜１
の上に第１層の金属配線１１が形成され、次いで第２層
の絶縁膜２により金属配線１１を覆（・絶縁する。しか
るのち金、に配線に達するスルホールをあけ、第２層目
の金属配線１２を形成する。以下同様の方法で第３１※
の絶縁膜３、第３層の金属配線１３が形成される。
一層二層と１１次電気的接絞をとって行く方法がとられ
ている。＃、１図は従来の多層配線構造を有する半導体
装置の要部断面図である。図において第１層の絶縁膜１
の上に第１層の金属配線１１が形成され、次いで第２層
の絶縁膜２により金属配線１１を覆（・絶縁する。しか
るのち金、に配線に達するスルホールをあけ、第２層目
の金属配線１２を形成する。以下同様の方法で第３１※
の絶縁膜３、第３層の金属配線１３が形成される。
以上のように従来の構造はスルホールを介して順次絶縁
膜と金属配線を重ねて行くため、第１に製造工程が複雑
で、第２に配線長が長くなり配線が捨雑で小型化に適さ
な（・。第３としてスルホール形成はこの部分における
信頼性の面からも多くの問題を含んでいる。
膜と金属配線を重ねて行くため、第１に製造工程が複雑
で、第２に配線長が長くなり配線が捨雑で小型化に適さ
な（・。第３としてスルホール形成はこの部分における
信頼性の面からも多くの問題を含んでいる。
また、１１１次接続して行くことから第１層と第３層を
接続する場合においても必らず２層を経由するという不
都合があった。
接続する場合においても必らず２層を経由するという不
都合があった。
それに加え多層化と共に絶縁膜が厚くなることから配線
における段差問題が発生し信頼性を著しく低下させてい
た。
における段差問題が発生し信頼性を著しく低下させてい
た。
本発明は以上の問題点に対処してなされたもので、配線
の自由度が大きく、・小型化、簡易化に適し、信頼性の
優れた改良された３層以上の配線を有する半導体装置を
提供するにある。
の自由度が大きく、・小型化、簡易化に適し、信頼性の
優れた改良された３層以上の配線を有する半導体装置を
提供するにある。
本発明の要旨は、３層以上の配線構造を有する半導体装
置において、絶縁膜を階段状に形成した階段状絶縁膜部
と、該階段状絶縁膜部に形成された層間接続配線及び又
は引き出し配線とを含むことを特徴とする半導体装置に
ある。
置において、絶縁膜を階段状に形成した階段状絶縁膜部
と、該階段状絶縁膜部に形成された層間接続配線及び又
は引き出し配線とを含むことを特徴とする半導体装置に
ある。
以下実施例を参照し本発明を説明する。
第２図は本発明の一実施例による半導体装置の断面図で
ある。図において１〜４は絶縁膜、１１〜１４は金属配
線で第１図に準じ隣接する金属配線は図面には表示され
ていた（・が必要によりスルホールで接続されて（・る
。第２図では層間絶縁膜の端部が階段状に形成されてお
り、また第１層の金属配線１１の端部及び第３層の金属
配線１３の端部が露出し、他の絶縁膜と共に階段状に形
成されて（・る。図にお（・て２０は金属配線で、この
金属配線２０により第１層金属配線１１と第３の金属配
線１３は直接接続されている。すなわち従来のようにス
ルホールを通じ一層一層接続するのでなく直接接続され
るので構成は簡素化され設計の自由度の増大と小型化に
有効である。しかも側面は階段状に形成されているので
一段の段差は小さく。
ある。図において１〜４は絶縁膜、１１〜１４は金属配
線で第１図に準じ隣接する金属配線は図面には表示され
ていた（・が必要によりスルホールで接続されて（・る
。第２図では層間絶縁膜の端部が階段状に形成されてお
り、また第１層の金属配線１１の端部及び第３層の金属
配線１３の端部が露出し、他の絶縁膜と共に階段状に形
成されて（・る。図にお（・て２０は金属配線で、この
金属配線２０により第１層金属配線１１と第３の金属配
線１３は直接接続されている。すなわち従来のようにス
ルホールを通じ一層一層接続するのでなく直接接続され
るので構成は簡素化され設計の自由度の増大と小型化に
有効である。しかも側面は階段状に形成されているので
一段の段差は小さく。
なり、従来最も問題であった段差部における配線の断線
問題は大幅に改良することができる。
問題は大幅に改良することができる。
第３図は本発明をより詳細に説明するための一実施例の
概略斜視図である。図において１〜５に′！。
概略斜視図である。図において１〜５に′！。
それぞれ第１〜第５層の絶縁膜、１１は第１層金属配線
、１２は第２層、１３は第３層、１４は第４層の金属配
線をそれぞれ示ず。側面配線３１は第１層金属配線１１
と第４層金属配線１４を直接接続して（・る。また側面
配線３２は第２層金属配線１２と第４層の金属配線１４
を接続している。
、１２は第２層、１３は第３層、１４は第４層の金属配
線をそれぞれ示ず。側面配線３１は第１層金属配線１１
と第４層金属配線１４を直接接続して（・る。また側面
配線３２は第２層金属配線１２と第４層の金属配線１４
を接続している。
また側面配線３３は第２Ｍと同様に第１１１膚金属配線
１１と第３層金属配線１３が階段状の絶縁膜を経由して
接続されている。また側面配線３４は第４＠の金属配線
１４と第３層の金属配線１３を接続しているが、他の配
線３５が中間に存在することと、上下方向が合って（・
な（・ので、段差部に横方向配線を設けることにより迂
回して接続して（・る。また側面配線３５も横方向配線
を施すことにより金属配線１２と１４の間を接続してい
る。
１１と第３層金属配線１３が階段状の絶縁膜を経由して
接続されている。また側面配線３４は第４＠の金属配線
１４と第３層の金属配線１３を接続しているが、他の配
線３５が中間に存在することと、上下方向が合って（・
な（・ので、段差部に横方向配線を設けることにより迂
回して接続して（・る。また側面配線３５も横方向配線
を施すことにより金属配線１２と１４の間を接続してい
る。
以上説明したように本実施例によれば周辺部の絶縁膜を
階段状に形成し、この部分にて多層配線における配線を
行えば例えば１層と３層のように離れた層の配線が直接
接続でき、また側面は階段状に１工っ゛〔（・るので、
従来の配線をより簡易化でき、設計の自由度が増大し、
小型化と信頼性の向上が達成できる。
階段状に形成し、この部分にて多層配線における配線を
行えば例えば１層と３層のように離れた層の配線が直接
接続でき、また側面は階段状に１工っ゛〔（・るので、
従来の配線をより簡易化でき、設計の自由度が増大し、
小型化と信頼性の向上が達成できる。
第４図は本発明の他の実施例による半導体装置の概略斜
視図である。図において１〜４は絶縁膜、１１及び１３
はそれぞれ第１層金属配線、第３層金属配線で、これが
側面配線４０により接続されて（・る。本実施例の特徴
は配線を施す階段部がベレットの周辺部でなく、ペレッ
トの内部に設けられていることであり、本実施例におい
ても周辺部に設けた場合と同様な効果が得られる。
視図である。図において１〜４は絶縁膜、１１及び１３
はそれぞれ第１層金属配線、第３層金属配線で、これが
側面配線４０により接続されて（・る。本実施例の特徴
は配線を施す階段部がベレットの周辺部でなく、ペレッ
トの内部に設けられていることであり、本実施例におい
ても周辺部に設けた場合と同様な効果が得られる。
第５図は本発明の他の実施例による半導体装置の断面図
である。図において３０は電極配線、３０′は電極配線
を外部に引き出すための側面配線であり、３０”は第１
層の絶縁膜上に形成されたポンディングパッドである。
である。図において３０は電極配線、３０′は電極配線
を外部に引き出すための側面配線であり、３０”は第１
層の絶縁膜上に形成されたポンディングパッドである。
従来、多層配線を有する半導体装置の配線は最上層に引
き出され、そこに電極並びに外部リードへ接続のための
ポンディングパッドが設けられている。しかし多層配線
の場合、通常配線にはアルミニウムが用いられるので２
層以上の層間絶縁膜の形成はアルミニウムの融点に左右
され、高温形成することができず、普通は低温ＣＶＤ法
によるシリコン酸化膜、シリコン窒化膜が用いられる。
き出され、そこに電極並びに外部リードへ接続のための
ポンディングパッドが設けられている。しかし多層配線
の場合、通常配線にはアルミニウムが用いられるので２
層以上の層間絶縁膜の形成はアルミニウムの融点に左右
され、高温形成することができず、普通は低温ＣＶＤ法
によるシリコン酸化膜、シリコン窒化膜が用いられる。
従って層間絶縁層は機械的に弱いものとなっており、ま
たその境界面はより弱いものとなって（・る。
たその境界面はより弱いものとなって（・る。
従って多層配線を形成した半導体装置の最上層に形成し
たボンディングバットは機械的に弱く問題である。これ
に対し第５図に示した実施例では、電極配線３０は、そ
の近傍にポンディングパッドを設けることなく、側面が
階段状に形成された絶縁膜を超えて第１層絶縁膜１の上
にのび、そこにボンディングパ・ラドを形成している。
たボンディングバットは機械的に弱く問題である。これ
に対し第５図に示した実施例では、電極配線３０は、そ
の近傍にポンディングパッドを設けることなく、側面が
階段状に形成された絶縁膜を超えて第１層絶縁膜１の上
にのび、そこにボンディングパ・ラドを形成している。
第１層の絶縁膜は通常熱酸化により形成したシリコン酸
化膜であるから低温ＣＶＤ形成の絶縁膜にくらべ緻密で
機械的強度も大きく配線の信頼性は勿論のことポンディ
ングパッドの特性向上を大幅に進めることが出来る。
化膜であるから低温ＣＶＤ形成の絶縁膜にくらべ緻密で
機械的強度も大きく配線の信頼性は勿論のことポンディ
ングパッドの特性向上を大幅に進めることが出来る。
第６図は本発明の他の実施例を示す半導体装置の断面図
である。図にお（・′ｃ１〜３は絶縁膜、４０は第１層
金属膜でＧＮＤラインである。４１は第２層金属配線で
信号ラインである。４２は第３層金属層、４３は第３層
金属層と第１層金属層を結ぶ側面接続金属層であるが、
側面は前記実施例と同様階段状になっているので良好な
接続を形成することができ、かつ自由な層の接続が可能
であるため信号ライン４１を容易にシールドすることが
でき、本発明の効果が顕著であることがわかる。
である。図にお（・′ｃ１〜３は絶縁膜、４０は第１層
金属膜でＧＮＤラインである。４１は第２層金属配線で
信号ラインである。４２は第３層金属層、４３は第３層
金属層と第１層金属層を結ぶ側面接続金属層であるが、
側面は前記実施例と同様階段状になっているので良好な
接続を形成することができ、かつ自由な層の接続が可能
であるため信号ライン４１を容易にシールドすることが
でき、本発明の効果が顕著であることがわかる。
以上説明したとおり本発明によれば、絶縁膜を階段状に
形成したため段差は小さくなりこの部分に形成した配線
の信頼度を向上させることができ、またこの部分で隣接
しない層の配線を接続することが出来、またこの階段部
を利用し横方向配線をすることも可能で、これにより迂
回配線もでき、またこの階段部を超えて外部へ配線を引
き出すことも容易になり、設計の自由度を大幅に増大さ
せることができ、それにより半導体装置の小型化、高信
頼化に対する寄与も非常に太き（・という効果がある。
形成したため段差は小さくなりこの部分に形成した配線
の信頼度を向上させることができ、またこの部分で隣接
しない層の配線を接続することが出来、またこの階段部
を利用し横方向配線をすることも可能で、これにより迂
回配線もでき、またこの階段部を超えて外部へ配線を引
き出すことも容易になり、設計の自由度を大幅に増大さ
せることができ、それにより半導体装置の小型化、高信
頼化に対する寄与も非常に太き（・という効果がある。
第１図は従来の多層配線構造を有する半導体装置の断面
図、第２図は本発明の一実施例による半導体装置の断面
図、第３図および第４図は何れも本発明の一実施例によ
る半導体装置の概略斜視図、第５図及び第６図は何れも
本発明の他の実施例による半導体装置の断面図である。 １・・・・・・第１層絶縁膜、２・・・・・・第２層絶
縁膜、３・・・・・・第３層絶縁膜、４・・・・・・第
４層絶縁膜、５・・・・・・第５層絶縁膜、１１・・・
・・・第１層金属配線、１２・・・第２層金属配線、１
３・・・・・・第３層金属配線、１４・・・・・・第４
層金属配線、２０，３１，３２．３３・・・・・・側面
配線、３４．３５・・・・・・迂回配線、３０・・・・
・・電極配線、３０′・・・・・・側面配線、３０１・
・・・・ポンディングバット、４０・・・・・・ＧＮＤ
金属層、４１・・・・・・信号ライン、４２・・・・・
・第３金属層、４３・・・・・・側面金属層。 第７図 −へ〜２ ／′ ８３区 ８４区 第５図
図、第２図は本発明の一実施例による半導体装置の断面
図、第３図および第４図は何れも本発明の一実施例によ
る半導体装置の概略斜視図、第５図及び第６図は何れも
本発明の他の実施例による半導体装置の断面図である。 １・・・・・・第１層絶縁膜、２・・・・・・第２層絶
縁膜、３・・・・・・第３層絶縁膜、４・・・・・・第
４層絶縁膜、５・・・・・・第５層絶縁膜、１１・・・
・・・第１層金属配線、１２・・・第２層金属配線、１
３・・・・・・第３層金属配線、１４・・・・・・第４
層金属配線、２０，３１，３２．３３・・・・・・側面
配線、３４．３５・・・・・・迂回配線、３０・・・・
・・電極配線、３０′・・・・・・側面配線、３０１・
・・・・ポンディングバット、４０・・・・・・ＧＮＤ
金属層、４１・・・・・・信号ライン、４２・・・・・
・第３金属層、４３・・・・・・側面金属層。 第７図 −へ〜２ ／′ ８３区 ８４区 第５図
Claims (4)
- （１）三層以上の配線構造を有する半導体装置において
、絶縁膜を階段状に形成した階段状絶縁膜部と、該階段
状絶縁膜部に形成された層間接続配線及び又は引き出し
配線とを含むことを特徴とする半導体装置。 - （２）階段状絶縁膜部の配線が横方向配線を含むことを
特徴とする特許請求の範囲第（１）項記載の半導体装置
。 - （３）三層以上の配Ｐ！松造を有する半導体装置の絶縁
膜上に形成された型棒配線が第１層の熱酸化膜上に引き
出されポンディングパッドが形成されていることを特徴
とする特許Ｈ古来の範囲第（１）項記載の半導体装Ｔ。 - （４）信号ラインの上下に絶縁膜を介して形成された金
属膜が側面の金属膜で接続され、信号ラインがシールド
されていることを特徴とする特許請求の範囲第（１）項
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195476A JPS5984551A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195476A JPS5984551A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5984551A true JPS5984551A (ja) | 1984-05-16 |
| JPS6362105B2 JPS6362105B2 (ja) | 1988-12-01 |
Family
ID=16341714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57195476A Granted JPS5984551A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984551A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0382453A (ja) * | 1989-08-25 | 1991-04-08 | Takara Belmont Co Ltd | Ｘ線撮影装置 |
| JPH03191948A (ja) * | 1989-12-20 | 1991-08-21 | Tokyo Emitsukusu:Kk | パノラマｘ線撮影装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494622U (ja) * | 1972-04-13 | 1974-01-15 | ||
| JPS51127265U (ja) * | 1975-04-09 | 1976-10-14 | ||
| JPS52131455A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Semiconductor device |
-
1982
- 1982-11-08 JP JP57195476A patent/JPS5984551A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494622U (ja) * | 1972-04-13 | 1974-01-15 | ||
| JPS51127265U (ja) * | 1975-04-09 | 1976-10-14 | ||
| JPS52131455A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362105B2 (ja) | 1988-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305211B2 (ja) | 半導体装置及びその製造方法 | |
| US6100573A (en) | Structure of a bonding pad for semiconductor devices | |
| JPH02285638A (ja) | 半導体装置 | |
| TWI287267B (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| JP2000340569A (ja) | 半導体装置の配線構造及びその形成方法 | |
| JPS5984551A (ja) | 半導体装置 | |
| JPH06326150A (ja) | パッド構造 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPS61187262A (ja) | 半導体素子 | |
| JPH08222571A (ja) | フリップチップｉｃとその製造方法 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPH02161755A (ja) | 半導体装置 | |
| JPS6143461A (ja) | 薄膜多層配線基板 | |
| JPS6035525A (ja) | 半導体装置 | |
| JPH0462176B2 (ja) | ||
| JPS6057635A (ja) | 半導体装置 | |
| TWI479617B (zh) | 半導體結構及其製造方法 | |
| JPS61194744A (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPH08124929A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20100127401A1 (en) | Semiconductor device | |
| JPS58192350A (ja) | 半導体装置 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JP2800525B2 (ja) | 半導体装置 | |
| JPH05251497A (ja) | 半導体装置 |