JPS61102047A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61102047A JPS61102047A JP22460284A JP22460284A JPS61102047A JP S61102047 A JPS61102047 A JP S61102047A JP 22460284 A JP22460284 A JP 22460284A JP 22460284 A JP22460284 A JP 22460284A JP S61102047 A JPS61102047 A JP S61102047A
- Authority
- JP
- Japan
- Prior art keywords
- region
- wiring
- layer
- diffusion region
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路の素子電極及び配線の構造に関するも
のである。
のである。
従来、高耐圧集積回路素子においては耐圧を確保するた
めに高比抵抗のサブストレートまたはエピタ中シャル層
を用いている几め、その高比抵抗の半導体上の配線にそ
れよりも大きな電圧（半導体がＮ型の場合は低い電圧、
Ｐ型の場合は高い電圧）が絶縁膜を介して加わつ九とき
高比抵抗の半導体層が容易に反転し、チャ７ネルリーク
が発生したり、耐圧劣化等の問題が生じる。そのため配
線はそのような事が起こらない所を通すようにしなけれ
ばならず、配線の自由度が非常に小さくなる、 マ九、チャンネルリークや耐圧劣化が生じないように考
慮して配線しても、電界により絶縁膜上に集まってくる
イオンのために高比抵抗層が反転する事がある。
めに高比抵抗のサブストレートまたはエピタ中シャル層
を用いている几め、その高比抵抗の半導体上の配線にそ
れよりも大きな電圧（半導体がＮ型の場合は低い電圧、
Ｐ型の場合は高い電圧）が絶縁膜を介して加わつ九とき
高比抵抗の半導体層が容易に反転し、チャ７ネルリーク
が発生したり、耐圧劣化等の問題が生じる。そのため配
線はそのような事が起こらない所を通すようにしなけれ
ばならず、配線の自由度が非常に小さくなる、 マ九、チャンネルリークや耐圧劣化が生じないように考
慮して配線しても、電界により絶縁膜上に集まってくる
イオンのために高比抵抗層が反転する事がある。
本発明の目的はチャンネルリークや耐圧劣化の生じない
高耐圧集積回路素子を得ることにある。
高耐圧集積回路素子を得ることにある。
本発明によれば半導体領域内の素子領域から導出される
電極は半導体領域と素子領域とのなすＰＮ接合を極力お
おうように広く形成され、素子領域間の配線は電極上に
層間絶縁膜を介して形成さｎ几上層配線でなされる半導
体集積回路を得る。
電極は半導体領域と素子領域とのなすＰＮ接合を極力お
おうように広く形成され、素子領域間の配線は電極上に
層間絶縁膜を介して形成さｎ几上層配線でなされる半導
体集積回路を得る。
本発明によれば素子領域と配線との間の金属層で素子領
域をおおっているので、配線に加わる電圧や配線にもと
づく電界によって生じるイオ／の集中等の影響を素子領
域が受けることはなく、素子領域の極性反転や耐圧劣化
を生じることがない。
域をおおっているので、配線に加わる電圧や配線にもと
づく電界によって生じるイオ／の集中等の影響を素子領
域が受けることはなく、素子領域の極性反転や耐圧劣化
を生じることがない。
このためチャ／ネルリークも防止でき、高耐圧の半導体
集積回路を得ることができる。また、配線の自由匿も大
きく、この点でも半導体集積回路の集積密度を向上でき
る。
集積回路を得ることができる。また、配線の自由匿も大
きく、この点でも半導体集積回路の集積密度を向上でき
る。
次に、図面を参照して、本発明をより詳細に説明する。
第４図囚、但）は従来の半導体装ｔを示したもので、半
導体基板１１上に半導体層１’に有し、この半導体層１
は分離拡散領域５で多数の島状領域に分離されるととも
に、島状領域内では半導体層１と半導体基板１１との間
に埋め込み領域６を有している。さらに島状領域にはベ
ース拡散領域２とエミッタ拡散領域３とコレクタ電極取
出拡散領域４とを有している。半導体Ｊ＃１上に形成さ
ｎ７’ｃ酸化膜９の開孔を介して各拡散領域２，３．４
から電極１０が取り出されており、を極１０は層間絶縁
膜８を介して上層配線７と交差している。
導体基板１１上に半導体層１’に有し、この半導体層１
は分離拡散領域５で多数の島状領域に分離されるととも
に、島状領域内では半導体層１と半導体基板１１との間
に埋め込み領域６を有している。さらに島状領域にはベ
ース拡散領域２とエミッタ拡散領域３とコレクタ電極取
出拡散領域４とを有している。半導体Ｊ＃１上に形成さ
ｎ７’ｃ酸化膜９の開孔を介して各拡散領域２，３．４
から電極１０が取り出されており、を極１０は層間絶縁
膜８を介して上層配線７と交差している。
各拡散領域２，３．４から導出される電極１０は位置合
せの余裕を見込んだ広さで形成されるので、例えば、ベ
ース拡散領域２から導出された電極１０はベース拡散領
域２上に形成されベース・コレクタ接合に達していない
。エミッタ拡散領域３上の電極ｌＯも同様である。この
ため、上層配線７に高電圧が加わると半導体層１に反転
チャンネル１３が生じて、ベース拡散領域２と分離拡散
領域５間にリーク１ｒ流を生じる。また上層配＃ｉ１７
に加わる高電圧により、その下のＰＮ接合を形成するＰ
型もしくはＮ型領域の不純物濃度が増して接合耐圧を劣
化せしめることもある。
せの余裕を見込んだ広さで形成されるので、例えば、ベ
ース拡散領域２から導出された電極１０はベース拡散領
域２上に形成されベース・コレクタ接合に達していない
。エミッタ拡散領域３上の電極ｌＯも同様である。この
ため、上層配線７に高電圧が加わると半導体層１に反転
チャンネル１３が生じて、ベース拡散領域２と分離拡散
領域５間にリーク１ｒ流を生じる。また上層配＃ｉ１７
に加わる高電圧により、その下のＰＮ接合を形成するＰ
型もしくはＮ型領域の不純物濃度が増して接合耐圧を劣
化せしめることもある。
第１図囚、（Ｂ）は本発明の一実施例を示すもので、第
４図と同じものには同じ参照符号を付して説明を省略す
る。ベース拡散領域２．エミッタ拡散領域３から導出さ
れる電極１０は導出された領域が隣接する領域と形成す
るＰＮ接合上を極力おおうように広く形成されている。
４図と同じものには同じ参照符号を付して説明を省略す
る。ベース拡散領域２．エミッタ拡散領域３から導出さ
れる電極１０は導出された領域が隣接する領域と形成す
るＰＮ接合上を極力おおうように広く形成されている。
素子間の配線は全て上層配線７で形成されている。□上
層配線７同志が交叉する所では電極１０を交叉用配線と
して用いている。
層配線７同志が交叉する所では電極１０を交叉用配線と
して用いている。
電極１０はこの電極１０が導出された領域とその隣接す
る領域とのなすＰＮ接合を越えて広く形成されているの
で、上層配線７に加わる高電圧によって生じる極性反転
チャ／ネル１３はベース拡散領域２と分離拡散領域５間
で電極ｌＯの下には生じない。従って、ベース拡散領域
２と分離拡散領域５間にリーク電流は生じない。又ベー
ス拡散゛ 領域２と半導体層１とで形成されるＰＮ接
合の不純物濃度も上層配線７に加わる電圧によって変化
しないので、耐圧劣化も生じない。上層配線７に加わる
電圧によって生じる層間絶縁膜８に生じるイオ７の集積
も電極１０下のＰＮ接合に影響を与えることはない。同
様の効果はエミッタ拡散領域３から導出される電極１０
丁の領域にも生じる。
る領域とのなすＰＮ接合を越えて広く形成されているの
で、上層配線７に加わる高電圧によって生じる極性反転
チャ／ネル１３はベース拡散領域２と分離拡散領域５間
で電極ｌＯの下には生じない。従って、ベース拡散領域
２と分離拡散領域５間にリーク電流は生じない。又ベー
ス拡散゛ 領域２と半導体層１とで形成されるＰＮ接
合の不純物濃度も上層配線７に加わる電圧によって変化
しないので、耐圧劣化も生じない。上層配線７に加わる
電圧によって生じる層間絶縁膜８に生じるイオ７の集積
も電極１０下のＰＮ接合に影響を与えることはない。同
様の効果はエミッタ拡散領域３から導出される電極１０
丁の領域にも生じる。
第２図は半導体層ｌに拡散抵抗１１’ｉ形放した場合の
実施例で、拡散抵抗２１の両端から導出される電極１０
′は拡散抵抗１１の領域をそｎぞれ広くおおって、上層
配線７に接続領域１２で接続され、上層配線７で他の素
子との接続がなされている、 第３図囚、（Ｂ）は半導体層ｌに横方向トランジスタを
形成した場合の実施例である。半導体層ｌの島状領域に
は反対導電型のエミッタ領域２３と環状のコレクタ領域
２２と同一導電型のベース１極導出領域２４が形成され
ている。これら各領域２２゜２３．２４から導出で詐る
電極ｌＯ／′はそれぞれの領域上を広くおおっている。
実施例で、拡散抵抗２１の両端から導出される電極１０
′は拡散抵抗１１の領域をそｎぞれ広くおおって、上層
配線７に接続領域１２で接続され、上層配線７で他の素
子との接続がなされている、 第３図囚、（Ｂ）は半導体層ｌに横方向トランジスタを
形成した場合の実施例である。半導体層ｌの島状領域に
は反対導電型のエミッタ領域２３と環状のコレクタ領域
２２と同一導電型のベース１極導出領域２４が形成され
ている。これら各領域２２゜２３．２４から導出で詐る
電極ｌＯ／′はそれぞれの領域上を広くおおっている。
上層配線７の交叉に環状コレクタ領域２２につらなる電
極１０“でなされている。
極１０“でなされている。
これら第２図および第３図の実施例でも第１図の実施例
と同様の効果がある。
と同様の効果がある。
このように、本願発明によればチャノネルリークがなく
、高耐圧で集積度の高い集積回路を得ることができる。
、高耐圧で集積度の高い集積回路を得ることができる。
第１図囚、（Ｂ）は本発明の一実施例を示す平面図およ
び断面図である。 第２図は本発明の他の実施例を示す平面図である。 第３図（５）、 （Ｂ）は本発明の更に他の実施例を示
す平面図および断面図である。 第４図（５）、（Ｂ）は従来の半導体装置を示す平面図
および断面図である。 １・・・・・・半導体装、２・・・・・・ベース拡散領
域、３・・・・・・エミッタ拡散領域、４・・・・・・
コレクタ電極導出拡散領域、５・・・・・・分離拡散領
域、６・・・・・・埋込み領域、７・・・・・・上層配
線、８・・・・・・層間絶縁膜、９・・川・酸化膜、１
０．１０’ 、１０“・・・・・・電極％ １１・・
・・・・半導体基板、１２・・・・・・接続領域、２１
・・・・・・拡散抵抗、２２・・・・・・環状コレクタ
領域、２３・・・・・・エミ、り領域、２４・・・・・
・ベース電極導出領域。 、ノ Ｎ、−一′ 猶２１ 早３ＴｉＪ
び断面図である。 第２図は本発明の他の実施例を示す平面図である。 第３図（５）、 （Ｂ）は本発明の更に他の実施例を示
す平面図および断面図である。 第４図（５）、（Ｂ）は従来の半導体装置を示す平面図
および断面図である。 １・・・・・・半導体装、２・・・・・・ベース拡散領
域、３・・・・・・エミッタ拡散領域、４・・・・・・
コレクタ電極導出拡散領域、５・・・・・・分離拡散領
域、６・・・・・・埋込み領域、７・・・・・・上層配
線、８・・・・・・層間絶縁膜、９・・川・酸化膜、１
０．１０’ 、１０“・・・・・・電極％ １１・・
・・・・半導体基板、１２・・・・・・接続領域、２１
・・・・・・拡散抵抗、２２・・・・・・環状コレクタ
領域、２３・・・・・・エミ、り領域、２４・・・・・
・ベース電極導出領域。 、ノ Ｎ、−一′ 猶２１ 早３ＴｉＪ
Claims (1)
- 一導電型の半導体領域に形成された他の導電型の素子
領域と、半導体領域上に前記素子領域から導出され該素
子領域をほぼおおって延長される電極と、該電極上に層
間絶縁膜を介して形成される上層配線とを有し、素子領
域間の配線は前記上層配線を介して行なわれることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224602A JPH0622236B2 (ja) | 1984-10-25 | 1984-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224602A JPH0622236B2 (ja) | 1984-10-25 | 1984-10-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102047A true JPS61102047A (ja) | 1986-05-20 |
| JPH0622236B2 JPH0622236B2 (ja) | 1994-03-23 |
Family
ID=16816292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59224602A Expired - Lifetime JPH0622236B2 (ja) | 1984-10-25 | 1984-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622236B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141978A (ja) * | 1974-10-07 | 1976-04-08 | Suwa Seikosha Kk | Handotaisochi |
| JPS5489594A (en) * | 1977-12-27 | 1979-07-16 | Nec Corp | Manufacture for integrated circuit |
| JPS5643005U (ja) * | 1979-09-11 | 1981-04-20 | ||
| JPS57106153A (en) * | 1980-12-24 | 1982-07-01 | Nec Corp | Semiconductor device |
| JPS57176749A (en) * | 1981-04-24 | 1982-10-30 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS57181141A (en) * | 1981-04-30 | 1982-11-08 | Toshiba Corp | Semiconductor device |
-
1984
- 1984-10-25 JP JP59224602A patent/JPH0622236B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141978A (ja) * | 1974-10-07 | 1976-04-08 | Suwa Seikosha Kk | Handotaisochi |
| JPS5489594A (en) * | 1977-12-27 | 1979-07-16 | Nec Corp | Manufacture for integrated circuit |
| JPS5643005U (ja) * | 1979-09-11 | 1981-04-20 | ||
| JPS57106153A (en) * | 1980-12-24 | 1982-07-01 | Nec Corp | Semiconductor device |
| JPS57176749A (en) * | 1981-04-24 | 1982-10-30 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS57181141A (en) * | 1981-04-30 | 1982-11-08 | Toshiba Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0622236B2 (ja) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3207615B2 (ja) | 半導体装置 | |
| JP2968222B2 (ja) | 半導体装置及びシリコンウエハの調製方法 | |
| US4686551A (en) | MOS transistor | |
| JPH0434311B2 (ja) | ||
| JP2000357796A (ja) | 抵抗型分圧器による高電圧半導体デバイスのエッジ成端 | |
| JPH03270273A (ja) | 半導体装置およびその製造方法 | |
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| JP2877408B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| US5323041A (en) | High-breakdown-voltage semiconductor element | |
| US4864379A (en) | Bipolar transistor with field shields | |
| JPS61154154A (ja) | 静電放電に対する保護デバイスを有する集積回路 | |
| US6459128B1 (en) | Field-effect transistor | |
| JP3523458B2 (ja) | 高アバランシェ耐量ｍｏｓｆｅｔ、及びその製造方法 | |
| JPS61102047A (ja) | 半導体装置 | |
| US5270566A (en) | Insulated gate semiconductor device | |
| JP2002141505A (ja) | 電界効果トランジスタ | |
| JPH06112216A (ja) | 高耐圧半導体装置 | |
| JPH01293661A (ja) | 半導体装置 | |
| JPH02202063A (ja) | 半導体装置 | |
| JPS62165363A (ja) | 高耐圧パワ−集積回路 | |
| JPH02283070A (ja) | 入力保護回路を備えた半導体集積回路装置 | |
| JPS601843A (ja) | 半導体集積回路 | |
| JP3222500B2 (ja) | 双方向高耐圧半導体素子 | |
| JPH0669510A (ja) | 高耐圧半導体装置 |