JPS5982760A - 相補型半導体集積回路装置 - Google Patents
相補型半導体集積回路装置Info
- Publication number
- JPS5982760A JPS5982760A JP57193198A JP19319882A JPS5982760A JP S5982760 A JPS5982760 A JP S5982760A JP 57193198 A JP57193198 A JP 57193198A JP 19319882 A JP19319882 A JP 19319882A JP S5982760 A JPS5982760 A JP S5982760A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- layer
- type
- wiring layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は相補型半導体集積回路装置に係シ、特にＰ型拡
散層とＮ型拡散層との電気的接続方法に関するものであ
る。
散層とＮ型拡散層との電気的接続方法に関するものであ
る。
Ｐ型拡散層とＮ型拡散層とを同−基体上に形成した相補
型半導体構造において、その両拡散層間を電気的に接続
する方法としては、従来から金属配線層としてアルミニ
ウムが使用されていた。しかし、近年における高密度集
積化や電気的特性の向上を目的に各種配線パターンの微
細化やウェハー製造工程における拡散層のシャロー化が
進んでくると拡散層中へのアルミ浸透が発生してくる。
型半導体構造において、その両拡散層間を電気的に接続
する方法としては、従来から金属配線層としてアルミニ
ウムが使用されていた。しかし、近年における高密度集
積化や電気的特性の向上を目的に各種配線パターンの微
細化やウェハー製造工程における拡散層のシャロー化が
進んでくると拡散層中へのアルミ浸透が発生してくる。
この解決法としてはアルミニウム配線層にかわってコン
タクトすべき拡散層と同一導電型の不純物を含んだ多結
晶シリコンを用いる方法がある。即ち、第１図に示すよ
うにＰ型拡散層１１ とはＰ型不純物を含む多結晶シリ
コン１２とＮ型拡散層１３とはＮ型不純物を含む多結晶
シリコン１４とでそれぞれオーミックなコンタクトをと
っている。
タクトすべき拡散層と同一導電型の不純物を含んだ多結
晶シリコンを用いる方法がある。即ち、第１図に示すよ
うにＰ型拡散層１１ とはＰ型不純物を含む多結晶シリ
コン１２とＮ型拡散層１３とはＮ型不純物を含む多結晶
シリコン１４とでそれぞれオーミックなコンタクトをと
っている。
しかし多結晶シリコンにおけるＰ型不純物とＮ型不純物
との境界線１５上では、前記Ｐ型多結晶シリコン１２と
Ｎ型多結晶シリコン１４ との電気的導通を得るためア
ルミニウム１６で更ニオーミックなコンタクトをとる必
要が生じてくる。従って、多結晶シリコンの使用はアル
ミ浸透の防止は可能であるが、主配線層としてアルミニ
ウム配線が使用されている現在では、高密度集積化には
寄与しなかった。
との境界線１５上では、前記Ｐ型多結晶シリコン１２と
Ｎ型多結晶シリコン１４ との電気的導通を得るためア
ルミニウム１６で更ニオーミックなコンタクトをとる必
要が生じてくる。従って、多結晶シリコンの使用はアル
ミ浸透の防止は可能であるが、主配線層としてアルミニ
ウム配線が使用されている現在では、高密度集積化には
寄与しなかった。
本発明では上記したアルミ浸透を々くし更に高密度集積
化を可能にした構造を提供するものである。
化を可能にした構造を提供するものである。
本発明によれば、−導電型不純物を含む拡散層と、これ
とは反対導電型の不純物を含む拡散層を多結晶シリコン
で配線し、前記両波散層と同一導電型の不純物を少なく
とも前記両波散層上の前記多結晶シリコン中に含み更に
前記多結晶シリコン上には、リフ２クタリメタル（高融
点金属物質）又は、シリサイドを形成して成る相補型半
導体集積回路装置が得られる。
とは反対導電型の不純物を含む拡散層を多結晶シリコン
で配線し、前記両波散層と同一導電型の不純物を少なく
とも前記両波散層上の前記多結晶シリコン中に含み更に
前記多結晶シリコン上には、リフ２クタリメタル（高融
点金属物質）又は、シリサイドを形成して成る相補型半
導体集積回路装置が得られる。
次に、図を用いて本発明の詳細な説明する。
第２図には、Ｎ型シリコン基体２１上にＰ型拡散層２２
Ｐ型埋込み層２３上にＮ型拡散層２４ とを形成し、前
記Ｐ型拡散層２２、Ｎ型拡散層２４上には電極用開孔を
写真蝕刻法でこのノンドープ多結晶シリコンを所望の多
結晶シリコン配線層２５として残し、他の部分をエツチ
ング除去した図を示す。次にＰ型拡散層２２と多結晶シ
リコン配線層２５とのコンタクト領域を含む多結晶シリ
コン配線層中には、イオン注入法によシ高濃度のボロン
を注入しオーミックコンタクトをとる。又、Ｎ型拡散層
２４と多結晶シリコン配線層２５とのコンタクト領域を
含む多結晶シリコン配線層中には同様な方法で高濃度の
リンを注入してオーミックコンタクトをとる。その後モ
リブデンやタングステン等のようなりフラクタリメタル
（高融点金層物質）を真空蒸着法で形成し、最後に写真
蝕刻法によシエッチング除去してＰ型不純物とＮ型不純
物を含んだ多結晶シリコン配線層２６上に形成し、第３
図に示すように完成する。
Ｐ型埋込み層２３上にＮ型拡散層２４ とを形成し、前
記Ｐ型拡散層２２、Ｎ型拡散層２４上には電極用開孔を
写真蝕刻法でこのノンドープ多結晶シリコンを所望の多
結晶シリコン配線層２５として残し、他の部分をエツチ
ング除去した図を示す。次にＰ型拡散層２２と多結晶シ
リコン配線層２５とのコンタクト領域を含む多結晶シリ
コン配線層中には、イオン注入法によシ高濃度のボロン
を注入しオーミックコンタクトをとる。又、Ｎ型拡散層
２４と多結晶シリコン配線層２５とのコンタクト領域を
含む多結晶シリコン配線層中には同様な方法で高濃度の
リンを注入してオーミックコンタクトをとる。その後モ
リブデンやタングステン等のようなりフラクタリメタル
（高融点金層物質）を真空蒸着法で形成し、最後に写真
蝕刻法によシエッチング除去してＰ型不純物とＮ型不純
物を含んだ多結晶シリコン配線層２６上に形成し、第３
図に示すように完成する。
このように、Ｎ型不純物とＰ型不純物とがそれぞれに分
かれて存在する多結晶シリコン配線層上にリフラクタリ
メタルを形成することによって上記多結晶シリコン配線
層内で形成されるＰＮジャンクションを破壊し、電気的
に導通状態にするばかシでなく低抵抗配線層へと導くも
のである。更に、主配線としてのアルミ配線層が第２の
配線層として使用出来、高密度集積化に寄与するもので
ある。尚、本実施例ではりフラクタリメタルを使用した
場合を説明したがシリサイドを用いても良い。
かれて存在する多結晶シリコン配線層上にリフラクタリ
メタルを形成することによって上記多結晶シリコン配線
層内で形成されるＰＮジャンクションを破壊し、電気的
に導通状態にするばかシでなく低抵抗配線層へと導くも
のである。更に、主配線としてのアルミ配線層が第２の
配線層として使用出来、高密度集積化に寄与するもので
ある。尚、本実施例ではりフラクタリメタルを使用した
場合を説明したがシリサイドを用いても良い。
第１図は従来の多結晶シリコン層を配線に使った相補型
半導体装置の断面図であシ第２図と第３図は本発明の実
施例の断面図を示す。 図中、１１，２２・・・・・・Ｐ型拡散層、１２・・・
・・・Ｐ型不純物を含んだ多結晶シリコン、１３．２４
・・・・・・Ｎ型拡散層、１４・・・・・・Ｎ型不純物
を含んだ多結晶シリコン、１５・・・・・・Ｐ型不純物
とＮ型不純物との境界線、１６・・・・・・アルミニウ
ム配線層、２１・・・・・・Ｎ型シリコン基体、２３・
・・・・・Ｐ型埋込み層、２５・・・・・・ノンドープ
の多結晶シリコン、２６・・・・・・ Ｐ型及びＮ型不
純物を含んだ多結晶シリコン、２７・・・・・・ リフ
ラクタリメタル。 ３ 力／［Ｄ 第２国 、ｖ５３閉
半導体装置の断面図であシ第２図と第３図は本発明の実
施例の断面図を示す。 図中、１１，２２・・・・・・Ｐ型拡散層、１２・・・
・・・Ｐ型不純物を含んだ多結晶シリコン、１３．２４
・・・・・・Ｎ型拡散層、１４・・・・・・Ｎ型不純物
を含んだ多結晶シリコン、１５・・・・・・Ｐ型不純物
とＮ型不純物との境界線、１６・・・・・・アルミニウ
ム配線層、２１・・・・・・Ｎ型シリコン基体、２３・
・・・・・Ｐ型埋込み層、２５・・・・・・ノンドープ
の多結晶シリコン、２６・・・・・・ Ｐ型及びＮ型不
純物を含んだ多結晶シリコン、２７・・・・・・ リフ
ラクタリメタル。 ３ 力／［Ｄ 第２国 、ｖ５３閉
Claims (1)
- 一導電型不純物を含む拡散層と、これとは反対導電型の
不純物を含む拡散層を電気的に結ぶ配線として多結晶シ
リコンを使用し前記両波散層と同一導電型の不純物を少
なくとも前記内拡散層上の前記多結晶シリコン中に含み
更に前記多結晶シリコン°上にはりフラクタリメタル又
は、シリサイドを形成して成る相補型半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193198A JPS5982760A (ja) | 1982-11-02 | 1982-11-02 | 相補型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193198A JPS5982760A (ja) | 1982-11-02 | 1982-11-02 | 相補型半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5982760A true JPS5982760A (ja) | 1984-05-12 |
Family
ID=16303930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57193198A Pending JPS5982760A (ja) | 1982-11-02 | 1982-11-02 | 相補型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5982760A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210662A (ja) * | 1985-01-22 | 1986-09-18 | フエアチヤイルド セミコンダクタ コ−ポレ−シヨン | 半導体構成体 |
| JPS6218064A (ja) * | 1985-07-05 | 1987-01-27 | シ−メンス、アクチエンゲゼルシヤフト | スタテイツク・ライト・リ−ド・メモリにおける交差結合の製作方法 |
-
1982
- 1982-11-02 JP JP57193198A patent/JPS5982760A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210662A (ja) * | 1985-01-22 | 1986-09-18 | フエアチヤイルド セミコンダクタ コ−ポレ−シヨン | 半導体構成体 |
| JPS6218064A (ja) * | 1985-07-05 | 1987-01-27 | シ−メンス、アクチエンゲゼルシヤフト | スタテイツク・ライト・リ−ド・メモリにおける交差結合の製作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2697812B2 (ja) | 半導体メモリ装置およびその製造方法 | |
| US4543595A (en) | Bipolar memory cell | |
| JPH0343778B2 (ja) | ||
| JPH0644603B2 (ja) | 半導体装置とその製法 | |
| JPS5811107B2 (ja) | 半導体ダイオ−ドを有するプログラム可能メモリセル | |
| JPS622708B2 (ja) | ||
| EP0078220B1 (en) | Polycrystalline silicon interconnections for bipolar transistor flip-flop | |
| JPH05102439A (ja) | 半導体装置 | |
| EP0030147A1 (en) | Method for manufacturing a semiconductor integrated circuit | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| JPS5982760A (ja) | 相補型半導体集積回路装置 | |
| JPS5978576A (ja) | 半導体装置およびその製造方法 | |
| US4624863A (en) | Method of fabricating Schottky diodes and electrical interconnections in semiconductor structures | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| EP0264309B1 (en) | Self-aligned base shunt for transistor | |
| JP2876716B2 (ja) | 半導体装置 | |
| JPS5838939B2 (ja) | 集積回路 | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JPS6158981B2 (ja) | ||
| JPH0282639A (ja) | 半導体装置およびその製造方法 | |
| JPS58175847A (ja) | 半導体装置の製造方法 | |
| KR100325469B1 (ko) | 반도체장치의금속배선시콘택부형성방법및그구조 | |
| JPS6161548B2 (ja) | ||
| KR100206579B1 (ko) | 집적 주입 논리(i l) 소자 및 그 제조 방법 |