JPS5981751A - 共有資源アクセス権獲得制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明はマルチプロセッサ禍成の情報処理装置における
共有資源アクセス権獲得制御方式に関するものである。

技術の背景 この種技術のアクセス競合となる共鳴資源としテ共肩ハ
ス結合方式のマルチプロセッサシステムにおける単一バ
スを例にとって説明する。

マルチプロセッサシステムの栴成は従来から種々の方式
が考えられている。なかでも共有バスで相互に結合され
るマルチプロセッサ栴成は、通常のシングルプロセッサ
のＣＰＵバスにアービタ用の制御ラインが付加された密
結合のマルチプロセッサ方式の一種でｓｂ、システムの
拡張性は非常に大きく、複数のプロセッサを接ｈシする
コストは低く、プロセッサ間の通信線高速で行うことが
口Ｊ能であシ、また負荷分散、払能分散のどちらでも自
由に設定可能である等の特徴を有し、マルチマイクロプ
ロセッサの結合方式として最も多く採用されている。一
方複数のプロセッサに対し、共有バスはシステム内にお
ける唯一の資源であシプロセッサからのアクセス競合の
対象となる。共鳴バスアクセス競合を減少させる方法と
しでは各プロセッサ毎にプライベートメモリを設ける方
法やその他種々の方法が考えられている。

従来技術と問題点 従来の各プロセッサ毎にフライベートメモリを設けて共
有バスアクセス競合の調停動作を行う調停回路を減少さ
せる方法としてｔＪ、、各プロセッサに設けたプライベ
ートメモリのみでは、プロセッサ間の通信においてデー
タ転送を行うだめのハードウェアおよびプロセッサ間通
ｆ１のだめの複釉なプロトコルが必要であシ、バス結合
形のマルチプロセッサには適していない。そこで各プロ
セッサからアクセス可能な共有メモリを設け、プロセッ
サ間のイベントの交換、データの転送を行う方式が採ら
れる。しかし、共有メモリ上のプログラムを複数プロセ
ッサが実行する負荷分散方式を適用すると、共有バスア
クセス頻度が増大し、それに伺随し共有バスアクセス権
の切替えが頻繁に発生する。共鳴バスアクセス権の獲得
方式の最も単純なものは共有バスアクセス要求を持つプ
ロセッサが他のプロセッサをホールド状態にし、一時、
他プロセツサからの共有バスアクセス要求をすべて抑え
る方式がある。この方式では、他プロセツサに対しホー
ルド要求を出し、すべてのプロセッサからそのアクノリ
ッジ（応答）を受は取った時点から共有バスアクセスが
可能になるが、他プロセツサのマシンサイクルは一般に
は一致しておらず、従ってホールドのアクノリッジを全
て受りるまで時間がかかる欠点がある。またプライベー
トメモリを各プロセッサが持つシステムで１１他のプロ
セッサからのホールド指示によシ、プライベートメモリ
上で走行するプログラムの実行も抑止されるのでシステ
ムのスループットは著しく低下する欠点がある。

この問題を解決するため、各プロセッサからのバスアク
セス要求を１個のバスアービタに集め、該バスアービタ
がバスアクセス許可を出すプロセッサを決め、該プロセ
ッサにバスアクセスＷ「再通知を出し、該プロセッサは
該アクセス許可通知を受は取った後に初めて共有バスの
アクセスを行う方式が一般に用いられている。この方式
社告プロセッサのクロックおよびバスアービタの制御ク
ロックを同期させる同期方式と、各プロセッサおよびバ
スアービタの制御クロックそれぞれか独立した非同期方
式に大別される。−Ｊ助力式はバスアクセス権の切替に
要するロスタイムが比較的少ないが、ハードウェアが多
いこと、またシステムの融通性を確保することは同期ク
ロックのマージンを大きく設定する必要がちシ、そのた
めには高速の同期クロックを採用するととｔＪ、　難し
くシステム主体のスループットを低下させる原因となる
。これに対し非同期方式は、実現のためのノ・−ドウエ
アか少なく、各プロセッサクロックは非同期なので高速
クロックが実現でき、更にバスアービタの制御クロック
を高速にすることでバスアクセス権切替のアルゴリズム
を実現するに要するロスタイムを少なくすることが可能
である。

第１図は共有バス結合形のマルチプロセッサシスデムの
構成例である。（たとえばＡＣＭ　Ｃｏｔｒｔｐｕｔｉ
ｎｇＳｕｒｖｅｙｓ　Ｖｏｌ、９．Ｎｏ、Ｉ　Ｍａｒｃ
ｈ　１９７７　ｐ、１０ろ／１２９）　１は共鳴バス、
２はバスアービタ、３，４．５，６１ｉ、７’ロセツサ
、７は共鳴メモリでプロセッサ３，４，５．６から共有
バス１を介してアクセス可能である。

各プロセッサ５．４，５．６からの共有バスアクセス要
求はバスアービタ２に集められ、次にノ（スアクセスを
許可するプロセッサが選択され該プロセッサにその旨が
通知される。

第１図の構成を実現する具体的−例として第２図に示す
構成が考えられる。１，２については第１図に示すもの
と同様である。３０，４０．５０は第１図に示すプロセ
ッサ５，４．５の）くス制御部である。

ＲＥＱ３．ＲＥＱ４．ＲＥＱ５はプロセッサ３，４．５
　（第１図に示す）において発生ずる共有バスアクセス
莢求１日号、ＲＥＱ５　’　、Ｉ？ＥＱ４　’　、ＲＥ
Ｑ５　’はプロセッサ３．４．５のバス制御部３０，４
０．５０からバスアービタ２に出力される共有バスアク
セス要求通知信号、ＡＣＫ６．　ＡＣＫ４　。

ｘＫ５　ｉ、Ｌバスアービタ２がプロセッサ３，４．５
に共有バス１のアクセス許可を通知する許可信号、ＩＦ
ＡＩＴ５　、ＷＡＩＴ４　、ＷＡＩＴ５はプ０−１＝ツ
ザ３，４．５が共鳴バスアクセス権切替号ＲＥＱ３．Ｒ
ＥＱ４　、ＲＥＱ５を送出してから許可信号ＡＣＫ５　
、　ＡＣＫ４あるいはＡＣＫ　５　を受信するまでプロ
セッサを待たぜる１Ｉ７Ａ　Ｉ　Ｔ　信号、ＢＵＳＹＯ
はオン状態で共鳴バス１をアクセス中であることを、オ
フ状態で共有バス１かアクセスされていないことを示す
表示１１号線である。ｉｉｌ＋作としてｅま、例えばプ
ロセッサ３の共有バスアクセス要求通知信号ＲＨＱ５’
はアービタ２に通知され、アービタ２は共有バス１の使
用状況を基にプロセッサ３にＷ；可信号ＡＣＫ３を送出
する。Ｗ［可信号ＡＣＫ６　を受１ａしたプロセッサ６
は表示１１号線ＢＵＳＹＯを監視し、オフ状態を検出し
た時点で表示信号線ＥＵＳＹ　Ｏをオン状態として共有
バス１のアクセスを開始する。

第〜６図Ｆｉ第２図の動作を説明するタイミングチャー
トである。ｔｉ＋　、・・・・・・、ｔｉ、。はプロセ
ッサ５の内部クロックＣＬＫ５のあるサンプル点、ｔ、
１．・・・・・・、　ｔｊ。

はプロセッサ４の内部クロックＣＬＫ４のあるサンプル
点、ＢＣＬＫはバスアービタ２の）くスフロックであり
、ｔｏ、・・・・・・、ｔｌ、は該バスクロックＥＣＬ
Ｋのおるタイミングである。この動作は、まずいずれの
プロセッサも共有バスをアクセス中でないときにプロセ
ッサ３の共働バスアクセス要求悄号ＲＨＱ３カ内部クロ
ックＣＬＫ６のｔ□のタイミングで発生し、パスクロッ
クＥＣＬＫのｔ。のタイミングで共有バスアクセス要求
通知信号ＲＥＱ５’としてアービタ２に通知され、それ
に対する許可信号ＡＣＫ５はノ（スフロックＢＣＬＫの
ｔｌのタイミングでプロセッサ５に通知される。プロセ
ッサ３は許可１６号ＡＣＫ３を受信した後、表示信号線
ＢＵＳＹＯがオフ状態であることを認識し、パスクロッ
クＢＣＬＫのｔ、のタイミングでバスをアクセスするこ
とを他のプロセッサにｊｆｆ唱知するため表示信号線Ｅ
ＵＳＹＯをオン状態とし、同時にプロセッサ３に出され
ていたｌｒ’ＡＩＴ信号ＷＡＩＴ６をオフ状態にする制
御を行う。しかし、実際にＷＡＩＴ伯号ｒ信号ＡＩＴ５
がオフ状態になるのは内部クロックＣＬＫ５のｔｔ４の
タイミングであるので、プロセッサ６が共鳴バスアクセ
ス安来１１号ＲＥＱ　５を送出したｔｔ、？７）タイミ
ングからｔｉ４　のタイミングまで６タイミングの間は
バスアクセス切替えのために費やされることになる。１
同様にプロセッサ４の内部クロックＣＬＫ４のｔｌ６の
タイミングで共有バスアクセス要求慣号ＲＥＱ４をプロ
セッサ４か送出して実際にプロセッサ４が共有ノくス１
をアクセスできるまでには同じくｔ　からも、の３タイ
ミノ６ ング費やされる。（第３図の斜線部） ところで、このようなバス切替方式のシステムにおいて
、複数のプロセッサか共鳴ノ（スアクセス要求匍号を出
しておυ、プロセッサ間の共有）４スアクセス要求１ｈ
号に刻するフライオリティはなく、共有バスアクセス中
のプロセッサを最も低いフライオリティで１回、のバス
アクセス権放棄後は必ず次に再びアクセス権が戻るよう
な場合で、例えはメモリ間でのデータ転送を行う命令を
実イラする馬合で、該命令が５ワード命令であるとする
と、該命令実行のために命令フェッチ、第１オペランド
のフェッチ、第２オペランドの７エツチの計６回共有バ
スアクセス要求１１号が発生する。したがって最悪ケー
スでは３回のバス切替のだめのタイムロスを生じること
になり、該命令の全実行ステート数が通常は１６ステー
ト（１６プロセツサクロツク）であるとすると、１回の
バス切替に費やされるステート数は３ステートであるの
でステート数では２５ステートが該命令の実行に費やさ
れることになる。このため命令実行時間は１，５６倍に
なシ。

１個のプロセッサの処理能力は従来のシングルプロセッ
サの場合に比ベロ４チに低下する。このように、非同期
式のバス制御ではプロセッサの処理能力れ共通バスアク
セス権切替のために著しく低下する欠点がある。

発明の目的 本発明は従来の欠点を除去するため、複数のプロセッサ
が同時に、かつ連続して共有パスアクセス要求信号を送
出している場合、あらかじめ次に共有バスをアクセスす
るｌプロセッサを決め、該・プロセッサに共有バスアク
セス許可を通知すると同時に該プロセッサは次にバスを
アクセスするプロセッサが決まったことを他のプロセッ
サに通知し、現在、共有バスをアクセスしているプロセ
ッサが共有バスのアクセス権を数乗したら直ちに共有バ
スをアクセス可能とすることを特徴とし、その目的は共
有資源アクセスに関する処理能力を向上するとともに融
通性に富んだ共有資源アクセス権獲得制御方式を提供す
ることにある。以下図面について詳細に説明する。

発り」の実施例 第４図は本発明によるマルチプロセッサシステム構成の
実施例である。第２図と同じＭｅ号は同じ部分を示す。

ＢＵＳＹｌは次１（共南バスをアクセスするプロセッサ
が決まっていることを各プロセッサおよびバスアービタ
２に通知うる通知１呂＋５線で、オン状態で次に共有バ
ス１をアクセスするプロセッサが決まっている仁とを、
またオフ状態で次に共有バスをアクセスするプロセッサ
が決まってぃないことを示す通知信号線である。すなわ
ち、第４図に示すように、本実施例は共有資源が共有バ
ス１で、該共有バス１の各プロセッサからの共有バスア
クセス要求の競合の調停動作を行う調停回路としてバス
アービタ２を備えている。また、共有バス１があるプロ
セッサからアクセスされていることを他のプロセッサに
表示する第１の表示手段として共有バスアクセス状態を
表示する信号線ＢＵＳＹＯと、共有バス１をアクセスす
る次のプロセッサが決まっているか否かを他のプロセッ
サに通知する第２の表示手段として共有バスアクセス状
態を通知表示する信号線ＢＵＳＹ　１を備えていること
を特徴としている。以下動作について説明する。

この動作はまず、他のプロセッサが共有バスアクセス要
求信号を送出しておらず、共有バスがアク１スされてな
い状態、すなわち表示信号線ＥＵＳＹＯ及び通知信号線
ＥＵＳＹ１がオフ状態であるとき、プロセッサ３（第１
図に示す）からの共有バスアクセス要求信号ＲＥＱ　３
が発生し、共有バスアクセス要求通知信号ＲＥＱ　５　
’がバスアービタ２に通知される。現在、共有バス１を
アクセスしているプロセッサはないので、パスアービタ
２は￥１町色号ＡＣＫ５を返す。また、表示信号線ＢＵ
ＳＹＱ及び通知信号線ＢＵＳＹ１がオフ状態であること
をプロセッサ５のバス制御回路３０は監視し、直ちに入
示悄号１１ｔｔＳＹ。

をオン状態としＩＦ’ＡＩＴ伯号のＩｒ信号Ｉ　Ｔ３を
解除し、共有バス１のアクセスを開始うる。次にプロセ
ッサ３が共有バスアクセス中に、プロセッサ４が共有バ
スアクセス要求信号ＲＥＱ　４および共有バスアクセス
要求通知信号ＲＥＱ４’を送出プると、パスアービタ２
社プ四セッサ４に文］し、バスアクセスＦｒ　ｔ’１慣
号ＡＣＫ４を返ず。プロセッサ４のバス制御回路４０は
表示信号線ＢＵＳＹＯがオン状態９通知伯号紳ＥＵＳＹ
１がオフ状態であることを認識し、通知１ハ号線ＥＵＳ
Ｙ１をオン状態とし、表示信号線ＥＵＳＹＯを監視する
。その後表示信号線ＢＵＳＹＯがオフ状態となった時点
で直ちに表示信号＆ＩＢＵＳＹＤをオン状態とし、ＷＡ
ＩＴ侶号のＦＦ”ＡＩＴ４を胴除し、通知１ｒ３号線Ｅ
ＵＳＹ１をオフ状態にして、共有バス１のアクセスを開
始する。

また、通知信号線ＥＵＳＹ１がオン状態の間、バスアー
ビタ２は各プロセッサからの共有バスアクセス要求信号
の変化があっても新たなプロセッサへのアクセス許可信
号ＡＣＫｉを送出しないようになっている。

第５図は第４図の動作を説明するタイムチャートである
。

この動作はプロセッサ３の内部クロックＣＬＫ５のタイ
ミングｔｉ、　で共有バスアクセス要求信号１？ＥＱ５
が発生し、バスクロックＢＣＬＫのタイミングｔ０でバ
スアービタ２に通知され、バスクロックＢＣＬＫのタイ
ミングｔ１で許可信号ＡＣＫ５　をプロセッサ６は受は
取る。この時直ちに表示信号線ＢＵＳＹＯ及び通知信号
＠ＢＵＳＹ１のオフ状態を認識し、表示信号線ＥＵＳＹ
　Ｏをオン状態としｌｉ’ＡＩＴ信号のＷＡＩＴ３解除
の指示４出す。しかしながら、実際にはプロセッサ６の
内部クロックＣＬＫ５のタイミングｔｉ５で解除され、
共有バス１のアクセスを開始可能とする。

次にプロセッサ４はプロセッサ４の内部クロックＣＬＫ
４のタイミングリ、で共有バスアクセス要求信号ＲＥＱ
４　を発生し、バスクロックＥＣＬＫのタイミングｔ８
でバスアービタ２にアクセス決求通知信号ＲＥＱ４’が
通知され、その結果バスクロックＥＣＬＫのタイミング
ｔ、で許可信号４″に４が返される。プロセッサ４は表
示信号紐Ｂｖ灯七のオン状態。

通知信号線ＢＵＳＹ　１のオフ状態を認識し、通知信号
線ＢＵＳＹ１をオン状態とし、表示信号線ＢＵＳＹＯが
オフ状態となるのを監視する。ここでプロセッサ３は共
鳴バス１のアクセスを終了したので表示信号１ｉｆＩＥ
ＵＳＹＱをオフ状態とする。この時点でプロセッサ４は
直ちに赤水１８号線ＢＵＳＹ　Ｏをオン状態にすると同
時にＩＦＡＩＴ　信号のｒｆ’ＡＩＴ４を解除し、内部
クロックＣＬＫ４のす、のタイミングから共有バス１の
アクセスを開始する。

他方、プロセッサ５は再度内部クロックＣＬＫ３のタイ
ミングｔｉ、よシ共壱バスアクセスを求信号ＲＥＱ３を
送出し、パスクロックＢＣＬＫのタイミングｔ１１で許
可信号ＡＣＫ５をバスアービタ２よシ受り取るが表示信
号＆ＩＢＵＳＹＯがオン状態２通知ｉＱ号綺ＥＵＳＹ１
がオフ状態であることを認識し、通知信号Ｍ　ＢＵＳＹ
ｌをオン状態とし、表示信号線ＢＵＳＹＯがオフ状態と
なることを監視する。その間バスブービタ２社新たなプ
ロセッサからの共有バスアクセス要求に応じない。

以上の説明から共有バスアクセス権の切替に費やされる
タイミング社プロセッサの内部クロックＣＬＫ５あるい
はＣＬＫ４で２タイミングでよいことが解る。（第５図
の斜線部分） ここで、先に引用した例を適用すると、通常１６ステー
トの命令は本発明による方式を適用すると２２ステート
費やされ実行されることになシ、処理能力は約７３チの
低下ですむ。したがって、本方式を適用することによシ
処理能力が約１０チ向上できることが判る。

なお、本発明ではアクセス競合となる資源として、共有
バス結合方式のマルチプロセッサシステムにおける単一
バスを例にとって説明したが、本発明４該実施例に限ら
れるものではなく、他のディスクメモリ等その他の共有
資源でプロセッサからのアクセス競合対象となるものに
ついて本発明は適用できることはいうまでもない。

発明の詳細 な説明したように、本発明によれは、マルチプロセッサ
システムにおいて共有資源アクセスのための制御線を１
本加えるだけの比較的少ないノ・−ドウエアの増加によ
シ、共鳴資源アクセスに関する処理能力を容易に向上で
き、しかも非同期に競合制御を行う方式のマルチプロセ
ッサシステムに本発明は適用できるので融通性のあるシ
ステムが実現できる利点かあ、る。

【図面の簡単な説明】

第１図は共有バス結合形のマルチプロセッサシステムの
構成例、第２図は従来の共鳴バス結合形のマルチプロセ
ッサシステムの詐細例、第６図は第２図の動作を駅、明
プるタイムチャート、第４図は本発明の実施例、第５図
は第４図の動作ｆＬ説明するタイムチャートである。 １・・・共有ハス、２・・・バスアービタ、３，４，５
．６・・・プロセッサ、７・・・メモリ、　　３０，４
０．５０・・・プロセツザ３，４．５のバス制御回路、
ＲＥＱ”ｙ　、ＲＥＱ　４　、　ＲＥＱ　５・・・プロ
セッサ３，４．５が発生する共有バスアクセス要求信号
、ＲＥＱ５’　、ＲＥＱ４’　、ＲＥＱ５’・・・プロ
セッサ３，４．５の共有バスアクセス要求をバスアービ
タ２に通知する信号、ＡＣＫ５　、　ＡＣＫ４　、　Ａ
ＣＫ５・・・バスアービタ２からの許可信号、ＴＶＡＩ
Ｔ５．　ｌＩ’ＡＩＴ４．　ＴＦＡＩＴＳ　・・・プロ
セッサ３．４．５に対するｒｒＡｒｒ　ｆＭ号、ＢＵＳ
ＹＯ・・・共有バス使用状態表示信号線、ＢＵＳＹｌ・
・・次のパス使用プロセツザ決定通知ｆｆｉ号線、ＣＬ
Ｋ３．ＣＬＫ４　、・・・・・・プロセッサ５．４の内
部クロック、ＥＣＬＫ・・・バスクロック、’ｉｌ　＋
・・・・・・ｔ２５．・・・内部クロックＣＬＫ３のタ
イミング表示、ｔ　・・・・・・、す、。・・・内部ク
ロックＣＬＫ４のタイミングノ１ν 表示、ｔｌ、・・・・・・＋　ｔｌＢ・・・バスクロッ
クＥＣＬＫのタイミング表示。 特許出願人　日本電信電話公社 代理人　弁理士玉蟲久五部（外３名） １ｇ１図 函 の 恢 第　２９

Claims (1)

【特許請求の範囲】
1. マルチプロセッサ栴成からなる情報処理装置の共有資源
   アクセス制御方式において、共有資源をアクセスしてい
   るプロセッサが存在しているとき、該共有資源をアクセ
   スしていない他のプロセッサに対し該共有資源がアクセ
   スされていることを表示する第１の表示手段と、前記共
   鳴資源をアクセスしているプロセッサの次に該共有資源
   をアクセスするプロセッサが存在し、かつすでに決まっ
   ているとき、該共有資源を次にアクセスするプロセッサ
   の存在することを他の各プロセッサに対し通知表示する
   第２の表示手段と、該各プロセッサからの共有資源アク
   セス要求信号を集め、前記第２の表示手段が次に共有資
   源アクセスを行うプロセッサが決まっているオン状態を
   表示している場合は、該各プロセッサからの共有資源ア
   クセス要求１１号に対する調停動作を杓わず、該第２の
   表示手段が次に共有資源アクセスを行うプロセッサが決
   まっていないオフ状態を表示している場合は、該各プロ
   セッサに対して共崩封源アクセス要求ｉｌｌ’　Ｅ’Ｊ
   信号を送出して調停動作を行う調停回路とを具備してな
   シ、共有資源アクセス要求伯＋３を送出した各プロセッ
   サは、前記調停回路からの共有資源アクセス要求許可信
   号を受信すると、前記第１の表示手段が共有資源がアク
   セスされていないオフ状態を、また前記第２の表示手段
   も共有資源がアクセスされていないオフ状態をそれぞれ
   表示していることを確認した場合は直ちに該第１の表示
   手段を共有資源アクセスを行うオン状態として共有資源
   アクセスを開始し、該第１の表示手段が共鳴資源アクセ
   スを行うオン状態を、該第２の表示手段が共鳴資源のア
   クセスが行われていないオフ状ＩＭをそれぞれ表示して
   いることを確認した場合は直ちに該第２の表示手段を共
   有資源アクセスを行うオン状態とし、該第１の表示手段
   が共鳴資源のアクセスが行われていないオフ状態となる
   のを監視し、該第１の表示手段の共有資源のアクセスが
   行われていないオフ状態を確認したとき直ちに該第１の
   懺示手段を共有資源アクセスを行うオン状態として共有
   資源のアクセスを開始すると同時に該第２の表示手段を
   オフ状態とすることを特徴とする共有資源アクセス権獲
   得制御力式。