JPS5979685A - フイ−ルド数変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は第１のフィールド周波数を有する変換１しよう
と思うテレビジョン信号を第２のフィールド周波数を有
Ｔる変換さｎたテレビジョン信号に変換Ｔるために、中
に各フィールド毎に変換しようと思うテレビジョン信号
を書き込むためのフィールドメモリ回路と、変換された
テレビジョン信ｌ・・号の水平偏向周波数に周波数結合
されている読み出しクロック信号発生″器と、メモリ回
路の書き込みとｉ洸み出しとを制御する制御回路と、変
換されたテレビジョン信号に対Ｔる表示同期信号を得る
ための回路と、各フィールド毎に、関連画像内の１・変
換しようと思うテレビジョン信号の位置に従って、関連
画像内の変換されたテレビジョン信号の対応する位ＩＲ
を得るための補正回路とを具えるフィールド数変換回路
に関゛「るものである。

「工Ｌ／　り）　ｏ　＝　力ｊ　（Ｅｌｅｋｔｒｏｎｉ
ｃａ）　、　１９８２　、。

年第４号第２７〜３３廁には上述したタイプの７１イ一
ルド数変換回路が開示さｎているが、ここではクロック
信号の周波数と同期信号の周波数とを互に結合し、補正
回路が付加的偏向電流を垂ｒｕ　＋ｂｉ向コイルに加え
て飛び越し画像の場合につき表示さるべき画像内で変換
されたテレビジョン信号を補正している。しかし、この
フィールド数変換回路は一定数の飛び越しフィールド及
びラインを有Ｔる憚準信号の変換にしか適当していない
。

本発明の目的は、例えは、ビデオレコーダやテト・レビ
ジョンゲームで発生Ｔるような非標準ライン数を有Ｔる
飛び越し又は非飛びこしフィールドのテレビジョン信号
を変換Ｔるのにも通したフィールド数変換回路を提供Ｔ
るにある。

この目的を達成するため１本発明によれは、’ｆｊ！’
頭に記載したタイプのフィールド数変換回路において補
正回路が各フィールドにおいて変換しようと思うテレビ
ジョン信号のフィールド同期信号と、画像の関連フィー
ルド内での成る位置に対応ｆる瞬時との間の時間間隔を
測定し、この時間間隔を、。

適切に結合回路に移し、変換さｎたテレビジョン１信号
の絖み出し動作の開始と表示同期信号との間の結合を与
え、変換されたテレビジョン信号のフィールド内での垂
直及び水平同期信号と、変換さｎたテレビジョン信号の
相互位置が変換しようと・思うテレビジョン信号のフィ
ールドからフィールドへと変ってもほぼ一定のずれを除
いて、変換しようと思うテレビジョン信号の対Ｔ６■る
フィールド内での垂直及び水平同期信号と、変換しよう
と思うテレビジョン信号との相互位置に対応Ｔるよ１・
・うに構成したことを特徴とＴる。

関連フィールドの垂直同期信号に対Ｔるフィールド内で
の成る点に対応ｆる瞬時から時間間隔を測定し、この時
間間隔を変換されたテレビジョン信号に適切に移す上述
した特徴はフィールド数変換１゜回路を、偶数であれ、
奇数であれ、また飛び越し方式であｎ、非飛び越し方式
であわ、フィールド当りのライン数が異なる場合に逸し
たものにＴる。

本発明の他の実施例によれは、変換しようと思うフィー
ルド内での前記瞬時を垂直同期信号から−・、。

１１以上のライン期間の時間間隔に位置せしめ、ｌ変換
しようと思うテレビジョン信号内での第１の水平同期信
号の位置が顕著な変化を示−リーチレビジョン信号の場
合でも、変換しようと思うテレビジョン信号に対する変
換されたテレビジョン信号を表示Ｔるために用いられる
同期信号パターンの正しい位置が得られる。

図面につき本発明の詳細な説明する。

変換しようと思うテレビジョン信号を分離回路３の入力
端子１に加える。分離回路８はその出力１・・端子５及
び７から、夫々、変換しようと思うテレビジョン１３号
から分離された水平同期信号Ｈと垂直同期信号Ｖとを供
給する。また、分離回路８は出力端子９カ）ら変換しよ
うと思うテレビジョン信号を出力する。所望とあらば、
この出力信号から１同期信号をとり除いておくことがで
きる。

出力端子５に現われる水平同期信号Ｈは周ｅ、数及び位
相検出５１８の入力端子１１に加尺らｎる。

周波数及び位相検出器１８のもう一つの入力端子１５は
カウンタの形態をした分周器１９の出力端、。

子１７から信号Ｈ′を受は取る。

分周器１９の入力端子２１は書き込みクロツク１言号発
生器２５の出力端子２８に接続Ｔる。塵き込みクロック
信号発生器２５の…Ｕ御倍信号入力端子２７周波数及び
位相検出器１８の出力端子に接）続する。

この結果、書き込みクロック信号発生器２５からの書き
込みクロック信号は周波数及び位相の点で水平信号発生
器Ｈに結合させられる。制御の時定数は処理丁べき同期
制御の性質に適合させる。１・・分周器（カウンタ）１
９は、変換しようと思うテレビジョン信号の各ライン期
間において、クロック信号期間の数を数える０カウンタ
がゼロ位置に達した後短い時間をおいて、カウンタ１９
の出力端子２９がパルスを７リツプフロツプ３８に与１
１える。出力端子８１はこのフリップ７０ツブが次のゼ
ロ位置に達する少し前にこのフリップフロップ８１にパ
ルスを与える。これに応答して、このフリップフロップ
がこれらのパルスの間に位置Ｔる期間（以後、アクティ
ブライン書き込み期間と２．。

称Ｔる〕において出力端子８５から論理ｌ［４号を・与
える。この信号は制御回路３９の入力端子３７に加えら
れる。

制御回路８９の入力端子４１は書き込みクロック信号発
生器２５の出力端子に接続し、入力端子４８は分離回路
８の出力端子７に接続し、入力端子４５は分離回路８の
出力端子９に接Ｉ＆　ｆる。

制御回路３９で入力端子４１にスイッチ４７を接続「る
。このスイッチ４７は制御回路８１）の入力端子８７に
現われる信号により動作させらし、１・・アクティブラ
イン書き込み期間においては閉成させられ、この結果ス
イッチ４７はその出力端子４９から書き込みクロック信
号を出力ｆる。

この他に、この変換回路は読み出しクロック信号発生器
５１を有Ｔる。この読み出しクロック信１号発生器５１
は本例では同期をとらｎておらず。

従って自足し、出力端子５８から読み出しクロック信号
を発生する。この読み出しクロック信号は制御回路８９
の入力端子５５に与えられると共に、カウンタ５９の入
力端子５７に加えられる。この、。

カウンタ５９は分周器として働ら〈０カウンタ５９１の
長さはカウンタ１９の長さに類似し、その最終位置に達
゛ｆる度毎に出力端子６１から変換されたテレビジョン
信号用の表示装置（図示せず〕の水平偏向用の同期信号
として用いられるパルスＨ２を・供給ｆる。

カウンタ５９は出力端子６３及び６５を有し、これらの
出力端子はフリップ７０ツブ６７に接続され、この結果
フリップフロップ６７が出力端子６９から以後アクティ
ブライン読み出し期間と称ｌ・・されるカウンタ５９の
出発位置から僅か後と最終位置の株へ椀覧呪僅か手前と
の間に位置Ｊ−る期間において論理ｌ信号を出力する。

この信号は制御回路３９の入力端子７１に加えらｎ、Ａ
ＮＤゲート７２を介してスイッチ７８に餉らき力）ける
。このトスイッチ７３は入力端子５５に接続さｎており
、この結果釜アクティブライン読み出し期間において、
ＡＮＤゲート７２の他方の入力端子の信号が論理値１を
有Ｔる時出力端子７５力）ら読み出しクロック信号を出
力する。　　　　　　　　　　　　　−・１゜（１１１ 加えて、読み出しクロック信号発生器５１は補Ｉ正回路
７９の入力端子７７に接続ｆる０この補正回路７９は出
力端子８１から変換さしたテレビジョン信号を表示ｆる
ための垂直同期信号ｖ２を出力する。この補正回路７９
は変換しようと思うテレビジョン信号のフィールド内の
信号に対応してこｌしらの信号ｖ２の水平同期信号Ｈ２
に対Ｔる正しい位置を与える。この補正回路７９の動作
については後に第２図につき説明する０ この補正回路７９はカウンタ５９の出力端子６１１・・
に接続された入力端子８８と、夫々制御回路８９の入力
端子９８，９５，９７．９９に接続される出力端子８５
．８７．８９及び９１と、カウンタ１９の出力端子１７
に接続される入力端子１０１と、分離回路８の出力端子
７に接続される入力端Ｉ子１０８とを有Ｔる。制御回路
８９の入力端子０８はＡＮＤゲート７２の他方の入力端
子に接続される。

制御回路８９では、入力端子４５に加えられた変換しよ
うと思うテレビジョン信号が更に進んで第１の書き込み
スイッチ１０７の入力端子１０５゜（１２ｌ と、第２の書き込みスイッチ１．１１の入力端子　１１
０９とに（与えられる０第１と第２の書き込み′スイッ
チ１０７及び１１１の夫々の他方の入力端子１１８及び
１１５はアクティブライン書き込み期間においてスイッ
チ４７の出力端子４９から書−・き込みクロック信号を
受は取る。

第１と第２の書き込みスイッチ１０７及び１１１の夫々
の出力端子１１７及び１１９は夫々メモリ回路１２９の
第１と第２のフィールドメモリ１２５及び１２７の夫々
の入力端子１２１及び１２８に１１り接続される。

第１と第２のフィールドメモリ１２５及び１２７の夫々
の出力端子１８１及び１８８を夫々読み出しスイッチ１
８９の入力端子１８５及び１８７にＭ続ｒる。！み出し
スイッチ１３９の出力端子　１・１４１は変換されたテ
レビジョン信号を変換回路の出力導線１４８に出力Ｔる
。アクティブライン絖み出し期間において、読み出しス
イッチ１８９の入力端子１４５はスイッチ７３の出力端
子７５から読み出しクロック信号を受は取るＯ　　　　
−・・第１と第２のフィールドメモリ１２５及び１２７
１は夫々クロック信号入力端子１４７及び１４９を有し
、こわらのクロック信号入力端子１４７及び１４９は夫
々第１の書き込みスイッチ１０７の出力端子１５１及び
読み出しスイッチ１８９の出力端子１５８と、第２の書
き込みスイッチ１］１の出力端子１５５及び、読み出し
スイッチ１８９の出力端子１５７とに接続される。

第１と第２の書き込みスイッチ１０７及び１１１は夫々
スイッチング信号入力端子１５９及び１６１１・・を有
し、これらのスイッチング信号入力端子１５９及び１６
１が夫々第１と第２の書き込みフリップフロップ１６８
及び１６５の出力端子に接続されている。

フィールドメモリ１２５及び１．２７は直列形で１あり
、例えは、メモリの長さは８０８アクティブライン書き
込み期間に対応する。これらのメモリに正しく書き込み
が行なわれるようにするために、変換しようと思うテレ
ビジョン信号のフィールドのライン数に・独立して、８
０８個の順次のライン。

期間の群の時に書き込みクロック信号を加えねば１なら
ない。これは制御回路８９の入力端子９５゜９７及び９
９に加えられる信号に応答して行なわれるＯ■パルスの
開始から第８番目のＨ′パルスの時に入力端子９５にパ
ルスが生じ、２５９番目の・１（’　パルスの時に入力
端子９９にパルスが生じ、ａｔ１番目のＨ′パルスの時
に入力端子９７にパルスが生ずる。

ａＮ　１と第２の書き込みフリップフロップ１６８及び
１６５のビット入力端子は切り換えスイッチト・１６７
の夫々の出力端子に接続Ｔる。切り換えスイッチ１６７
の入力端子は制御回路８９の入力端子９５に接続する。

切り換えスイッチ１６７は２分周器１７１の出力端子１
６９から受は取らｎた信号により動作させられる。２分
周器１７１の入１・力端子は制御回路３９の入力端子４
８に接続し、従って垂直同期パルスＶを受は取る。それ
故、切り換えスイッチ１６７はフィールドからフィール
ドへと異なる位置をとり、従って、第１と第２の書キ込
みフリップフロップ１（Ｍｌ及び１６５は切！・１（１
５］ り侠尺スイッチ１６７の入力端子にある信号、即１ちＶ
パルスの後の第８のＨ′パルスにより交互にセットされ
る。この結果、ｌフィールドの時に第１のフィールドメ
モリ１２５が、次のフィールドの時第２のフィールドメ
モリ１２７がＶパルスの開始後第８のＨ′パルスの時書
き込み動作を開始■る。

第１と第２の書き込みフリップフロップ１６８及び１６
５のリセット入力端子は切り換えスイッチ１７８の夫々
の出力端子に接続する。切り換えスイッチ１’７８の入
力端子は制御回路８９の入力１・・端子９７に接続する
。切り候えスイッチ１７８はＤフリップフロップ１７７
の出力端子１７５から出力される信号により動作させら
れる。Ｄフリップ７０ツブ１７７のクロック信号入力端
子１７０は制御回路８９の入力端子９９に接続し、Ｄ入
力１端子１８１は２分周器１７１の出力端子１６９に接
続する。これに応じて入力端子に生じたのと同じ信・号
が２５９ライン期間の遅延を伴ってＤフリ７７’７０ツ
ブ１７７の出力端子１７５に生ずる。

この結果、第１の書き込みフリップフロップ１６８　、
。

（１６１ は前述した態様でセットされた後１フイールドで１リセ
ツトされ、第２の書き込みフリップ７０ツブ１６５は前
述した態様でセットされた後火のフィールドでリセット
される。このリセットは制御回路３９の入力端子９７に
ある信号、即ちＶパルス）の後８１ＩＨ′パルスで行な
われる。このようにしてフィールドメモリ１２５及び１
２７はＶパルスの後第８のＨ′パルスでスタートし、８
０８ライン期間において交互に書き込まれる。

書き込みライン期間の数は書き込まれるべき７１・：イ
ールドのライン数とａ出立であるから、フィールドの長
さが８０８ライン期間よりも短かい場合に。

一方のフィールドメモリが依然として書き込まれつつ、
他方のフィールドメモリも書き込まれるということが生
じ得る。その場合、各フィールトメ）Ｘモリの全部のオ
Ｕ用できる読み出し期間は１フイ一ルド期間より短かく
なる。

どちらのフィールドメモリが読み出されるかは、Ｄフリ
ップ７０ツブ１８７の出力端子１８５から出力され、読
み出しスイッチ１８９の入力端子　−リ。

１８８に加えられる信号により決まる。Ｄフリッ１プ７
０ツブ１８７のクロック信号入力端子１８９は制御回路
３９の入力端子９７に接続され、Ｄ入力端子１９１はＤ
フリップフロップ１７７の出カ゛端子１７５に接続され
る。

この結果、Ｄ７リツプ７０ツブ１８７は２分周器１７１
の出力端子１６９に信号が出力された後１３１１　Ｈ’
パルスを生ずる信号を出力Ｔる。従って、メモリに読み
出しスイッチＩＪ１９の位置が書き込まれた直後に令書
き吟まれたばかりのメモリ１２５１・・又は１２７を読
み出Ｔことができるようになる。

次にこのメモリは読み出しスイッチ１８９の出力端子１
９Ｂ又は１９５を介して再度書き込まれ、第１の読み出
し動作が完了した後に反復して読み出せるようにする。

従って、出力導線１４８にあする変換された信号では、
′フィールド数が入力端子１にある変換しようと思う信
号に対して２倍になる０ 上述したように、メモリの書き込み動作の持続時間は変
換しようと思う信号のフィールド期間よ、。

り長くなることがあり、従って２回の読み出し動１作に
対し、Ｉより少ないフィールド期ｒＭ７が残ることがあ
る。そｎ故、とられたメモリの長さ及びメモリの長さよ
り短かいか又は対応゛ｆる、変換′ｆべき各フィールド
内で処理されるラインの予想され−る最少数に対し、読
み出しクロック周波数は書き込みクロック周波数の２倍
よりも僅かに高く選ぶ必要がある。今の場合は８３個の
１６＃目の因子を選んである。これは間車な方法で行う
ことができる。蓋し、読み出しクロック信号発生器５１
はＩｌｌ自走している力）らである。このようにして、
この変換回路はフィールド当りのライン数がどのような
ものであってもオリ用できる。

第２図に詳細に示Ｔ補正回路７９は、フィールド当りの
ライン数が異なる場合に、関連Ｔるテレ１゜ビジョン画
像が飛び越し又は非飛び越しのいずれテアれ、変換され
たテレビジョン信号に対″ｆる同期信号を作り、従って
変換されたテレビジョン信号を用いて表示される画像の
フィールドの相互垂直位ｆｆｆが変換しようと思うテレ
ビジョン信号の画２．。

（ｌ　９　） 像のフィールドの相互垂直位置に対応ｆるように１ｆる
ことを目的とｆる〇 第２図では補正回路の入力端子と出力端子とにｌ第１図
と同じ符号を与えている。この補正回路は測定回路２０
１と結合回路２０Ｂとを具える。

測定回路２０１では入力端子１０１が計数回路２０７の
計数信号入力端子２０５に接続され、入力端子１０３が
計数回路２０７のスターティング信号入力端子２０９に
接続されている。

計数回路２０７は複数個のカウンタを具え、こ１・・れ
らのカウンタに入力端子２０５に入ってくるＨｔ数倍信
号与えられる。第１のカウンタをスターティング信号入
力端子２０９に与えられる信号によりスターティング位
置に調整し、次にゼロ迄カウントダウンし、次に第２の
カウンタがスターティｌフグ位置をとり、ゼロ迄カウン
トダウンし、その後で停止し、この結果、次にｍ８のカ
ウンタがそのスターティング位置に調整され、カウント
ダウンされる等々０ 計数回路２０７はいくつかの出力端子２１１　、　、、
、。

（２０） ２１８．２１５．２１７及び２１９を有Ｔるが、１これ
らの出力端子には夫々■パルスの開始後第８゜第６７、
第１８０．第２５９及び第３１１番のＨ’パルスの時順
次にパルスが現われる。計数回路２０７の出力端子２１
１　、２１７及び２１９は夫・々補正回路の出力端子８
７．９１及び８９に接続される。

計数回路２０７の出力端子２１８及び２１５は夫々セッ
ト−リセットフリップフロップ２２．５及び２２７の入
力端子２２１及び′２２３に接続さ事いる。セット−リ
セットフリップフロップ２２５及び２２７の他方の入力
端子２２９及び２３１はいずれも補正回路の入力端子１
０８に接続Ｔる。セット−リセットフリップ７０ツブ２
２５及ヒ２２７の夫々の出力端子２８３及び２８５は夫
々カラン１）り２４１の計数方向信号入力端子２８７及
び計数指令信号入力端子２３９に接続−ｆる０カウンタ
２４１の計数信号入力端子２４８は分周器２４７の出力
端子２４５に接続する。分周器２４７の入力端子２４９
は補正回路の入力端子７７から読み−・１゜出しクロツ
ク信号を受は取る。

分周器２４７は８８で除算する。耽み出しクロック信号
の周波数がここで選択された１　８　ＭＨｚの書が込み
クロック周波数の３８Ｘ１６倍であれは、カウンタ２４
１の計数ｆＮＮ大入力端子４８でのＪｊ数倍信号周波数
１．Ｉ　ＭＨｚである。

カウンタ２４１は入力端子１０１３に接続されたリセッ
ト入力端子２４４を有し、このリセット入力端子に垂直
同期信号Ｖが与えられる。

カウンタ２４１の計数指令信号入力端子２８０・、。

はフリップフロップ２２７の出力端子２８５から垂直同
期信号Ｖの１ｊｌＷ始時点から補正回路の入力端子１０
１に１ｆｌ１１個の信号パルスＨ′が生起し終る迄延在
Ｔる計数期間毎にカウンタ２４１を動作させる信号を受
は取る。

カウンタ２４１の計数方向信号入力端子２８７はフリッ
プフロップ２２５の出力端子２８８カ）ら信号を受は取
り、この信号に応答してカウンタ２４１が垂直１−期信
号Ｖの開始時点力）ら補正回路の入力端子１０１に６７
個の信号パルスＨ′が生起し終る迄カウントアツプを開
始し、その後でカラ１ンタ２４１はカウントダウンする
○ 入力端子２８７，２８９及び２４・４に加えられる１３
号に応答してカウンタ２４１はその入力端子２４８に加
兄られる信号の期間の数をカウントア・ツブしたりカウ
ントターランしたりし、各計数期間が完了した後、この
カウンタは垂直同期信号Ｖの開始後第８番目のＨ′パル
スが生起した瞬時の目安となる最終位置になる。この瞬
時は直接測定することはない。蓋し、発振器２５（第１
図参照〕の１．。

位相制御が未だ安定していないため第８４目のＨ′パル
スの位置がしはしは過度に不安定になるためである。こ
の不安定性の影響は上述した計数モードにより除去され
る。

各計数期間の終′了後、カウンタ２４１の出力端１・子
の組２５１にカウンタ２４１の最終位置が得られる。こ
の最終位置は、例えは、Ｄフリップフロップから成るメ
モリ回＠２５５の入力端子の組２５８に与えられ、垂直
同期信号Ｖの開始後２５９Ｈ’パルスの時メモリ回路２
５５に入る。この時計１゜（２３） 数回路２０７の出力端子２１７から出力さｎた信１号が
メモリ回路２５５の書き込み信号入力端子２５７に与え
られる。次にこの最終位１ａは変換しようと思うテレビ
ジョン信号の１フイ一ルド期間、従って変換されたテレ
ビジョン信号の２個の同期信号が生ずる期間メモリ回路
２５５の出力端子の組２５９に存在する。

メモリ回路２５５の出力端子の組２５９はカウンタ２６
８の計数位置入力端子の組２６１に接続Ｔる。カウンタ
２６８の計数信号入力端子２６４１・・には１６分周器
２６６の出力端子２６５から信号が加えられる。１６分
周器２６６の入力端子は測定回路２０１の入力端子７７
に接続Ｔる。カウンタ２７１の出力端子２６９から書き
込み信号入力端子２６８へ書き込み信号が与えられる０
カウン１り２７’ｌの計数信号入力端子２７２は補正回
路の入力端子８８に接続し、従って信号Ｈ２ヲ受は取る
０カウンタ２７１は８０８カウンタであり、ＯＲゲ−１
２７７の出力端子２７５から入力ψ、ｌｆＪ子２７３に
加えられる信号に応答してゼロ位置からスター、。

（２４） トと■る。ＯＲゲ−’）２７７の一方の入力端子２７９
は計数回路２０７の出力端子２１９に接続１−る。

計数が開始された後、カウンタ２７１は入力端子２７２
に加えられる８０８個のＨ２パルスを計数し。

その後で再度ゼロ位置で停止する。

〇Ｒゲー１−２７７の他方の入力端子２８１はスリース
ケーラ２８５の出力端子２８８に接続Ｔる。

スリースケーラ２８５の入力端子２８７には、カウンタ
２７１がスタートする度毎にカウンタ２７１の出力端子
２８９からパルスが入ってくる。ＩＩスリースケーラ２
８５はこれらのパルスの中で各８爵目のパルスを阻止し
、カウンタ２７１は読み出しサイクルにおいて一回目は
ＯＲゲート２７７の入力端子２７９の信号により、二回
目はＯＲゲート２７７の入力端子２８１の信号によりス
ター）　Ｔ　”る０ カウンタ２７１が計数を終了する前の各２０ライン期間
毎にカウンタ２７１はその出力端子２６９から信号を供
給し、この信号がカウンタ２６８の書き込み信号入力端
子２６８を介してこのカラン２・・り２６８の位置をメ
モリ回路２５５の出力端Ｐの１組２５９に生起ｆる位置
に等しく「る。この位置をＴで表わｆ。

カウンタ２７１がスタートすると、カウンタ２６８も位
ｆｉｌＴでスタートし、その入力端子２６４に加えらｎ
る信号の周波数に応答してその最終値Ｍに達Ｔる迄計数
し続け、その後で停止１゛る０目ｑ述したように、変換
しようと思うテレビジョン信号の変換Ｔべきフィールド
の垂直同期ｉｎ号に対Ｔる水平同期パターンの位置によ
り決まる。

カウンタ２６８が動作Ｔる時間は（Ｍ−Ｔ）に比例Ｔる
。値Ｍに対応するカウンタ２６８の最大動作速度は、例
えば、変換されたテレビジョン１８号のライン期間より
多少長く、例えは４マイクロ秒に選ぶ。今度はカウンタ
２６８の出力端子８１１に現われる垂直同期信号ｖ２の
位置が、カウンタ２７１の出力端子２６９とカウンタ２
６３の入力端子２６８とを介してカウンタ２６８のスタ
ート瞬時を決める水平同期信号Ｈ２に対Ｔる（Ｍ−Ｔ）
に比例Ｔる。変換されたテレビジョン信号内の同期１゜
１３号の周波数に対する整置はカウンタ２４１の人１力
端子２４３における周波数とカウンタ２６８の入力端子
２６４における周波数の比重により得られるＯ Ｍの選択のため、水平及び垂直同期信号の変換−・され
たフィールド内での位置が変換しようと思う対応ｆるフ
ィールド内での位置に対して一定の差を有−ｆることか
ある。しかし、こしは変換されたプレビジョン１．１号
の表示には影響しない。

この結果、補正回路の出力端子８１には変換さｌ・・れ
たテレビジョン信号用の垂直同期信号が生ずるが、これ
は水平１ｉ７Ｊ期信号Ｈ２、従って変換回路の出力１Ｍ
１４８に現われる読み出されたテレビジョン信号に対し
て、変換しようと思うテレビジョン信号の垂直同期信号
Ｖのこのテレビジョン信号の１−水平同期信号Ｈに対Ｔ
る位置と結合された位置にある。

第３図では対応Ｔる要素には前の図面と同じ符号ｔ−付
しである。それらの説明については前の四面を参照さｎ
たい。

（２７Ｉ 異なる点は５カウンタ５９の入力端子５７が読み出しク
ロック信号発生器５１の出力端子５８に接続されておら
ず、前止回路７９の出力端子Ｓｏｌに接続されているこ
とである。この出力端子８０１・はスイッチ３０３を介
して補正回路７９の入力端子７７に接続Ｔる。他の点で
もこの補正回路７９の構造は第２図の補正回路の構造と
異なるが、この補正回路７９は第４図に示Ｔ。

第４図でも対応する要素には前の図面と同じ付１・・号
を付してあり、そｎらの説明については前の図面を参照
されたい。

測定回路２０１が第２図の測定回路と異なる点は、計数
回路２０７が出力端子２１１．２１７及び２１９以外に
他の出力端子を有しないことと、］計敵方向信号及び計
数指令信号がカウンタ２４１に加えられないことと、こ
のカウンタ２４１の計数信号入力端子２４８がパルス発
生器４０８の出力端子４０１に接続されていることとで
あり、このパルス発生器４０８は、平均して、書き込み
り、。

（２８） ロック信号発生器２５と同じ周波数でパルスを発１生ｆ
る。加えて、このパルス発生器４０８の出力端子４０１
は周波数及び位相検出器４０７の一つの入力端子４０５
に接続されており、この周波数及び位相検ｔＰｒ器４０
７のもう一つの入力端子４０９・は補正回路の入力端子
１０１に接続されており、出力端子４１１は制御信号を
パルス発生器４０８に加える。周波数及び位相検出器４
０７の時定数は大きく、従って、書き込みクロック信号
発生器２５の制御ループの時定数が小さく選ばれており
、１１・水平同期信号の周波数の変化に迅速に追従でき
るようになっている時、パルス発生器４０８により生ず
る信号の周波数は信号Ｈ′の２個のパルス間の期間にお
いてあまり変化しない。

垂直同期パルスがスター）−ｆる度毎に、カラン１１り
２４１はそのゼロ位置から計数を開始し、その出力端子
の組２５１から計数位置２表わす信号を出力する。計数
回路２０７が２５９個の水平同期信号パルスＨ′を計数
した瞬時に、この計数回路２０７はその出力端子２１７
から１個のパルスを、１゜メモリ回路２５５の入力端子
２．５７に与え、これ゛に応答してメモリ回路２５５が
カウンタ２４１の位置を蓄わえ、その出力端子の組２５
９で利用できるようにＴる。

カウンタ２４１はモジュロ−４Ｎカウンタの形態とする
が、ここでＮは書き込みクロック周波数と水平同期信号
周波数との間の比率上表わ°ｆｏこの結果、垂直同期パ
ルスの開始に対ｆる第２５９番目のＨ′パルスからの時
間間隔を垂直同期パルスの開始に対Ｔる第８番目のＨ′
パルスからの時ｉ［１ｉｆｔ・隔に変換するのに加算処
理や減算処理を行なう必要はなくなる。モジュロ−４Ｎ
計数動作のため、そｎに必要な２５６回のＨの減算処理
は既に行なわれ終っている。蓋し、２５６が４で除算で
きるからである。

斯くして、メモリ回路２５５の出力端子の組２５９から
供給される計数位置は垂直同期パルスの開始と第８番目
のＨ′パルスとの間の時間間隔の目安となる。

変換されたテレビジョン信号の垂直同期信号Ｖ、・・は
カウンタ２６３の書き込み信号入力端子２６８１に加え
られる。以後この変換されたテレビジョン信号がどのよ
うにして生ずるかを説明Ｔる０前述したところに応答し
てメモリ回路２５５の出力信号の組は入力端子の組２６
１を介してカウンタ　・２６８に移される。カウンタ２
６３は、こｎに応答して、その出力端子４１８から信号
を供給し、この信号がスイッチ３０３の入力端子４１５
に加えられ、これによりスイッチ３０８がＩＪｆＪ　＜
　ｏカウンタ２６８はその計数信号入力端子２６４に加
えｌ＋１られる絖み出しクロック信号に応答して以後そ
のゼロ位置にリセットされる。これは変換されたテレビ
ジョン信号の垂直同期信号に対Ｔる水平同期信号の位置
が変換しようと思うテレビジョン信号の位置に対応Ｔる
一時に到達Ｔる。次にスイッチ！−３０３が閉成され、
これにより読み出しサイクルがスタートし、変換された
テレビジョン信号用の水平同期信号Ｈ２の生成もスター
トシ、この生成動作はカウンタ５９を介して変換された
テレビジョン信号と結合させられる。　　　　　　　　
　　−・１゜（３１） 変換されたテレビジョン信号用の垂直同期信ｔ゛ｖ２は
次のようにして生成さｎる。補正回路の入力端子８８か
ら入ってくる水平同期信号■（２は８０８を計数Ｔるカ
ウンタ４１９の入力端子４１７に加えらｎる。このカウ
ンタ４１９は斗き込みサイクルの終りにおいて生ずる、
計数回路２０７の出力端子２１９から出力され、入力端
子４２１に加えられる信号によりゼロにリセットさｎる
。この信号はまたブロッキング回路４２５の入力端′ｆ
４２３にも加えらｎる。このブロッキング回路４２５は
１・・その出力端子４２７から入力端子４２８に信号が
生じ、カウンタ４１９の出力端子４３１に接続さｎてい
る入力端子４２９に信号が初めて生じた時パルスを出力
ｆる。カウンタ４１９の出力端子４３１はメモリ回路１
２９のメモリの一つの読み！・出しサイクルが完了した
時パルスを供給リーる０このようにして、ブロッキング
回路４２５のｉ８１の読み出しサイクルの、略りにおい
て第１のパルスだけを通し、第２のパルスな駆出す−る
。

この結果、メモリ回路１２９のメモリの一つの、。

（８２） 書き込みサイクルが終了し、第１の読み出しサイ１クル
が終了した時ブロッキング回路４２５の出力端子４２７
にパルスが生ずる。こｎらのパルスはカウンタ２６８の
読み出し１目号入力端子２６８に加えられるだけでなく
、補正回路の出力端子８１−・にも与えられる。

補正回路の出力端子８５は８迄計故ｆるカウンタ４８３
の出力端子４３９に接続ｒる。このカウンタ４８８のリ
セットのリセット入力端子４８５は計数回路２０７の出
力端子２１９に接続し、計（・・数信号入力端子４８７
はカウンタ４１９の出力端子４８１に接続Ｔる。カウン
タ４３３は２個の読み出しサイクルの間だけ出力端子４
３９から論理１信号を出力゛「る０従って、メモリ回路
１２９のメモリの３回目の読み出し動作は行うことがで
き１３ない。

表示装置用の垂直時間４１１１１回路は直流結合形でな
ければならない。蓋し、Ｍｌと第２のフィールド偏向の
スタートの間の時間間隔と、第２と第８のフィールド偏
向のスタートの間の時間間隔とに、２．。

上述した回路では差が生ずる力）らである。　　　　□
これらの差は僅かながら輝やいたフリッカを生ずるが、
このフリッカは第５図に示す回路を用いることにより小
さくｆることかできる。なお、この第５図の回路は第１
図及び第２図に示した変換回路に適したような構造にな
っているが、第８図及び第４図に示した変換回路で用い
ることもできるＯ 第５図で、はぼ等距離の垂直同期信号を得るために使用
される回路の入力端子５　、１０８　、２８９．・・９
１及び出力端子２８１には第１図及び第２図に示した回
路での対応Ｔる点と同一の符号を付しであるが、こわら
の点では同じ信号が生ずる。第２図に示した回路はスリ
ースケーラ２８５の出力端子２８８とＯＲゲート２７７
の入力端子２８１との自問の接続が除かれている点で修
正されている。ここでは、この入力端子２８１は第５図
に示した回路全体の出力端子２８１に接続されている。

第５図に示した回路はその出力端子２８１力）らフィー
ルドメモリの第２番目の読み出し動作のス、。

タート信号を供給する。このスタート信号は第１１の読
み出し動作のスタートと次の書き込み動作のスタートと
の間の中間で生ずる必要がある。こｎはカウンタ５０８
の出力端子５０１から得られるが、このカウンタ５０８
の長さは変換回路がそｎ・に会せて設計されている標準
フィールド長の半分に対応させる。今の場合カウンタ５
０３は１５６カウンタである。

カウンタ５０３は書き込み動作の終了を示すパルスと、
変換すべきフィールドの終りを示すバルト・スとの最初
のものでスタートするが、これらのパルスは夫々入力端
子２８９及び１０８で生じ、こｎらの２個のパルスの間
の期間では半分の速度で動作する。

このカウンタ５０８はスイッチング自在の分周ｌ器６０
９の出力端子５０７から得られ、入力端子５０５に加え
られる計数信号で制御さｎる。スイッチング自在の分周
器５０９はその入力端子５１１に加えられるスイッチン
グ信号に応答して１又は２で除算することができる。こ
のスイッチング自、４゜（８５） ５１５の出力端子に接続する。ＡＮＤゲート５１５の一
方の入力端子は入力端ｆ５から水平同期信号Ｈを受は取
る。ＡＮＤゲート５１５の他方の入力ηＩＭ子はＯＲゲ
ート５１７の出力端子に接続する。

このＯＲゲート５１７の一方の入力端子はフリップ７０
ツブ５２１の出力端子５１９に接続され、他方の入力端
子はフリップフロップ５２５のｔＢ　刃端子５２３に接
続される。

フリップフロップ５２１は入力端子１０８に接１・・続
されているセット入力端子５２７でホ直同期信号Ｖを受
は取る。他方フリップフロップ５２５の入力端子２８９
に接続されているセット入力端子５２９には書き込み終
了信号が加えられる。

フリップ７０ツブ５２１及び５２５の夫々のり１セツト
入力端子５３１及び５８８は入力端子９１に接続する。

また、カウンタ５０８の書き込み信号入力端子５８４も
入力端子９１に接続する。この結果、フィールドメモリ
の書き込み動作が終了する少し前に、フリップフロップ
５２１及び５２５　、、。

（８６） がリセットさｎ、カウンタ５０８が位置１５５に１調整
される。

フリップフロップ５２１及び５２５の出力端子５１９及
び５２８はＡＮＤゲート５８５の２個の入力端子に接続
し、ＡＮＤゲート５８５の出力端子を・スイッチング自
在の分周１５０９のスイッチング信号入力端子５１１に
接続する０ 入力端子１０８又は２８９から入る２個のパルスの第１
のものはフリップフロップ５２１及び５２５の一方をセ
ットし、ＯＲゲート５１７がＡＮＤ吃１ゲート５１５が
水平同期パルスＨをスイッチング自在の分周器５０９の
入力端子５１８に通せるようにする。次に分周器５０９
は２で除算する。蓋し、ＡＮＤゲート５８５が未だ導通
していないからである。次にカウンタ５０８はその半分
の速度で１−・カウントターランする〇 次に、入力端子１０８又は２８９から入ってくる次のパ
ルスの一つでフリッププロップ５２１及び５２５の他の
一つがセットされると、ＡＮＤゲート５３５はＢ号をス
イッチング自在の分周器５０９コ・・のスイッチング信
号入力端子５］］に通し、この分周器が１で除算し、カ
ウンタ５０８がその正規の速度でゼロ迄カウントダウン
し、次にその出力端子２８１から所望の信号を出力し、
その後で停止する。

明らかに、所望羨あらば、異なる長さ又は異なるタイプ
のフィールドメモリヲ直列にして用いることができる。

但し、回路の他の部分がそれに適合させられているもの
とする。

読み出しクロック信号発生器５１は周波数が安１．。

足な信号を出力しなけれはならず、それ故自走形とする
と好適である。また、所望とあらば、高き込みクロック
信号発生Ｂｇ又は周波数同期１ガ号に対する周波数結合
を用いることもできる。但し、これはこの結合が読み出
しクロツク１Ｂ号発生器の周。

波数が十分安定に保てるような性質のものである場合で
ある。

測定回路２０１のカウンタ２４１でＪ１゛致された信号
の周波数は、実施例に示したように、膚な込みクロック
信号周波数又は読み出しクロック信号、。

周波数に結合させることができるが、代りに、所１望と
あらけ、このクロック１９号周波数と独立に選ぶことが
できる。但し、安定度は十分で、その周波数は十分高く
、表示されたフィールド内で目に見える位置の変化が生
じないようにする必要がおる０ 第４図に示した測定回路２０１では、モジュロ−４Ｎカ
ウンタ２４１を用いている。しかし、所望とさらは、Ｘ
＞％とじて、モジュロ−ＸＮカウンタを用いることもで
きる。この場合はその計数期、、。

間はライン周期の％を越える。

【図面の簡単な説明】

第１図は本発明に係るフィールド数変換回路の一実施例
のブロック図、 第２因は第１図に示した実施例の補正回路のブ１０ツク
図、 第３図は本発明に係るフィールド数変換回路のもう一つ
の実施例のブロック図、 第４図は第８図に示した実施例の補正回路のブロック図
、　　　　　　　　　　　　　　　　　・・第５図は第
１図及び第２図のフィールド数変換・回路で表示同期信
号の一層一様な位置を得るための回路のブロック図であ
る。 １・・分離回路の入力端子　８・・・分離回路５・・・
水平同期信号の出力端子 ７・・・垂直同期信号の出力端子 ９・・・変換しようと思うテレビジョン信号の出力端子
１１・・・周波数及び位相検出器の入力端子１３・・・
周波数及び位相検出器 １５・・・周波数及び位相検出器のもう一つの入力端子
　　、、。 １７・・・分周器の出力端子 １９・・分周器（カウンタ〕 ２１・・・分周器の入力端子 ２３・・・書き込みクロック信号発生器の出力端子２５
・・・書き込みクロック信号発生器２７・・・制御１ｄ
号入力端子 ２９・・・カウンタ１９の出力端子 ８１　・・・　　　　　　　　　　　〃８８・・・フリ
ップフロップ ８５・・・フリップフロップの出力端子＋　３９　１ ８７・・・１ｌｊｌｌ　４回路の入力端子３９・・制御
回路 ４１・・制ｉｉ＃回路の入力端子 ４８　・・・　　　　　　　　　〃 ４５　・・・　　　　　　　　　〃 ４７・・・スイッチ ４９・・・スイッチの出力端子 ５１・・・読み出しクロック信号発生器５８・・・読み
出しクロック信号発生器の出力端子５５・・・制御回路
の入力端子 ５７・・・カウンタの入力端子 ５９・・・カウンタ ６１・・・カウンタの出力端子 ６３　・・・　　　　　　　　　〃 ６５　・・・　　　　　　　　　〃 ６７・・・フリップフロップ ６９・・・フリップフロップの出力端子７１・・・制御
回路の入力端子 ７２・・・ＡＮＤゲート ７８・・・スイッチ （４０） ７５・・・スイッチの出力端子 ７７・・補正回路の入力端子 ７９・・・補正回路 ８１・・・補正回路の出力端子 ８８・・・補正回路の入力端子 ８５・・・補正回路の出力端子 ８７　・・・　　　　　　　　　〃 ８９　・・　　　　　　　　　　〃 ９１　・・・　　　　　　　　　〃 ９８・・・制御回路の入力端子 ９５　・・・　　　　　　　　　〃 ９７　・・・　　　　　　　　　　〃 ９９　・・・　　　　　　　　　〃 １０１・・・補正回路の入力端子 １０８　　・・・　　　　　　　　　〃１０５・・・第
１の書き込みスイッチの入力端子１０７・・・第１の書
き込みスイッチ １０９・・・第２の書き込みスイッチの入力端子１１１
・・・第２の書き込みスイッチ １１３・・・第１の書き込みスイッチの他方の入力端子
１１５・・第２の書き込みスイッチの他方の入力端子１
１１７・・第１の書き込みスイッチの出力端子］１９・
・・第２の書き込みスイッチの出力端子１２１・・・第
１のフィールドメモリの入力端子１２８・・・第２のフ
ィールドメモリの入力端子１２５・・・第１のフィール
ドメモリ １２７・・・第２のフィールドメモリ １２９・・・メモリ回路 １３１・・第１のフィールドメモリの出力端子１３３・
・・第２のフィールドメモリの出力端子１８５・・・読
み出しスイッチの入力端子］Ｊ７　　・・・　　　　　
　　　　　　　　〃１８９・・・読み出しスイッチ １４１・・・読み出しスイッチの出力端子１４３・・変
換回路の出力導線 １４５・・・読み出しスイッチの入力導線１４７・・第
１のフィールドメモリのクロック信号入力端子１４９・
・・第２のフィールドメモリのクロック信号入力端子１
５１・・・第１の書き込みスイッチの出力端子１５８・
・・読み出しスイッチの出力端子（４８） １５５・・・第２の書き込みスイッチの出力端子　　　
□１５７・・・読み出しスイッチの出力端子１５９・・
・第１の書き込みスイッチのスイッチング信号入力端子
１６１・・・第２の書き込みスイッチのスイッチング信
号入力端子１６８・第１の書き込みフリップフロップ１
６５・・・第２の書き込みフリップフロップ１６７・・
・切り換えスイッチ １６９・・・２分周器の出力端子 １７１・・・２分周器 １７８・・・切り換えスイッチ １７５・・・Ｄフリップ７０ツブの出力端子１７７・・
・Ｄフリップフロップ １７９・・・Ｄフリップ７０ツブのクロック信号入力端
子１８１・・・ＤフリップフロップのＤ入力端子１８８
・・・読み出しスイッチの入力端子１８５・・・Ｄフリ
ップフロップ１８７の出力端子１８７・・・Ｄフリップ
フロップ １８９・・・Ｄフリップフロップのクロック信号入力Ａ
Ｍ子１９１・・・ＤフリップフロップのＤ入力端子１９
８・・・読み出しスイッチの出力端子（４４） １９５・・読み出しスイッチの出力端子２Ｃ）１・・・
測定回路 ２０３・・結合回路 ２０５・・・計数信号入力端子 ２０７・・計数回路 ２０９・・スターティング信号入力端子２１１・・・８
Ｉ数回路の出力端子 ２１８　・・・　　　　　　　　　〃 ２１５　　・・・　　　　　　　　　〃２１７　・・・
　　　　　　　　　〃 ２１９　　・・・　　　　　　　　　〃２２１　　フリ
ップ７０ツブ２２５の入力端子２２３・・・フリップ７
０ツブ２２７の入力ｉ子２２５・・・セット−リセット
フリップフロップ２２７・・・　　　　　　　　　〃 ２２９・・・フリップフロップ２２５の他方の入力端子
２８１・・・フリップフロップ２２７の他方の入力端子
２３８・・７リツプ７０ツブ２２５の出力端子２８５・
・・フリップフロップ２２７の出力端子２８７・・・＃
数方向信号入力端子 ２８９・・・計数指令信号入力端子 ２４１・・・カウンタ ２４８・・・＃数信号入力端子 ２４４・・・リセット入力端子 ２４５・・・分周器の出力端子 ２４７・・・分周器 ２４９・・・分周器の入力端子 ２５１・・・カウンタ２４１の出力端子の組２５８・・
・メモリ回路の入力端子の組２５５・・・メモリ回路 ２５７・・・書き込み信号入力端子 ２５９・・・メモリ回路の出力端子の組２６１・・・計
数位置入力端子の組 ２６８・・・カウンタ ２６４・・・計数信号入力端子 ２６５・・・１６分周器の出力端子 ２６６・・・１６分周器 ２６７・・・１６分周器の入力端子 ２６８・・・書き込み信号入力端子 ２６９・・・カウンタ２７１の出力端子２７１・・・カ
ウンタ ２７２・・・計数ｆａ号大入力端 子７８・・・カウンタ２７１の入力端子２７５・・ＯＲ
ゲートの出力端子 ２７７・・・ＯＲゲート ２７９・・ＯＲゲートの一方の入力端子２８１・・ＯＲ
ゲートの他方の入力端子２８８・・・スリースケーラの
出力端子２８５・・スリースケーラ ２８７・・・スリースケーラの入力端子２８９・・・カ
ウンタ２７１の出力端子３０１・・補正回路の出力端子 ３０８・・・スイッチ ４０１・・・パルス発生器の出力端子 ４０８・・・パルス発生器 ４０５・・・周波数及び位相検出器の入力端子４０７・
・・周波数及び位相検出器 ４０９・・・周波数及び位相検出器のもう一つの入力端
子４１１・・・周波数及び位相検出器の出力端子４１８
・・カウンタ２６８の出力端子　　　　　　　４．１（
４７） ４１５・・スイッチ８０８の入力端子 ４１７　　カウンタ４１９の入力端子 ４１９・・カウンタ ４２１・・・カウンタ４１９の入力端子４２８・・ブロ
ッキング回路の入力端子４２５・・・ブロッキング回路 ４２７・・・ブロッキング回路の出力端子４２９・・・
ブロッキング回路の入力端子４８１・・・カウンタ４１
９の出力端子４８８・・・カウンタ ４８５・・・カウンタ４８８のリセット入力端子４８７
・・・カウンタ４３８の計数信号入力端子４３９・・・
カウンタ４８８の出力端子５０１・・カウンタ５０８の
出力端子 ５０８・・・カウンタ ５０５・・・カウンタ５０３の計数１ｄ号入力端子５０
７・・・分周器の出力端子 ５０９・・・スイッチング自在の分Ｒ器５１１　・分周
器のスイッチング信号入力Ｉ４１−ｉ・５１８・・・分
周器の入力端子 ｆｉ１５・・・ＡＮＤゲート ５１７・・・ＯＲゲート ５１ｆｌ・・・プリップ７０ツブ５２１の出力端子５２
１・・・フリップフロップ ５２８・・・フリップフロップ５２５の出力端子５２５
・・・フリップフロップ ５２７・・・プリップ７０ツブ５２１のセット入力端子
５２９・・・フリップフロップ５２５のセット入力端子
５３１・・・プリップ７０ツブ５２１のリセット入力端
子５３３・・・フリップフロップ５２５のリセット入力
端ト５３４・・・カウンタ５０８の書き込み言置入力端
子５３５・・・ＡＮＤゲー　ト。 特許出願人　　エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン 、・１″″〉 代理人弁理士　　杉　　村　　暁　　秀ｌ゛゛・／ （４８（ 第１頁の続き ＠発明者　　マルセリヌス争ヨセフ・ヨハンネス・コル
ネリウス・アンネハ ルン オランダ国５６２１ベーアー・アイ ンドーフエン・フルーネヴアウ ツウエツハ１ ０発　明　者　アントニウス・ヘントリクス・フベルト
ス・ヨゼフ・ニーレセ ン オランダ国５６２１ベーアー・アイ ンドーフエンーフルーネヴアウ ツウエツハ１

Claims (1)

1. 【特許請求の範囲】 １　第１のフィールド周波数を有１゛る変換しようと思
   うテレビジョン信号′ｆｔ第２のフィールド周波数を有
   Ｔる変換されたテレビジョン信号に変換するために、中
   に各フィールド毎に変換しようと思うテレビジョン信号
   を粛き込むためのフィールドメモリ回路と、変換された
   テレビジョン信号の水平偏向周波数に周波）・・数結合
   されている読み出しクロック信号発生器と、メモリ回路
   の書き込みと読み出しとを制ｆＩＴる制御回路と、変換
   されたテレビジョン信号に対する表示同期信号を得るた
   めの回路と、各フィールド毎に、関連＋ｌｌｌ１像内の
   変換□しようと思うテレビジョン１貞号の位置に従って
   、関連ｌＩ！ｌＩ像内の変換されたテレビジョン１イ号
   の対応する位置を得るための補正回路とを具えるフィー
   ルド数変換回路において、補正回路（７９）が各フィー
   ルドにおいて変換し・ようと思うテレビジョン信号のフ
   ィールド同１期信号と、ｌ［！ＩＩ像の関連フィールド
   内での成る位置に対応Ｔる瞬時との間の時間間隔を測定
   し、この時間間隔を適切に結付回路（２０８）に移し、
   変換されたテレビジョン信号の読み出し動作の開始と表
   示同期信号との間の結合を与え、変換されたテレビジョ
   ン信号のフィールド内での垂直及び水平同期信号と、変
   換されたテレビジョン信号の相互位置が、変換しようと
   思うテレビジョン信号のフィールド・・・力）らフィー
   ルドへと変ってもほぼ一定のずれを除いて、変換しよう
   と思うテレビジョン信号の対応するフィールド内での垂
   直及び水平同期信号と、変換しようと思うテレビジョン
   信号との相互位置に対応Ｔるように構成した１ことを特
   徴とＴるフィールド数変換回路。 ２、読み出しクロック信号発生器（５１）が同期をとら
   れていないことを特徴とする特許ｄｌ１７求の範凹第１
   項記載のフィールド数変換回路Ｏ＆　前記時間間隔が変
   換しようと思うテレビジ、、。 ヨン信号の１０フィン期間を越えることを特徴とする特
   許請求の範囲第１項又は第２項記載のフィールド数変換
   回路。 表　メモリ回路（１２９）が直列フィールドメモリを具
   えることを特徴とする特許請求の範・門弟１項、第２項
   又は第３項記載のフィール　＼ド数変換回路。 ５　変換しようと思うテレビジョン信号のフィールド長
   がフィールドメモリ長以下である場合に、制御回路（８
   ９）が書き込みサイクルト・の一部において同時に２個
   のフィールドメモリ（１２５，１２７）に書き込む回路
   （１７８゜１６８．１０７ｉ１６７．１６５，１１１）
   を具えることを特徴とする特許請求の範囲第４項記載の
   フィールド数変換回路。 ＆　測定回路（２０１）が、変換しようと思うテレビジ
   ョン１３号の垂直同期信号を受は取るリセット入力端子
   （２４４）と、分局器（２４７）を介して読み出しクロ
   ック信号発生器（５１）の出力端子（７７，５８）に結
   −，１゜（８） 什さｎている計数信号入力端子と５　カウンテ１イング
   アツブ及びカウンティングダウン期間を定める回路（２
   ０７，２２５，２２７）に結合されている計数指令ｆ８
   号入力端子（２，９９）及び計数方向信号入力端子（２
   ８７）とを有「るアップダウンカウンタ（２４１）を具
   えることを特徴とする特許請求の範囲前記各項のいずれ
   かに記載のフィールド数変換回路。 ？、　測定回路（２０１）がＸ＞％とし、Ｎをカウンタ
   （２４１）の計数信号入力端子（２４８）ｌ・・に加え
   られるべき計数信号の周波数と、変換しようと思うテレ
   ビジョン信号のライン周波数との間の比とした時モジュ
   ロ−ＸＮカウンタ（２４１）を具え、またこのカウンタ
   が変換しようと思うテレビジョン信号の垂直同期信１号
   を受は取るリセット入力端子（２４４）’！＃−有Ｔる
   ことを特徴とする特許請求の範囲第１項ないし第５項の
   いずれかに記載のフィールド数変換回路。 ８、　変換されたテレビジョン信号の垂直同期信・・（
   ４） 号の時間間隔をほぼ等距離にする回路を具えｌることを
   特徴とする特許請求の範囲前記各項のいずれ力）に記載
   のフィールド数変換回路。