JPS59127410A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS59127410A JPS59127410A JP58002480A JP248083A JPS59127410A JP S59127410 A JPS59127410 A JP S59127410A JP 58002480 A JP58002480 A JP 58002480A JP 248083 A JP248083 A JP 248083A JP S59127410 A JPS59127410 A JP S59127410A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- transistor
- voltage
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はカレントミラー回路に関する。
背景技術とその問題点
先ず、第1図〜第3図を参照して、従、来のカレントミ
ラー回路について説明する。第1図のカレントミラー回
路は、コレクタ・ベース間が互いに接続されたダイオー
ド構成のNPN形のトランジスタQ1と、NPN形のト
ランジスタQ2とから成り、トランジスタQ1.Q2の
各ベースは互いに接続され、各エミッタは端子T3に接
続され、その端子T3が接地等の基準電位点に接続され
る。
ラー回路について説明する。第1図のカレントミラー回
路は、コレクタ・ベース間が互いに接続されたダイオー
ド構成のNPN形のトランジスタQ1と、NPN形のト
ランジスタQ2とから成り、トランジスタQ1.Q2の
各ベースは互いに接続され、各エミッタは端子T3に接
続され、その端子T3が接地等の基準電位点に接続され
る。
トランジスタQx、Q2の各コレクタより夫々入力及び
出力端子Tx、T2が導出される。
出力端子Tx、T2が導出される。
入力端子T1からトランジスタQ1に流れ込む入力電流
を11、出力端子T2からトランジスタQ2に流れ込む
出力電流を12とする。かくすると、トランジスタQ1
.Q2の特性が等しく、そのエミッタ面積が等しければ
、人力及び出力電流If、’12は■等しくなる。トラ
ンジスタQs。
を11、出力端子T2からトランジスタQ2に流れ込む
出力電流を12とする。かくすると、トランジスタQ1
.Q2の特性が等しく、そのエミッタ面積が等しければ
、人力及び出力電流If、’12は■等しくなる。トラ
ンジスタQs。
Q2のエミッタ面積の比がN1:N2であれば、入力及
び出力電流1’1.12の比はNl:N2となる。
び出力電流1’1.12の比はNl:N2となる。
かかる1−ランリスタQ2のコレクタインピーダンスは
、トランジスタのアーリー効果により、あまり高くない
。これは電流源として好ましくないことである。そこで
、第2図に示す如く、トランジスタQ 11 Q 2
の各エミッタに夫々抵抗器Rt。
、トランジスタのアーリー効果により、あまり高くない
。これは電流源として好ましくないことである。そこで
、第2図に示す如く、トランジスタQ 11 Q 2
の各エミッタに夫々抵抗器Rt。
R2を接続すれば、抵抗器R1,、R2によりトランジ
スタQ1.02に負帰還が掛かり、温度特性及びアーリ
ー効果が低減し、これによりトランジスタQ2のコレク
タインピーダンスが高くなる。
スタQ1.02に負帰還が掛かり、温度特性及びアーリ
ー効果が低減し、これによりトランジスタQ2のコレク
タインピーダンスが高くなる。
しかし、かかるカレントミラー回路は、抵抗器RIR2
の電圧降下分だけダイナミックレンジが狭くなる。
の電圧降下分だけダイナミックレンジが狭くなる。
第2図のカレントミラー回路では、トランジスタQx
、Q2の特性が等しく、そのエミッタ面積が等しい場合
、抵抗器R1,R2の抵抗値の逆数の比を士:もとすれ
ば、入力及び出力電流11゜■2の比はN1:N2とな
る。
、Q2の特性が等しく、そのエミッタ面積が等しい場合
、抵抗器R1,R2の抵抗値の逆数の比を士:もとすれ
ば、入力及び出力電流11゜■2の比はN1:N2とな
る。
第3図のカレントミラー回路も、トランジスタQ2のコ
レクタインピーダンスを小さくしたもので、ウィルソン
カレントミラー回路と呼ばれているものである。NPN
形のトランジスタQ1.Q2の各コレクタを夫々入力及
び出力・端子T1.T2に接続すると共に、トランジス
タQ2のベースをトランジスタQ1のコレクタに接続す
る。コレクタ・ベースが互いに接続されたダイオード構
成のNPN形トランジスリス3のコレクタをトランジス
タQ2のエミッタに接続すると共に、そのベースをトラ
ンジスタQ1のベースに接続する。トランジスタQ1.
Q3の各エミッタを端子T3に接続する。
レクタインピーダンスを小さくしたもので、ウィルソン
カレントミラー回路と呼ばれているものである。NPN
形のトランジスタQ1.Q2の各コレクタを夫々入力及
び出力・端子T1.T2に接続すると共に、トランジス
タQ2のベースをトランジスタQ1のコレクタに接続す
る。コレクタ・ベースが互いに接続されたダイオード構
成のNPN形トランジスリス3のコレクタをトランジス
タQ2のエミッタに接続すると共に、そのベースをトラ
ンジスタQ1のベースに接続する。トランジスタQ1.
Q3の各エミッタを端子T3に接続する。
かかる第3図のウィルソンカレントミラーは、トランジ
スタQ2のコレクタ抵抗が大となるが、ダイオード構成
のトランジスタQ3があるために、ここで0.6〜0.
7V程度の電圧降下が生じるので、やはりそれだけダイ
ナミックレンジか狭くなる。
スタQ2のコレクタ抵抗が大となるが、ダイオード構成
のトランジスタQ3があるために、ここで0.6〜0.
7V程度の電圧降下が生じるので、やはりそれだけダイ
ナミックレンジか狭くなる。
この場合、端子T1.T2と端子T3との間の電圧は1
.4 V程度になる。
.4 V程度になる。
面、第1図〜第3図のカレントミラー回路に於いて、N
PN形トランジスリス1〜Q3をPNP形トランジスタ
に置換えても上述と同様のことが言える。
PN形トランジスリス1〜Q3をPNP形トランジスタ
に置換えても上述と同様のことが言える。
更に、第1図〜第3図のカレントミラー回路では、入力
及び出力電流11.12を大にすると、それに反比例し
てトランジスタQ2のコレクタインピーダンスが低下す
る。これを改善するには、トランジスタQ1.Q2のエ
ミッタに接続される抵抗器R1,R2の抵抗値を増大さ
せたり、トランジスタの段数を増やせば良い。しかし、
そのようにすれば、それだけダイナミックレンジが狭く
なると共に、電源電圧が高くなる。
及び出力電流11.12を大にすると、それに反比例し
てトランジスタQ2のコレクタインピーダンスが低下す
る。これを改善するには、トランジスタQ1.Q2のエ
ミッタに接続される抵抗器R1,R2の抵抗値を増大さ
せたり、トランジスタの段数を増やせば良い。しかし、
そのようにすれば、それだけダイナミックレンジが狭く
なると共に、電源電圧が高くなる。
発明の目的
かかる点に鑑み、本発明は構成簡単にして、出力インピ
ーダンスが頗る大で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を提案しようとするものである。
ーダンスが頗る大で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を提案しようとするものである。
発明の概要
本発明は、夫々のエミッタに抵抗器の接続された第1及
び第2のトランジスタを有するカレントミラー回路に於
いて、差動の第3及び第4のトランジスタを備える差動
増幅回路を設け、第3及び第4のトランジスタの各ベー
スを夫々第1及び第2のトランジスタの各エミッタに接
続し、第3及び第4のトランジスタの各コレクタを夫々
第2及び第1のトランジスタの各エミッタに接続して成
るものである。
び第2のトランジスタを有するカレントミラー回路に於
いて、差動の第3及び第4のトランジスタを備える差動
増幅回路を設け、第3及び第4のトランジスタの各ベー
スを夫々第1及び第2のトランジスタの各エミッタに接
続し、第3及び第4のトランジスタの各コレクタを夫々
第2及び第1のトランジスタの各エミッタに接続して成
るものである。
上述せる本発明によれば、構成簡単にして、出力インピ
ーダンスが頗る犬で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を得ることができる。
ーダンスが頗る犬で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を得ることができる。
実施例
以下に第4図を参照して、本発明の一実施例を詳細に説
明する。Ql、Q2は夫々PNP形の第1及び第2のト
ランジスタである。トランジスタQ1はそσベース・コ
レクタ間が接続されて、ダイオード構成とされている。
明する。Ql、Q2は夫々PNP形の第1及び第2のト
ランジスタである。トランジスタQ1はそσベース・コ
レクタ間が接続されて、ダイオード構成とされている。
トランジスタQl。
Q2の各ベースは互いに接続されている。トランジスタ
Ql、Q2の各コレクタから夫々入力及び出力端子T1
.T2が導出される。入力端子T1から流出する入力電
流をTx、出力端子T2から流出する出力電流を12と
する。トランジスタQ1のエミッタは、順次抵抗器R3
,R1を通じて端子T3に接続される。端子T3は正電
源等の基準電位点に接続される。トランジスタQ2のエ
ミッタは順次抵抗器R4,R3を通じて端子T3に接続
される。尚、抵抗器R3,R4は0Ωとなし得る。
Ql、Q2の各コレクタから夫々入力及び出力端子T1
.T2が導出される。入力端子T1から流出する入力電
流をTx、出力端子T2から流出する出力電流を12と
する。トランジスタQ1のエミッタは、順次抵抗器R3
,R1を通じて端子T3に接続される。端子T3は正電
源等の基準電位点に接続される。トランジスタQ2のエ
ミッタは順次抵抗器R4,R3を通じて端子T3に接続
される。尚、抵抗器R3,R4は0Ωとなし得る。
DAは差動増幅U路で、Qa、Qbはその差動のNPN
形の第3及び第4のトランジスタである。
形の第3及び第4のトランジスタである。
トランジスタQa 、Qbの各エミッタは夫々抵抗器R
s、R6を通じて互いに接続され、その接続点が定電流
源ISを通じて端子T4に接続される。
s、R6を通じて互いに接続され、その接続点が定電流
源ISを通じて端子T4に接続される。
定電流源Isの定電流を21oとする。端子T4は接地
等の他の基準電位点に接続される。トランジスタQa、
Qbの各ベースは夫々トランジスタQ1.Q2の各コレ
クタに接続される。トランジスタQbのコレクタは抵抗
器R1,R2の接続中点に接続される。トランジスタQ
aのコレクタは抵抗器R2,R4の接続中点に接続され
る。
等の他の基準電位点に接続される。トランジスタQa、
Qbの各ベースは夫々トランジスタQ1.Q2の各コレ
クタに接続される。トランジスタQbのコレクタは抵抗
器R1,R2の接続中点に接続される。トランジスタQ
aのコレクタは抵抗器R2,R4の接続中点に接続され
る。
ここでは、トランジスタQ1.Q2の特性及びエミッタ
面積は互いに等しく、又、トランジスタQa、Qbの特
性及びエミッタ面積は互、いに等しい。尚、抵抗器R1
〜R6の抵抗値を夫々R1〜R6で表わす。
面積は互いに等しく、又、トランジスタQa、Qbの特
性及びエミッタ面積は互、いに等しい。尚、抵抗器R1
〜R6の抵抗値を夫々R1〜R6で表わす。
次に、第4図のカレントミラー回路の動作を説明しよう
。トランジスタQ2のコレクタ電圧が若し一時的に低下
したとすると、これにより出力電流I2は増大しようと
する。かくすると、トランジスタQbのベース電圧がト
ランジスタQaのベース電圧より低くなるため、トラン
ジスタQbのコレクタ電流がトランジスタQaのコレク
タ電流より小となる。このため、抵抗器R2,R4の接
続中点の電圧が低下する。かくして、抵抗器R4の両端
電圧は一定に保たれるから、トランジスタQ2のエミッ
タ電流は一定、即ち出力電流■2は一定に保たれる。か
くして、トランジスタQ2のコレクタ電圧の変化に拘わ
らず出力電流■2は一定であるから、トランジスタQ2
のコレクタインピーダンスは略無限大となることが分る
。
。トランジスタQ2のコレクタ電圧が若し一時的に低下
したとすると、これにより出力電流I2は増大しようと
する。かくすると、トランジスタQbのベース電圧がト
ランジスタQaのベース電圧より低くなるため、トラン
ジスタQbのコレクタ電流がトランジスタQaのコレク
タ電流より小となる。このため、抵抗器R2,R4の接
続中点の電圧が低下する。かくして、抵抗器R4の両端
電圧は一定に保たれるから、トランジスタQ2のエミッ
タ電流は一定、即ち出力電流■2は一定に保たれる。か
くして、トランジスタQ2のコレクタ電圧の変化に拘わ
らず出力電流■2は一定であるから、トランジスタQ2
のコレクタインピーダンスは略無限大となることが分る
。
即ち、この第4図のカレントミラー回路では、トランジ
スタQx、Q2のコレクタ・ベース間電圧VBIiの変
化分を差動トランジスタQa、Qbを有する差動増幅回
路DAにより検出し、その変化分だけ抵抗器Rx、R2
の両端の電圧変化で補償し、抵抗器R3,R4に流れる
電流比を一定にして、出力電流■2の変化を抑えるよう
にしている。
スタQx、Q2のコレクタ・ベース間電圧VBIiの変
化分を差動トランジスタQa、Qbを有する差動増幅回
路DAにより検出し、その変化分だけ抵抗器Rx、R2
の両端の電圧変化で補償し、抵抗器R3,R4に流れる
電流比を一定にして、出力電流■2の変化を抑えるよう
にしている。
又、無駄な電圧降下分は、抵抗器Ri+ R3の直列回
路、抵抗器R2,R4の直列回路によるものだけで、し
かもこれら抵抗器の抵抗値は小さくすることができ、そ
の電圧降下分は0.8V程度である。
路、抵抗器R2,R4の直列回路によるものだけで、し
かもこれら抵抗器の抵抗値は小さくすることができ、そ
の電圧降下分は0.8V程度である。
次に、トランジスタQ1.Q2のベース・エミッタ間電
圧VBHの変化分Δ■は次式のように表わされる。但し
、R5−R6=rとする。
圧VBHの変化分Δ■は次式のように表わされる。但し
、R5−R6=rとする。
■
ΔV=11(R1+R3) +R1(10+ )r
−I2 (R2+R4) −R2(I o −−)r
”” (11(R1+R3) −12(R2+R4))
ΔV +(R1−R2) I o ”(R1+R2)
−(11r [11式に於いて、R1=R2= 1”=Rとおくと、
12 / I 1は次式のように表わされる。
ΔV +(R1−R2) I o ”(R1+R2)
−(11r [11式に於いて、R1=R2= 1”=Rとおくと、
12 / I 1は次式のように表わされる。
かくして、ΔVの如何に拘わらす一、12/Ifが一定
となり、抵抗器R3,R4の抵抗値R3゜R4の比によ
って電流11+ 12の比を決定でき、トランジスタ
Q1.Q2のコレクタ・ベース間電圧VCBの変化に拘
わらず、ベース・エミッタ間電圧VBIiは変化せず、
アーリー効果は実質的になくなり、トランジスタQ2の
コレクタインピーダンスは略無限大となることが分る。
となり、抵抗器R3,R4の抵抗値R3゜R4の比によ
って電流11+ 12の比を決定でき、トランジスタ
Q1.Q2のコレクタ・ベース間電圧VCBの変化に拘
わらず、ベース・エミッタ間電圧VBIiは変化せず、
アーリー効果は実質的になくなり、トランジスタQ2の
コレクタインピーダンスは略無限大となることが分る。
次に、第3図のカレントミラー回路に於いて、抵抗器R
3,R4の抵抗値が0Ωである場合の動作を説明する。
3,R4の抵抗値が0Ωである場合の動作を説明する。
トランジスタQ2のコレクタ電圧が一時的に低下したと
する。かくすると、トランジスタQ2のベース・エミッ
タ間電圧が低下して、トランジスタQaのコレクタ電流
が増大する。かくして、トランジスタQ2の出力電流■
2は一定に保持される。
する。かくすると、トランジスタQ2のベース・エミッ
タ間電圧が低下して、トランジスタQaのコレクタ電流
が増大する。かくして、トランジスタQ2の出力電流■
2は一定に保持される。
尚、第5図に示すように、第4図のカレントミラー回路
に於けるトランジスタQ1.Q2を夫々NPN形トラン
ジスタに、トランジスタQa 、 Qbを夫々PNP形
トランジスタに置換えることもできる。
に於けるトランジスタQ1.Q2を夫々NPN形トラン
ジスタに、トランジスタQa 、 Qbを夫々PNP形
トランジスタに置換えることもできる。
発明の効果
上述せる本発明によれば、構成簡単にして、出力インピ
ーダンスが頗る大で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を得ることができる。
ーダンスが頗る大で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を得ることができる。
又、人力及び出力電流の比も容易に可変できる。
第1図、第2図及び第3図は夫々従来のカレントミラー
回路を示す回路図、第4図及び第5図は本発明によるカ
レントミラー回路の各実施例を示す回路図である。 Ql、Q2は夫々第1及び第2のトランジスタ、R1,
R2は夫々抵抗器、Ql、Q4は第3及び第4のトラン
ジスタ、DAは差動増幅回路である。
回路を示す回路図、第4図及び第5図は本発明によるカ
レントミラー回路の各実施例を示す回路図である。 Ql、Q2は夫々第1及び第2のトランジスタ、R1,
R2は夫々抵抗器、Ql、Q4は第3及び第4のトラン
ジスタ、DAは差動増幅回路である。
Claims (1)
- 夫々のエミッタに抵抗器の接続された第1及び第2のト
ランジスタを有するカレントミラー回路に於いて、差動
の第3及び第4のトランジスタを備える差動増幅回路を
設け、上記第3及び第4のトランジスタの各ベースを夫
々上記第1及び第2のトランジスタの各エミッタに接続
し、上記第3及び第4のトランジスタの各コレクタを夫
々上記第2及び第1のトランジスタの各エミッタに接続
して成ることを特徴とするカレントミラー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58002480A JPS59127410A (ja) | 1983-01-11 | 1983-01-11 | カレントミラ−回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58002480A JPS59127410A (ja) | 1983-01-11 | 1983-01-11 | カレントミラ−回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59127410A true JPS59127410A (ja) | 1984-07-23 |
Family
ID=11530504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58002480A Pending JPS59127410A (ja) | 1983-01-11 | 1983-01-11 | カレントミラ−回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59127410A (ja) |
-
1983
- 1983-01-11 JP JP58002480A patent/JPS59127410A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5990412A (ja) | 双方向性定電流駆動回路 | |
US4379268A (en) | Differential amplifier circuit | |
JPS63136712A (ja) | 差動比較回路 | |
US4797629A (en) | Wide range operational amplifier input stage | |
US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
JP2869664B2 (ja) | 電流増幅器 | |
JPS6155288B2 (ja) | ||
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JP3643389B2 (ja) | 定電圧回路 | |
JPS63214009A (ja) | 複合トランジスタ | |
JPS6154286B2 (ja) | ||
JPS59127410A (ja) | カレントミラ−回路 | |
US4529946A (en) | Differential amplifier circuit | |
JPH0474009A (ja) | 差動増幅器 | |
JPH03112214A (ja) | 電圧比較回路 | |
JP3381100B2 (ja) | 増幅器 | |
JP3323034B2 (ja) | 定電流供給回路 | |
JP2996551B2 (ja) | カレントミラー回路装置 | |
JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
JPS645369Y2 (ja) | ||
JPH0358603A (ja) | 利得制御回路 | |
JP2901397B2 (ja) | 非線型増幅器 | |
JPS6040737B2 (ja) | トランジスタ回路 | |
JPS59151513A (ja) | 利得制御回路 | |
JPH03169108A (ja) | 半導体集積回路 |