JPS59127410A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS59127410A JPS59127410A JP58002480A JP248083A JPS59127410A JP S59127410 A JPS59127410 A JP S59127410A JP 58002480 A JP58002480 A JP 58002480A JP 248083 A JP248083 A JP 248083A JP S59127410 A JPS59127410 A JP S59127410A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- transistor
- voltage
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はカレントミラー回路に関する。
背景技術とその問題点
先ず、第１図〜第３図を参照して、従、来のカレントミ
ラー回路について説明する。第１図のカレントミラー回
路は、コレクタ・ベース間が互いに接続されたダイオー
ド構成のＮＰＮ形のトランジスタＱ１と、ＮＰＮ形のト
ランジスタＱ２とから成り、トランジスタＱ１．Ｑ２の
各ベースは互いに接続され、各エミッタは端子Ｔ３に接
続され、その端子Ｔ３が接地等の基準電位点に接続され
る。
ラー回路について説明する。第１図のカレントミラー回
路は、コレクタ・ベース間が互いに接続されたダイオー
ド構成のＮＰＮ形のトランジスタＱ１と、ＮＰＮ形のト
ランジスタＱ２とから成り、トランジスタＱ１．Ｑ２の
各ベースは互いに接続され、各エミッタは端子Ｔ３に接
続され、その端子Ｔ３が接地等の基準電位点に接続され
る。
トランジスタＱｘ、Ｑ２の各コレクタより夫々入力及び
出力端子Ｔｘ、Ｔ２が導出される。
出力端子Ｔｘ、Ｔ２が導出される。
入力端子Ｔ１からトランジスタＱ１に流れ込む入力電流
を１１、出力端子Ｔ２からトランジスタＱ２に流れ込む
出力電流を１２とする。かくすると、トランジスタＱ１
．Ｑ２の特性が等しく、そのエミッタ面積が等しければ
、人力及び出力電流Ｉｆ、’１２は■等しくなる。トラ
ンジスタＱｓ。
を１１、出力端子Ｔ２からトランジスタＱ２に流れ込む
出力電流を１２とする。かくすると、トランジスタＱ１
．Ｑ２の特性が等しく、そのエミッタ面積が等しければ
、人力及び出力電流Ｉｆ、’１２は■等しくなる。トラ
ンジスタＱｓ。
Ｑ２のエミッタ面積の比がＮ１：Ｎ２であれば、入力及
び出力電流１’１．１２の比はＮｌ：Ｎ２となる。
び出力電流１’１．１２の比はＮｌ：Ｎ２となる。
かかる１−ランリスタＱ２のコレクタインピーダンスは
、トランジスタのアーリー効果により、あまり高くない
。これは電流源として好ましくないことである。そこで
、第２図に示す如く、トランジスタＱ １１ Ｑ ２
の各エミッタに夫々抵抗器Ｒｔ。
、トランジスタのアーリー効果により、あまり高くない
。これは電流源として好ましくないことである。そこで
、第２図に示す如く、トランジスタＱ １１ Ｑ ２
の各エミッタに夫々抵抗器Ｒｔ。
Ｒ２を接続すれば、抵抗器Ｒ１，、Ｒ２によりトランジ
スタＱ１．０２に負帰還が掛かり、温度特性及びアーリ
ー効果が低減し、これによりトランジスタＱ２のコレク
タインピーダンスが高くなる。
スタＱ１．０２に負帰還が掛かり、温度特性及びアーリ
ー効果が低減し、これによりトランジスタＱ２のコレク
タインピーダンスが高くなる。
しかし、かかるカレントミラー回路は、抵抗器ＲＩＲ２
の電圧降下分だけダイナミックレンジが狭くなる。
の電圧降下分だけダイナミックレンジが狭くなる。
第２図のカレントミラー回路では、トランジスタＱｘ
、Ｑ２の特性が等しく、そのエミッタ面積が等しい場合
、抵抗器Ｒ１，Ｒ２の抵抗値の逆数の比を士：もとすれ
ば、入力及び出力電流１１゜■２の比はＮ１：Ｎ２とな
る。
、Ｑ２の特性が等しく、そのエミッタ面積が等しい場合
、抵抗器Ｒ１，Ｒ２の抵抗値の逆数の比を士：もとすれ
ば、入力及び出力電流１１゜■２の比はＮ１：Ｎ２とな
る。
第３図のカレントミラー回路も、トランジスタＱ２のコ
レクタインピーダンスを小さくしたもので、ウィルソン
カレントミラー回路と呼ばれているものである。ＮＰＮ
形のトランジスタＱ１．Ｑ２の各コレクタを夫々入力及
び出力・端子Ｔ１．Ｔ２に接続すると共に、トランジス
タＱ２のベースをトランジスタＱ１のコレクタに接続す
る。コレクタ・ベースが互いに接続されたダイオード構
成のＮＰＮ形トランジスリス３のコレクタをトランジス
タＱ２のエミッタに接続すると共に、そのベースをトラ
ンジスタＱ１のベースに接続する。トランジスタＱ１．
Ｑ３の各エミッタを端子Ｔ３に接続する。
レクタインピーダンスを小さくしたもので、ウィルソン
カレントミラー回路と呼ばれているものである。ＮＰＮ
形のトランジスタＱ１．Ｑ２の各コレクタを夫々入力及
び出力・端子Ｔ１．Ｔ２に接続すると共に、トランジス
タＱ２のベースをトランジスタＱ１のコレクタに接続す
る。コレクタ・ベースが互いに接続されたダイオード構
成のＮＰＮ形トランジスリス３のコレクタをトランジス
タＱ２のエミッタに接続すると共に、そのベースをトラ
ンジスタＱ１のベースに接続する。トランジスタＱ１．
Ｑ３の各エミッタを端子Ｔ３に接続する。
かかる第３図のウィルソンカレントミラーは、トランジ
スタＱ２のコレクタ抵抗が大となるが、ダイオード構成
のトランジスタＱ３があるために、ここで０．６〜０．
７Ｖ程度の電圧降下が生じるので、やはりそれだけダイ
ナミックレンジか狭くなる。
スタＱ２のコレクタ抵抗が大となるが、ダイオード構成
のトランジスタＱ３があるために、ここで０．６〜０．
７Ｖ程度の電圧降下が生じるので、やはりそれだけダイ
ナミックレンジか狭くなる。
この場合、端子Ｔ１．Ｔ２と端子Ｔ３との間の電圧は１
．４ Ｖ程度になる。
．４ Ｖ程度になる。
面、第１図〜第３図のカレントミラー回路に於いて、Ｎ
ＰＮ形トランジスリス１〜Ｑ３をＰＮＰ形トランジスタ
に置換えても上述と同様のことが言える。
ＰＮ形トランジスリス１〜Ｑ３をＰＮＰ形トランジスタ
に置換えても上述と同様のことが言える。
更に、第１図〜第３図のカレントミラー回路では、入力
及び出力電流１１．１２を大にすると、それに反比例し
てトランジスタＱ２のコレクタインピーダンスが低下す
る。これを改善するには、トランジスタＱ１．Ｑ２のエ
ミッタに接続される抵抗器Ｒ１，Ｒ２の抵抗値を増大さ
せたり、トランジスタの段数を増やせば良い。しかし、
そのようにすれば、それだけダイナミックレンジが狭く
なると共に、電源電圧が高くなる。
及び出力電流１１．１２を大にすると、それに反比例し
てトランジスタＱ２のコレクタインピーダンスが低下す
る。これを改善するには、トランジスタＱ１．Ｑ２のエ
ミッタに接続される抵抗器Ｒ１，Ｒ２の抵抗値を増大さ
せたり、トランジスタの段数を増やせば良い。しかし、
そのようにすれば、それだけダイナミックレンジが狭く
なると共に、電源電圧が高くなる。
発明の目的
かかる点に鑑み、本発明は構成簡単にして、出力インピ
ーダンスが頗る大で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を提案しようとするものである。
ーダンスが頗る大で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を提案しようとするものである。
発明の概要
本発明は、夫々のエミッタに抵抗器の接続された第１及
び第２のトランジスタを有するカレントミラー回路に於
いて、差動の第３及び第４のトランジスタを備える差動
増幅回路を設け、第３及び第４のトランジスタの各ベー
スを夫々第１及び第２のトランジスタの各エミッタに接
続し、第３及び第４のトランジスタの各コレクタを夫々
第２及び第１のトランジスタの各エミッタに接続して成
るものである。
び第２のトランジスタを有するカレントミラー回路に於
いて、差動の第３及び第４のトランジスタを備える差動
増幅回路を設け、第３及び第４のトランジスタの各ベー
スを夫々第１及び第２のトランジスタの各エミッタに接
続し、第３及び第４のトランジスタの各コレクタを夫々
第２及び第１のトランジスタの各エミッタに接続して成
るものである。
上述せる本発明によれば、構成簡単にして、出力インピ
ーダンスが頗る犬で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を得ることができる。
ーダンスが頗る犬で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を得ることができる。
実施例
以下に第４図を参照して、本発明の一実施例を詳細に説
明する。Ｑｌ、Ｑ２は夫々ＰＮＰ形の第１及び第２のト
ランジスタである。トランジスタＱ１はそσベース・コ
レクタ間が接続されて、ダイオード構成とされている。
明する。Ｑｌ、Ｑ２は夫々ＰＮＰ形の第１及び第２のト
ランジスタである。トランジスタＱ１はそσベース・コ
レクタ間が接続されて、ダイオード構成とされている。
トランジスタＱｌ。
Ｑ２の各ベースは互いに接続されている。トランジスタ
Ｑｌ、Ｑ２の各コレクタから夫々入力及び出力端子Ｔ１
．Ｔ２が導出される。入力端子Ｔ１から流出する入力電
流をＴｘ、出力端子Ｔ２から流出する出力電流を１２と
する。トランジスタＱ１のエミッタは、順次抵抗器Ｒ３
，Ｒ１を通じて端子Ｔ３に接続される。端子Ｔ３は正電
源等の基準電位点に接続される。トランジスタＱ２のエ
ミッタは順次抵抗器Ｒ４，Ｒ３を通じて端子Ｔ３に接続
される。尚、抵抗器Ｒ３，Ｒ４は０Ωとなし得る。
Ｑｌ、Ｑ２の各コレクタから夫々入力及び出力端子Ｔ１
．Ｔ２が導出される。入力端子Ｔ１から流出する入力電
流をＴｘ、出力端子Ｔ２から流出する出力電流を１２と
する。トランジスタＱ１のエミッタは、順次抵抗器Ｒ３
，Ｒ１を通じて端子Ｔ３に接続される。端子Ｔ３は正電
源等の基準電位点に接続される。トランジスタＱ２のエ
ミッタは順次抵抗器Ｒ４，Ｒ３を通じて端子Ｔ３に接続
される。尚、抵抗器Ｒ３，Ｒ４は０Ωとなし得る。
ＤＡは差動増幅Ｕ路で、Ｑａ、Ｑｂはその差動のＮＰＮ
形の第３及び第４のトランジスタである。
形の第３及び第４のトランジスタである。
トランジスタＱａ 、Ｑｂの各エミッタは夫々抵抗器Ｒ
ｓ、Ｒ６を通じて互いに接続され、その接続点が定電流
源ＩＳを通じて端子Ｔ４に接続される。
ｓ、Ｒ６を通じて互いに接続され、その接続点が定電流
源ＩＳを通じて端子Ｔ４に接続される。
定電流源Ｉｓの定電流を２１ｏとする。端子Ｔ４は接地
等の他の基準電位点に接続される。トランジスタＱａ、
Ｑｂの各ベースは夫々トランジスタＱ１．Ｑ２の各コレ
クタに接続される。トランジスタＱｂのコレクタは抵抗
器Ｒ１，Ｒ２の接続中点に接続される。トランジスタＱ
ａのコレクタは抵抗器Ｒ２，Ｒ４の接続中点に接続され
る。
等の他の基準電位点に接続される。トランジスタＱａ、
Ｑｂの各ベースは夫々トランジスタＱ１．Ｑ２の各コレ
クタに接続される。トランジスタＱｂのコレクタは抵抗
器Ｒ１，Ｒ２の接続中点に接続される。トランジスタＱ
ａのコレクタは抵抗器Ｒ２，Ｒ４の接続中点に接続され
る。
ここでは、トランジスタＱ１．Ｑ２の特性及びエミッタ
面積は互いに等しく、又、トランジスタＱａ、Ｑｂの特
性及びエミッタ面積は互、いに等しい。尚、抵抗器Ｒ１
〜Ｒ６の抵抗値を夫々Ｒ１〜Ｒ６で表わす。
面積は互いに等しく、又、トランジスタＱａ、Ｑｂの特
性及びエミッタ面積は互、いに等しい。尚、抵抗器Ｒ１
〜Ｒ６の抵抗値を夫々Ｒ１〜Ｒ６で表わす。
次に、第４図のカレントミラー回路の動作を説明しよう
。トランジスタＱ２のコレクタ電圧が若し一時的に低下
したとすると、これにより出力電流Ｉ２は増大しようと
する。かくすると、トランジスタＱｂのベース電圧がト
ランジスタＱａのベース電圧より低くなるため、トラン
ジスタＱｂのコレクタ電流がトランジスタＱａのコレク
タ電流より小となる。このため、抵抗器Ｒ２，Ｒ４の接
続中点の電圧が低下する。かくして、抵抗器Ｒ４の両端
電圧は一定に保たれるから、トランジスタＱ２のエミッ
タ電流は一定、即ち出力電流■２は一定に保たれる。か
くして、トランジスタＱ２のコレクタ電圧の変化に拘わ
らず出力電流■２は一定であるから、トランジスタＱ２
のコレクタインピーダンスは略無限大となることが分る
。
。トランジスタＱ２のコレクタ電圧が若し一時的に低下
したとすると、これにより出力電流Ｉ２は増大しようと
する。かくすると、トランジスタＱｂのベース電圧がト
ランジスタＱａのベース電圧より低くなるため、トラン
ジスタＱｂのコレクタ電流がトランジスタＱａのコレク
タ電流より小となる。このため、抵抗器Ｒ２，Ｒ４の接
続中点の電圧が低下する。かくして、抵抗器Ｒ４の両端
電圧は一定に保たれるから、トランジスタＱ２のエミッ
タ電流は一定、即ち出力電流■２は一定に保たれる。か
くして、トランジスタＱ２のコレクタ電圧の変化に拘わ
らず出力電流■２は一定であるから、トランジスタＱ２
のコレクタインピーダンスは略無限大となることが分る
。
即ち、この第４図のカレントミラー回路では、トランジ
スタＱｘ、Ｑ２のコレクタ・ベース間電圧ＶＢＩｉの変
化分を差動トランジスタＱａ、Ｑｂを有する差動増幅回
路ＤＡにより検出し、その変化分だけ抵抗器Ｒｘ、Ｒ２
の両端の電圧変化で補償し、抵抗器Ｒ３，Ｒ４に流れる
電流比を一定にして、出力電流■２の変化を抑えるよう
にしている。
スタＱｘ、Ｑ２のコレクタ・ベース間電圧ＶＢＩｉの変
化分を差動トランジスタＱａ、Ｑｂを有する差動増幅回
路ＤＡにより検出し、その変化分だけ抵抗器Ｒｘ、Ｒ２
の両端の電圧変化で補償し、抵抗器Ｒ３，Ｒ４に流れる
電流比を一定にして、出力電流■２の変化を抑えるよう
にしている。
又、無駄な電圧降下分は、抵抗器Ｒｉ＋ Ｒ３の直列回
路、抵抗器Ｒ２，Ｒ４の直列回路によるものだけで、し
かもこれら抵抗器の抵抗値は小さくすることができ、そ
の電圧降下分は０．８Ｖ程度である。
路、抵抗器Ｒ２，Ｒ４の直列回路によるものだけで、し
かもこれら抵抗器の抵抗値は小さくすることができ、そ
の電圧降下分は０．８Ｖ程度である。
次に、トランジスタＱ１．Ｑ２のベース・エミッタ間電
圧ＶＢＨの変化分Δ■は次式のように表わされる。但し
、Ｒ５−Ｒ６＝ｒとする。
圧ＶＢＨの変化分Δ■は次式のように表わされる。但し
、Ｒ５−Ｒ６＝ｒとする。
■
ΔＶ＝１１（Ｒ１＋Ｒ３） ＋Ｒ１（１０＋ ）ｒ
−Ｉ２ （Ｒ２＋Ｒ４） −Ｒ２（Ｉ ｏ −−）ｒ
”” （１１（Ｒ１＋Ｒ３） −１２（Ｒ２＋Ｒ４））
ΔＶ ＋（Ｒ１−Ｒ２） Ｉ ｏ ”（Ｒ１＋Ｒ２）
−（１１ｒ ［１１式に於いて、Ｒ１＝Ｒ２＝ １”＝Ｒとおくと、
１２ ／ Ｉ １は次式のように表わされる。
ΔＶ ＋（Ｒ１−Ｒ２） Ｉ ｏ ”（Ｒ１＋Ｒ２）
−（１１ｒ ［１１式に於いて、Ｒ１＝Ｒ２＝ １”＝Ｒとおくと、
１２ ／ Ｉ １は次式のように表わされる。
かくして、ΔＶの如何に拘わらす一、１２／Ｉｆが一定
となり、抵抗器Ｒ３，Ｒ４の抵抗値Ｒ３゜Ｒ４の比によ
って電流１１＋ １２の比を決定でき、トランジスタ
Ｑ１．Ｑ２のコレクタ・ベース間電圧ＶＣＢの変化に拘
わらず、ベース・エミッタ間電圧ＶＢＩｉは変化せず、
アーリー効果は実質的になくなり、トランジスタＱ２の
コレクタインピーダンスは略無限大となることが分る。
となり、抵抗器Ｒ３，Ｒ４の抵抗値Ｒ３゜Ｒ４の比によ
って電流１１＋ １２の比を決定でき、トランジスタ
Ｑ１．Ｑ２のコレクタ・ベース間電圧ＶＣＢの変化に拘
わらず、ベース・エミッタ間電圧ＶＢＩｉは変化せず、
アーリー効果は実質的になくなり、トランジスタＱ２の
コレクタインピーダンスは略無限大となることが分る。
次に、第３図のカレントミラー回路に於いて、抵抗器Ｒ
３，Ｒ４の抵抗値が０Ωである場合の動作を説明する。
３，Ｒ４の抵抗値が０Ωである場合の動作を説明する。
トランジスタＱ２のコレクタ電圧が一時的に低下したと
する。かくすると、トランジスタＱ２のベース・エミッ
タ間電圧が低下して、トランジスタＱａのコレクタ電流
が増大する。かくして、トランジスタＱ２の出力電流■
２は一定に保持される。
する。かくすると、トランジスタＱ２のベース・エミッ
タ間電圧が低下して、トランジスタＱａのコレクタ電流
が増大する。かくして、トランジスタＱ２の出力電流■
２は一定に保持される。
尚、第５図に示すように、第４図のカレントミラー回路
に於けるトランジスタＱ１．Ｑ２を夫々ＮＰＮ形トラン
ジスタに、トランジスタＱａ 、 Ｑｂを夫々ＰＮＰ形
トランジスタに置換えることもできる。
に於けるトランジスタＱ１．Ｑ２を夫々ＮＰＮ形トラン
ジスタに、トランジスタＱａ 、 Ｑｂを夫々ＰＮＰ形
トランジスタに置換えることもできる。
発明の効果
上述せる本発明によれば、構成簡単にして、出力インピ
ーダンスが頗る大で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を得ることができる。
ーダンスが頗る大で、しかも低電圧駆動が可能で、ダイ
ナミックレンジを広く採ることのできるカレントミラー
回路を得ることができる。
又、人力及び出力電流の比も容易に可変できる。
第１図、第２図及び第３図は夫々従来のカレントミラー
回路を示す回路図、第４図及び第５図は本発明によるカ
レントミラー回路の各実施例を示す回路図である。 Ｑｌ、Ｑ２は夫々第１及び第２のトランジスタ、Ｒ１，
Ｒ２は夫々抵抗器、Ｑｌ、Ｑ４は第３及び第４のトラン
ジスタ、ＤＡは差動増幅回路である。
回路を示す回路図、第４図及び第５図は本発明によるカ
レントミラー回路の各実施例を示す回路図である。 Ｑｌ、Ｑ２は夫々第１及び第２のトランジスタ、Ｒ１，
Ｒ２は夫々抵抗器、Ｑｌ、Ｑ４は第３及び第４のトラン
ジスタ、ＤＡは差動増幅回路である。
Claims (1)
- 夫々のエミッタに抵抗器の接続された第１及び第２のト
ランジスタを有するカレントミラー回路に於いて、差動
の第３及び第４のトランジスタを備える差動増幅回路を
設け、上記第３及び第４のトランジスタの各ベースを夫
々上記第１及び第２のトランジスタの各エミッタに接続
し、上記第３及び第４のトランジスタの各コレクタを夫
々上記第２及び第１のトランジスタの各エミッタに接続
して成ることを特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58002480A JPS59127410A (ja) | 1983-01-11 | 1983-01-11 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58002480A JPS59127410A (ja) | 1983-01-11 | 1983-01-11 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59127410A true JPS59127410A (ja) | 1984-07-23 |
Family
ID=11530504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58002480A Pending JPS59127410A (ja) | 1983-01-11 | 1983-01-11 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59127410A (ja) |
-
1983
- 1983-01-11 JP JP58002480A patent/JPS59127410A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| US4379268A (en) | Differential amplifier circuit | |
| JPS63136712A (ja) | 差動比較回路 | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JPS6155288B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3643389B2 (ja) | 定電圧回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS6154286B2 (ja) | ||
| JPS59127410A (ja) | カレントミラ−回路 | |
| US4529946A (en) | Differential amplifier circuit | |
| JPH0474009A (ja) | 差動増幅器 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP3323034B2 (ja) | 定電流供給回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPS645369Y2 (ja) | ||
| JPH0358603A (ja) | 利得制御回路 | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JPS59151513A (ja) | 利得制御回路 | |
| JPH03169108A (ja) | 半導体集積回路 |