JPS5967623A - 半導体装置の加工方法 - Google Patents
半導体装置の加工方法Info
- Publication number
- JPS5967623A JPS5967623A JP17802582A JP17802582A JPS5967623A JP S5967623 A JPS5967623 A JP S5967623A JP 17802582 A JP17802582 A JP 17802582A JP 17802582 A JP17802582 A JP 17802582A JP S5967623 A JPS5967623 A JP S5967623A
- Authority
- JP
- Japan
- Prior art keywords
- beams
- semiconductor substrate
- mask
- film
- optical system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/047—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発+11:Jは、光照射により半導体基板上に所定
パターンの薄膜を形成する、半導体装置の加工方法に関
する。
パターンの薄膜を形成する、半導体装置の加工方法に関
する。
従来の半導体装置の基板−にに所定バク〜ンの薄膜を形
成するには、第1図(A)〜(C)に工程順に示す半導
体装置の要部断面図のようにしていた。まず、(A)図
のように、半2!寥体基Afi(1)上に薄膜(2)を
全面に形成し、この薄膜(2)上にレジスト(3)を墜
布する。
成するには、第1図(A)〜(C)に工程順に示す半導
体装置の要部断面図のようにしていた。まず、(A)図
のように、半2!寥体基Afi(1)上に薄膜(2)を
全面に形成し、この薄膜(2)上にレジスト(3)を墜
布する。
ついで、マスク(図示は略す)を用すで露光、現像を行
ない、(B)図のように、レジストパターン(3a)を
形成する。このレジストパターン(3a)ヲマスクにし
て薄膜(2)を化学的又は物理的にエツチングした後、
レジスト(3)を除去する。この状態を(C)図忙示す
。
ない、(B)図のように、レジストパターン(3a)を
形成する。このレジストパターン(3a)ヲマスクにし
て薄膜(2)を化学的又は物理的にエツチングした後、
レジスト(3)を除去する。この状態を(C)図忙示す
。
上記従来の方法では、工程が複雑であり、製造1を川が
高くなり、また、レジスト(3)を用いるので、加工精
度か低く微−■加工が固め1Fであった。
高くなり、また、レジスト(3)を用いるので、加工精
度か低く微−■加工が固め1Fであった。
この発明は、光化学反応をきせる光を転写マスクに通し
、反応流体雰囲気中の半導体基板上に照射し、所定パタ
−ンの薄膜が容易に形成でき、安価になり、微細加工が
できる、半導体装IPjの加工方法を提供することを目
的としている。
、反応流体雰囲気中の半導体基板上に照射し、所定パタ
−ンの薄膜が容易に形成でき、安価になり、微細加工が
できる、半導体装IPjの加工方法を提供することを目
的としている。
第21ン′1幻この発明の一実施例による加工方法を示
す半導体装置の加工装置の41′を要構成図である7、
(1)は半導体基板で、」−面には薄膜0すti壕だ形
成芒透明板(5)がはめられである。(4b)は容器(
4)内を減圧にするための排気1’%(40川を反応ガ
スを導入する導入口である。(6)は光源で、例えば水
銀ランプからなり光を投射する。(7)は第1の光学系
で、レンズ群カど光学部材を有し、投射光を拡大、又は
縮少などのIA!整をし、また、走査させる。(8)は
転写マスク、(9)はこのマスクを通った投射光を拡大
。
す半導体装置の加工装置の41′を要構成図である7、
(1)は半導体基板で、」−面には薄膜0すti壕だ形
成芒透明板(5)がはめられである。(4b)は容器(
4)内を減圧にするための排気1’%(40川を反応ガ
スを導入する導入口である。(6)は光源で、例えば水
銀ランプからなり光を投射する。(7)は第1の光学系
で、レンズ群カど光学部材を有し、投射光を拡大、又は
縮少などのIA!整をし、また、走査させる。(8)は
転写マスク、(9)はこのマスクを通った投射光を拡大
。
又は縮少などの調整をする第2の光学系で、レンズ群な
どを有している。
どを有している。
上記一実施例の装置による加工方法は、次のようにする
。
。
容器(4)内を排気後、反応ガスとしてSiH4ガス及
びN20ガスを導入する。光源(6)から水銀ランプ光
を出し、第1の光学系(7)K通しマスク(8)上を照
射する。マスク(8)ヲ通った投射光u:m2の光学系
(9)を通って調整され、透明板(5)を透過し容器(
4)内の半導体基板(1)上を所要のパターンで照射す
る。
びN20ガスを導入する。光源(6)から水銀ランプ光
を出し、第1の光学系(7)K通しマスク(8)上を照
射する。マスク(8)ヲ通った投射光u:m2の光学系
(9)を通って調整され、透明板(5)を透過し容器(
4)内の半導体基板(1)上を所要のパターンで照射す
る。
半導体基&(1)上の光が照射する部分は、光化学反応
によりシリコン酸化膜による薄膜θりが形成される。
によりシリコン酸化膜による薄膜θりが形成される。
この反応は、次式で示される。
ここで、h:フランクの定数、シ:尤の周波数、0″、
Ho:それぞれ励起した酸素、水銀原子を示す。
Ho:それぞれ励起した酸素、水銀原子を示す。
(ビークース(J、W、 Peters)インターナシ
ョナル・エレクトロン・ディバイシス・ミーティング(
工nternational Electron De
vices Meating119B1年12月軍10
5ページ参照) 上記(1)テ(1の方法てtま、波14175〜195
nmの光によって励起した電気的に中性な0原子がS
iH4と反応し、5i02を形成する。
ョナル・エレクトロン・ディバイシス・ミーティング(
工nternational Electron De
vices Meating119B1年12月軍10
5ページ参照) 上記(1)テ(1の方法てtま、波14175〜195
nmの光によって励起した電気的に中性な0原子がS
iH4と反応し、5i02を形成する。
また、(2)式の方法では、容器(4)内に水銀を入れ
ておき、水銀蒸気の雰囲気にし、波長253.’i’n
mの光により水銀を励起する。励起された水銀(H,)
はN20を分子i’ll L、、基底状態のO原子がで
き、SiH4と反応し5iL12を形成する。
ておき、水銀蒸気の雰囲気にし、波長253.’i’n
mの光により水銀を励起する。励起された水銀(H,)
はN20を分子i’ll L、、基底状態のO原子がで
き、SiH4と反応し5iL12を形成する。
これらの5i02の生成速度は、(1)式の場合は5〜
6 nm7分であり、(2)式の場合は13 nm 7
分である。
6 nm7分であり、(2)式の場合は13 nm 7
分である。
半導体基板(1)は室温でもよいが、ヒータ又はランプ
により200℃程糺にする方が膜質が優れている020
0℃で生成し、た酸化膜は、450°Cで熱処理を行う
と、減圧CVDによる酸化膜よりもエツチング速度が遅
く、−ややち密1てなる。才だ、絶縁耐圧も5.7〜6
.0MV/cmとCVDによる酸化111.′−と同程
度でめる0 光学系(7)、(9)により転写マスク(3)のパター
ンを半導体基板(1)上に、縮少1等寸、又は拡大投射
することができる。
により200℃程糺にする方が膜質が優れている020
0℃で生成し、た酸化膜は、450°Cで熱処理を行う
と、減圧CVDによる酸化膜よりもエツチング速度が遅
く、−ややち密1てなる。才だ、絶縁耐圧も5.7〜6
.0MV/cmとCVDによる酸化111.′−と同程
度でめる0 光学系(7)、(9)により転写マスク(3)のパター
ンを半導体基板(1)上に、縮少1等寸、又は拡大投射
することができる。
なお、反応流体に光化学反応をさせる光源として、上記
実施例では水銀ラングを用いた場合を示したが、他の独
の光源、例えば気体レーザであってもよい。
実施例では水銀ラングを用いた場合を示したが、他の独
の光源、例えば気体レーザであってもよい。
まだ、反応流体として、上記実施例てQ、1反応ガスで
ある5i)14及びIv2oを用い、シリコン酸化膜を
形成したが、他の釉の反応ガスを用い、他の柿の薄膜を
形成してもよく、犯合によっては、反応溶液(例えば、
臭素溶成、ヨウ素浴液々ど)を用い、半導体基板を浸し
てもよい。
ある5i)14及びIv2oを用い、シリコン酸化膜を
形成したが、他の釉の反応ガスを用い、他の柿の薄膜を
形成してもよく、犯合によっては、反応溶液(例えば、
臭素溶成、ヨウ素浴液々ど)を用い、半導体基板を浸し
てもよい。
さらに、場合によってQ」、容器(4)内の反応ガスは
減圧しなくてもよく、大気圧程度であってもよい。なお
また、場合によっては、第2の光学系(9)は省いても
よい。
減圧しなくてもよく、大気圧程度であってもよい。なお
また、場合によっては、第2の光学系(9)は省いても
よい。
以上のように、この発明によれば、光化学反応をさせる
光を敷写マスクに通1〜、反応流体雰囲気中の半導体基
板上に照射し所要パターンの薄膜を形成するようにした
ので、微細パターンのF7膜がり、9時間で容易にでき
、安価に加工される。
光を敷写マスクに通1〜、反応流体雰囲気中の半導体基
板上に照射し所要パターンの薄膜を形成するようにした
ので、微細パターンのF7膜がり、9時間で容易にでき
、安価に加工される。
第1図(A1−(C)は従来の加工方法を工程順に示す
半導体装置の要部断面図、第2図はこの発明の一実施例
による加工方法を示す加工装置の概髪構成図である。 l・半導体基板、4・・・密閉容器、6・・・光縣、7
・・・第1の光学系、8・・・転写マスク、9・・・第
2の光字糸、lO・・・怜膜 なお、図中同一?’−f @は同−又は相当部分を示す
。 代理人 S 野 信 −(外1名) 第1図 第2図 特許庁長官殿 1、事件の表示 特願昭57−178025号2
、発明の名称 半導体装置の加工方法3、補正をす
る者 三の対象 膚の「発明の詳細な説明」の欄。 6、補正の内容 明細書第5ページ第20行の[(例えば−m−溶液など
)」を削除する。 以上
半導体装置の要部断面図、第2図はこの発明の一実施例
による加工方法を示す加工装置の概髪構成図である。 l・半導体基板、4・・・密閉容器、6・・・光縣、7
・・・第1の光学系、8・・・転写マスク、9・・・第
2の光字糸、lO・・・怜膜 なお、図中同一?’−f @は同−又は相当部分を示す
。 代理人 S 野 信 −(外1名) 第1図 第2図 特許庁長官殿 1、事件の表示 特願昭57−178025号2
、発明の名称 半導体装置の加工方法3、補正をす
る者 三の対象 膚の「発明の詳細な説明」の欄。 6、補正の内容 明細書第5ページ第20行の[(例えば−m−溶液など
)」を削除する。 以上
Claims (1)
- 半導体基板を反応流体雰囲気中に置き、この反応流体に
光化学反応をきせる光を光源から投射し、この投射光を
光学系により調ζ4し転写マスク上に当て、この転写マ
スクを通った投射光により上記半導体基板上を照射し、
所要パターンの#膜を形成することを特徴とする半導体
装置の加工方法0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17802582A JPS5967623A (ja) | 1982-10-09 | 1982-10-09 | 半導体装置の加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17802582A JPS5967623A (ja) | 1982-10-09 | 1982-10-09 | 半導体装置の加工方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5967623A true JPS5967623A (ja) | 1984-04-17 |
Family
ID=16041262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17802582A Pending JPS5967623A (ja) | 1982-10-09 | 1982-10-09 | 半導体装置の加工方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5967623A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59194440A (ja) * | 1983-04-18 | 1984-11-05 | Mitsubishi Electric Corp | パタ−ン形成装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5023570A (ja) * | 1973-06-29 | 1975-03-13 | ||
JPS50130369A (ja) * | 1974-04-01 | 1975-10-15 |
-
1982
- 1982-10-09 JP JP17802582A patent/JPS5967623A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5023570A (ja) * | 1973-06-29 | 1975-03-13 | ||
JPS50130369A (ja) * | 1974-04-01 | 1975-10-15 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59194440A (ja) * | 1983-04-18 | 1984-11-05 | Mitsubishi Electric Corp | パタ−ン形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3286103B2 (ja) | 露光用マスクの製造方法及び製造装置 | |
US5490896A (en) | Photomask or a light shielding member having a light transmitting portion and a light shielding portion | |
US6096661A (en) | Method for depositing silicon dioxide using low temperatures | |
JPH0691014B2 (ja) | 半導体装置の製造装置 | |
JPH0233153A (ja) | 半導体装置の製造方法 | |
JPS5967623A (ja) | 半導体装置の加工方法 | |
JPS5982732A (ja) | 半導体装置の製造方法 | |
JPS61228633A (ja) | 薄膜形成方法 | |
JPS6032322A (ja) | レジスト膜除去装置 | |
JPH04151668A (ja) | パターン形成方法 | |
JPS60216549A (ja) | 半導体装置の製造方法 | |
JP3125004B2 (ja) | 基材の表面加工方法 | |
JP2890617B2 (ja) | 薄膜の形成方法 | |
JPS6154632A (ja) | 絶縁膜形成方法 | |
JPS61216449A (ja) | パタ−ン薄膜形成方法及びその装置 | |
JPS5898933A (ja) | 半導体装置の製造方法 | |
JP3300781B2 (ja) | 酸化膜の形成方法 | |
JPS60249334A (ja) | 薄膜形成方法 | |
JPH0473871B2 (ja) | ||
JPS6043824A (ja) | 半導体装置の製造方法 | |
JPS61247035A (ja) | 表面処理装置 | |
JPH04217258A (ja) | レジストパターンの作製方法及びその装置 | |
JP4291193B2 (ja) | 光処理装置及び処理装置 | |
JPS6386434A (ja) | レジストパタ−ン形成方法 | |
JPS63235489A (ja) | アルミニウム膜のエツチング方法 |