JPS5944143A - 同期制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本党明は、同期制御方式に関し、特にディジタル伝送路
で結合され、対等な状態に置かれた装置間の同期制御方
式に関するものである。

従来技術 ディジタル伝送路を介して結合されている装置間でデー
タを送受する場合、先ず、宛先、送信局名、その他の条
件を示す制御情報を送受信する必翼があるが、制御コマ
ンドの先頭を識別するため情報の送受信に先見って同期
制御を行わｌ′工ければなら７．Ｃい。

同期制御の方法とし−Ｃ１従来より各種の方法が実施さ
れているが、それらのいずれも、ディジタル伝送路を介
して結はれている装置間に主従の関係を設けて、主局あ
るいは従局から制御を開始する方法がとらオじＣいる。

また、同等の機能を備えており、明らかに対等の状態に
おかれている装置間で制御情報の授受を行う場合でも、
その時点で例もかの（１）件により主従の関係を定めて
、同期制御を行っている。

しかし、このような方法では、全く同等の条１’、Ｉ：
下に置かれた装置間では、主従の関係が足まらない場合
もあり、制御ができなくなるおそれもある。

発明の目的 本発明の目的は、このような従来の欠点を改善するため
、ディジタル伝送路を介して結合されている装置がそれ
ぞれ独立に同期制御を行うことができ、同一条件下にあ
る２つの装置ｆに対して主従のｔｉｌ＋係をイ」ける必
要がない同期制御方式を提供することにある。

発明の概要 本発明の同期制御方式は、ディジタル伝送路を介して結
合された２つの装置間の情報伝送のための同期制御方式
において、同期制御の開始時、あるいは情報伝送の途中
で同期はずれが生じたとき、上記２つの装置はそれぞれ
独立に、同期が確立されていないときでも検出できる同
期はずれパターンを定められた期間送出した後、同期引
き込みのための同期パターンを送出し、相手装置からの
同期パターンにより自装置の同期引き込みを行い、上記
自装置の同期引き込みが終了した時点で同期確立パター
ンを定められた期間たり“送出し、相手装置からの同期
確立パターンを検出したことにより情報伝送を開始する
ことに特徴を有している。

発明の実施例 第１図は、本発明の実施例を示す同期制御手順のフロー
チャート、第２図は第１図におけるタイム・チャートと
使用パターンを示す図である。

ディジタル伝送路を介して結合された各装置は、それぞ
れ独立して第１図に示す手順で同期制御を行う。

交信しようとする相手局と最初に同期制御を行う場合、
あるいは交信途中で同期外れが生じたため、再び同期制
御を行う場合のいずれも、同一手順である。

先ず、同期はずれパターンを送出しくステップ２１）１
次に同期パターンを送出して（ステップ２２）、相手装
置と同期がとれたことにより自装置の同期が確立した場
合（ステップ２３）には、同期確立パターンを送出する
（ステップ２４）。

また、相手装置から送られてきた同期確立パターンに対
して自装置の同期がとれたことにより、相手装置の同期
が確立した場合（ステップ２６）には、両方の同期が確
立したので同期制御を終了する。

また、自装置の同一が確立しない場合（ステップ２３）
には、相手装置の同期確立を先に判断しくステップ２５
）、同期が確立している場合には自装置の同期確立を判
断した後（ステップ２７）、同期確立パターンを送出す
る（ステップ２８）。

このように、自装置と相手装置のいずれが先に同期確立
してもよく、自装置の同期が確立したときに同期確立パ
ターンを送出して受信準備の完了を通知するのである、
１ 第２図（Ｉ）は、新たに同期制御を開始する場合の同期
手順タイム・チャート、第２１但）は同期手順を終了し
た後、何らかの原因で同期はずれが生じた場合の同期手
順タイム・チャート、第２図（ｌＩＤは第１図において
用いる各パターンであって、■は同期はずれパターン、
■は同期）くターン、＠は同期確立パターン、■は制御
情報を授受するときのパターンである。なお、ｌａ、ｌ
ｂは、それそＪｔディジタル伝送路で結ばれた装置であ
る。

第２図（ホ）に示すように、制御情報はＢ。〜Ｂ７の８
ビツトであり、その先頭に同期ビットＦが付加される。

同期制御を行おうとしている２つの装置は、ディジクル
伝送路で結合されているので、ビットごとの同期はとれ
ており、ただ同期ビットの位置が合致していないだけで
あって、その場合でもすべてのビットが′０”または１
”で今ることの検出は簡単である。したがって、第２図
ω心の同期はずれパターン■および同期確立パターン■
の検出は、両装置間の同期が確立されていない場合でも
可能である。また、相手装置から送られてくる同期確立
パターン■を受信し、相手装置が受信の準備を完了して
いることを検知する。同期確立ノくターン■は、ずべて
のビットカー１”であり、このノくターン■を受信した
とき、同期ビットＦの位置も”１”であるため、一度確
立された同期がはずれることはない。また、同期はずれ
パターン■は、すべてのビットが゛′Ｏパであり、同期
ビットＦＩＪ″−１”となっているため、相手装置に対
して自装置の同期はずれを知らせることができ、同時に
相手装置にも強制的に同期はずれを生じさせる。したが
って、第１図の同期手順を終了した後、何らかの原因で
同期かはずれた場合には、同期はずれパターン■を送出
することにより、相手装置の同期を強制的にはずし、杓
び第１図に示す同期手順ケ開始することができる。

第２図（Ｉ）は、ディジタル伝送路で結合された２つり
製置が、新たに同期手順を実行する場合を示しており、
先ず２つの装置ｌａ、ｌｂに対して、ディジクル伝送路
が設定されたことが、時刻ｔａｓｔｂにそれぞれ独立に
伝えられる。自装置ｌ　ａ　、ｌ　ｂは、それぞれ時刻
ｔａ、ｔＬｌより第１図の手順にしたがって一定期間だ
け同期はずれパターン■を送出し、続いて同期パターン
■の送出を行う。この場合、伝送路設定の完了通知が、
それぞれ時刻ｔａ。

ｔｂで自装置ｊａ、ｌｂに対して全く独立に行われても
、時刻ｔｌ）に開始された後発の装置が、同Ｊす」パタ
ーン■を送出開始した時点で、自装置ｌａ。

１ｂは相手装置からの同期パターン■を互いに受信する
状態となる。自装置１Ｚｌａ、１１）は、相手装置から
の同期パターン■を受信すると、同期パターン■の１”
となっているビットを検出し、同期確立を行い（パ１”
のビットを同期ビットＦの位置にする）、同期確立が完
了すると、同期回路をロックした後、自装置の自装置同
期確立表示レジスタをセットし、相手装置に対して同期
確立ノくターン■を一定期間送出する。自装置ｌａ、ｌ
ｂは、相手装置からの同期確立パターン■を受信すると
、自装置における相手装置同期確立表示レジスタをセッ
トする。

第２図（Ｉ）においては、時刻ｔｃＩに装置Ｍｌａが、
また時刻ｔ。２に装置１ｂが、それぞれ同期確立した場
合を示している。内装ｆｔｔｌａ、ｌｂは、自装置同期
確立表示レジスタと相手製置同期確立表示レジスタがと
もに一セットされるまで、同ｊ切ノ々ターン■の送出を
続け、両レジスタがセットされた時点で、始めて制御′
ｈｔ＠Ｂｏ−Ｂ７の送受＠を開始する。第２図（Ｉ）で
は、両しジスクがセットされた時点はｔｄである。この
場合、自装置ｌａ、’ｌｂは、同期確立パターン■を受
信している間、その前の状態を保持しておき、同期確立
ノくターン■を受信したとき誤って同期確立の状態にな
らな℃・ようにしであるのは勿論である。

第２図（１■）は、制御情報Ｂ。−Ｂ７の送受信状態、
つまりパターン■の送受信時に、何らかの原因で一方の
装置の同期かはずれた場合を示して℃・る。

すなわち、装置１ａは時刻ｔ　’ａで同期はずれになっ
たため、相手装置同期確立表示レジスタＪ６よび自装置
同期確立表示レジスタをそれぞれリセットし、同期は１
゛れノくターン■を送出し２て、第１図に示すシーケン
スを内聞する。一方、装置１ｂは、相手弘ト′、から同
期はずれノくターン■を受信することにより、時刻ｔら
に同期はずれとなり、相手装置同期確立表示レジスタお
よび自装置同期イ准立表示レジスタをリセットし、同期
＆まずれパターン■を送出して、第１図のシーケンスを
再開する。装置ｉ’ｆ　１　ｂが同期はずわノくターン
■を送出した後に、同期パターン■の送出を開始すると
、自装置とも互いに同」υ」ノくターン■を送受して℃
゛る状態となり、以俊の動作は、第２図（Ｉ）の場合と
同じになる。ただ、第２図［有］）では、装置１ｂか先
に自装置同期確立したので、時刻ｔ’ｃＩで同ｍ確立ノ
くターン■を送出した後、相手装置が同期確立するまで
書び同期パターン■を送出しＫけている。時刻ｔ′ｃｔ
に相手装置の同期カー′１（立したことにより、装置１
ａから同期パターン■が送出され、送出終了時刻弓より
、制御情報（Φの送受が再開されている。

なお、以上の説明では、同期はずれ〕くクーンリな全ビ
ットとも”０′′、同期確立ノくターン■な全ビットと
も１”として説明したが、ディジタル伝送路の障害等の
場合に、全ピッ）　”ｌ”の誤りが生じ易いとぎには、
負論理にして、同期はずれノくターン■を全ビットとも
１”′、同期確立ノくターン■を全ビットとも′Ｏ”と
することにより安定化させることができる。また、第２
１叫では、制御情報をＢｏ−１３７の８ビツト措成とし
ているが、同期ビットＦの間隔が一定であれば制御情報
を８ビット以外の任意の構成にすることができる　また
、送受する情報としては、制御情報のみならず、それ以
外の任意の情報の場合の同期確立に適用することかでき
る。さらに、情報の送受において、１単位情報（第２１
叫のピッ）［３゜−Ｂ７）で誤り制御を行う場合、偶数
パリティ・チェックを行えば、情報のない場名のパター
ンを同期パターン■と同一にすることができ、系の安定
化が可能となる。。

第３図は、本発明による同期制御回路の構成例である。

７，８はディジタル伝送路、ｌａ、ｌｂは本発明による
同期制御回路、２ａ、２ｂは伝送路インタフェース装置
であり、１ａと１　”　＋　２　ａと２ｂはそれぞれ全
く同じものである。伝送路インクフェース装ｍ　２　ａ
　＋　２　ｂは、それぞれの同期制御回路ｌａ、ｌｂに
対し受信したディジタル情報４の引き渡し、及び送信す
るディジタル情報３の父は取りをおこなう。この送受信
するアイシタル情報会、５の引き渡し、受は取りはＮ　
ｉｔ　Ｚ　＄）号チオこｌＩわれる。６は前記送受（Ｈ
するテイジタル情報に同Ｊυ］シ１．：ｌ（Ｚ符号のク
ロック信号であり、同期制御回路ｌａ、ｌｂの送受信デ
ィジタル情報の引き臥し、受は取りのタイミング制御を
おこなうものである。また、凸は伝送路インタフェース
装置間のディジタル伝送路゛ｔ、８の設定が完了したこ
とを示す信号でディジタル情報の送受信が可能に／よっ
たことを同期制御回路１ａ、ｌｂに伝える。同Ｊυ」制
御回路ｌａ、ｌｂはこの信号により起動され、第１図に
示す同期制御を開始する。７は。

送信側Ｈｊ情報Ｂ。−Ｂ、の入力端子であり、８は受信
制御情報Ｂ。−Ｂ７の出力端子であるわ１０は送信テジ
タル情報の切り換え回路であり、第２図（Ｉ）。

（川に示す■の状態では入力端子７から入力されるＢｏ
−８７の情報が、送信レジスタ１１に送出され、■以外
の状Ｊルでは送信同期制御回路１２からの制御バタンを
送信レジスタ１１に送出する。

また、第２　Ｌ２．Ｉ　（Ｉｌｌ）にＦで示した同期ビ
ットは當時送信制御回路１２側の情報を送信レジスタ１
１に送出する。この■の状態と畦）以外の状態の識別は
受信量ハＪ」制御回路１５からの通信可表示信号１０１
によって識別される。１１は送信レジスタであり、これ
は９１．＋ｉｔのパラレル・シリアル変換シフトレジス
タであり、送信同期制御回路１２により供給されるラッ
チ信号１０２により切り換え回路１０からの情報を取り
込み、インタフェース装置２　ａ　。

２ｂから供給されるクロック信号５によりディジタル伝
送路７又は８の伝送ビットレートに回ル］シたディジタ
ル信号に変換し、送信ディジタル情報３としてインタフ
ェース装置＃２ａ、又は２ｂに引き渡される。１２は送
信同期制御回路であり、インタフェース装置Ｍ２ａ、又
は２ｂより供給されるクロック信号５を１／９分周しラ
ッチ信号１０２として送信レジスタに供給する。また、
送信同期制御回路１２は受信同期制御回路１５からの同
期外れバタン送出指示信号１０３により起動され、ま１
゛同期外れバタン（第２図叫■）な一定期間切り候、え
回路１０に供給し、引き続き同ＡＩＪパクン（第２図０
１００）を切り換え回路１０に供給する。引き続き受信
同期制御回路１５から同期確立パタン送出化７Ｆ信号１
０４によりＪ−示されると、同期確立ノくタン（第２図
（Ｉｌｌ）■）を一定期間切り換え回路１０に供給した
のち、再び同期バタン（第２図ＱＩＩ■）を切り候え回
路１０に供給１−る。１３は受信レジスタであり、９ｂ
口のシリアル・パラレル変換レジスタで９、インタフェ
ース装ｆｉｆｆ：　２　ａ又は２ｂから供給されイ）ク
ロックイｉｊ＋＋凸によりディジタル伝送路８又は７の
伝送ビットレートに同期しｌζ受イ１１デイシタルイｉ
号４を取り込み、受信同期：Ｉｉ制御回路１５から供給
されるラツチイ言号１０５により父イ６情報をパラレル
の情報に変換し受信ディタル情報の切り換え回路１４に
供給する。１４は受信ディジタル情報の切り換え回路で
あり、第２図（Ｉ）　、　Ｑ、Ｉ）に円くす＠の期間は
受（Ｆｉレジスタ１３より供給される受信情報のＬｌθ
〜１３７を受・（ｄ制御卸情報の出力端子８に出力する
とともに、同」υｊビットＦとともに愛情同期’１ｔｉ
ｌｌ側１回路１５に供髭する。また、第２図（Ｉ）、引
）の■以外のＪＩＪＩ間は、受信制御情報の出力端子８
への出力を停止する。この＠の状態と■以外の状態の離
別は受信同期制御回路１５からの通信可表示信号１０１
によりｉｆｉ異別される。１５（末受信１川ル＋　ｆｌ
ｌＩ御回路子回路、第１図又は第２図に示す同期制御手
順の監視、同Ｊｕ」確立の制御等をおこなう。まず、デ
ィジタル伝送路７．８の設定が完了したことを示す信号
５を検出すると、直ちに同期外れパターン送出指示信号
１０３を発生させ、送信同期制御回路１２に同ル」外れ
パターン■の送出を指示する。引き続き、受信同期制御
回路１５は相手装置から送られて来る同期パターン■を
受信し、同期の引き込みが完了するとその同期回路をロ
ックし自装置回ＪＩＡ　４’ｌｌ’ｉ立表示レジスタを
セットし同期確立パターン送出指示信号１０４を発生さ
セ゛、送信同期制御回路１２に同期確立パターンの送出
を指示する。

兜４図は受信同期引き込みの動作を説明する図であって
１５は受信同期制御回路１５′の受信同期引き込み動作
に関係する部分であり、１５０は自装置同期確立表示レ
ジスタであり、受信ディジクル情報ヰの同期が確立して
いる期１１ＪＪセットされる。

１５１はゲート回路であり、自装醗同期確立レジスタ１
５０　カー１＝ツトされている時、受イ８ディジク）Ｌ
−ｉ）７報４を阻止し、リセットされている時通過さぜ
る１１５２は微分回路でありゲート回路１５１を通過し
たテイシタル情報の０”→″１”の変化点を抽出し、１
／／ｇ分周回路１５３のプリセット信号１０６を作る。

１５３はツリセラ）　ＯＪ針ｓ’なり９分周回路であり
、同期用ぎ込みが完了し、自装置同期確立レジスタ１５
０がセットされ、ゲート回路１５１が阻止状態に有る口
、ソはグリセット信”７４１０６が入力されないためイ
ンタフェース装置１ａ、又は１ｂより供給されるクロッ
ク情′け５を１／９に分周し、ラッチ４８号１０５を受
信レジスタ１３に供給する。自装置同期確立レジスタ１
５０がリセット状態の場合はこの分周回路にソリセット
信号１０６が供給され、分周回ｈ１ｉ’＋　１５３はプ
リセットされる。この分周回路１５３のフ゛リセットは
プリセット後９クロック目Ｗラッチ信号１０５　’ａ：
供給１−るタイミングとすると愛情しジスク１３の内容
か図に示す配列でラッチされ、データとして取り込まれ
る。この場合、同期の引き込みかできていな（・と正し
い位置に同期ビットが現われない。１５４は同期監視回
路であり受信した１　　′ｒイジクル゛ＩＮ報の同期ピ
ットドを常時監視し、ランチ信号１０７を用いて同期ビ
ットが一定期間連続して”ｌ”と７よることを検出し自
装置同期確立表示レジスタ１５０をセットし、同ル」ビ
ットに”ｏ”’ｉ検出した場合リセットする。以上の動
作忙よって、受信同期制御回路１５の自装置同期確立表
示レジスタがセットされると、受信同期制御回路１５は
送信同期制御回路１２に同期確立パターンの送出を指示
イるが、受信同期制御回路１５はこれと並行して受信デ
ィジタル情報４を監視し、第２図ｆｆ＋０の■に示す同
期確立パターンを検出１−ると　受信同期制御回路１５
の相手装置同期確立表示レジスタなセットする。この同
期確立パターン■の検出は愛情ナイジタル情報４に一定
期間連続″が連続してい２）ことを確認することにより
容易におこなうことができる。この場合同期確立パター
ン■の受信中は第４図の同期監視回路１５４の動作￥停
止する心壁があるが、これは同期確立パターンの受信中
目ル」監視回路１５４に入力されるラッチ信号１０７を
阻止するゲート回路を設けることにより容易に実施でき
る。

以上説明したように受信量ノυｊ制御回路１５の自装［
れ同ル」確立表示レジスタと、相手装置同期確−＼ｌ。

表示レジスタのセットは全く独立におこなわれる。

この両表示レジスタが共にセットされている期間、受信
同期制御回路１５は通信可表示信号１０１により刈（＃
　ｉ’Ｊ“の状Ｊ訳を表示する。従って通信、受信の各
ディジタル情報切り換え回路１０．１１は入出力端子７
の情報を送出し、８に受イム情報を出力する状態となる
。つきに受信同期１ｔｉｌＪ　？ａ４１回路１５が、通
イば司表ボイ６号１０１により通信可の状態を表示して
いる１１１」間に、第４図の同期監視回路１５４が同期
ピッ）　）’　Ｋ　”Ｏ”を検出した場合、同期外れと
なり自装胤同ルｊ佃：立衣示レジスタ１５０をリセット
することは前記の則りであるが、受信量ｊｕＪ　１ｉｉ
ｌｊ御回路１５の自装置同期確立表示レジスタと相手装
置表示レジスタが共にセットされている場合は同期監視
回路が同期外れ＠　４−Ｍ出すると両表示レジスタをリ
セットし、受佃同知」制御回路１凸は同期外れパターン
送出指示信号１０３を発生し、送信同期制御回路１２に
同ルＪ外れパターンの送出を指示する。この時相手装尚
ＬＫは同期外れパターン（第２図Ｑ１１）■）が送られ
るため、強制的に同期外れが生じる。このため相手装置
も同様に同期外れノ″ターンの送出からの制御が再開さ
れる。以１叶σ〕動作は前述の動作と同様におこなわれ
る。

発明の詳細 な説明したように、本発明によれば、ディジタル伝送路
で結ばれている２つの装置面が独立に同期制御をおこな
うことが可能であり、完全に対等な状態に置かれた装置
間の同期制御が可能であり、たとえば予約により回線を
設定ずろ時のように、両端末装置共に着呼を受け、同一
の動作末件に設定され、いかなる手段によっても主従の
関係を伺けることが−（きない場合でも制御情報を両端
末装置間で送受するための同期制御が゛ぢきるという利
点がある８

【図面の簡単な説明】

彬１図はＡ、発明による同期制御方式の同Ｊｖ１手１諏
を示すフローチャート、第２図は本発明による同期制御
方式のタイムチャートと使用するパターンを示す図、第
３し１は本発明の笑施例を示す同Ｍ　１ＤＩＪｆ卸回路
の構成図、第４図は第３図の受伯制御回鯖の同期引き込
み動作に関係する部分の詳細図である。 ｌ　ａ　、　１１）−同ｊｕ」制御回路、２　ａ　、　
２．ｂ　−伝送路インタフェース装■薩、３・・・送信
ディジタル情報、４・・・父イ１ディジタル情報、５・
・・伝送飴の設雉完了を示す信号、υ・・・クロック信
号、７・・・送信制御情報入力端子、８・・・ｄ、（ａ
制御情報出力端子、１０・・・送信テイジタル情報切り
換え回路、１１・・・送信レジスフ、１２・・・送信同
期制御回路、１３・・・受信レジスタ、１４・・・受傷
ディジタル情報の切り換え回路、１５・・・受信量−Ｘ
ｌｊ制御回路、１５０・・・自装置同期確立表示レジス
タ、１５１・・・ゲート回路、■５２・・・微分回路、
１５３・・・分周回路、１５４・・・同期監視回路。 七ｉ′Ｆ出願人　日本電信電’ｔ５７ｊ公社代理人弁理
士磯村雅１ｔ４）、、、、。 第　　　１　　　図 第　　　２　　　図 ド　Ｂｏ３１８２Ｂ３Ｉ３４Ｂ５８６Ｂ７Ｆ　ＢｏＢ、
Ｉ３゜Ｂ５１３４Ｂ５１３６Ｉ３□Ｆ　Ｂ。

Claims (1)

【特許請求の範囲】
1. ディジタル伝送路な介して結合された２つの装置間の情
   報伝送のための同期制御方式において、同期制御の開始
   時、あるいはｆＲ報伝送の途中で同期はずれが生じたと
   き、上記２つの装置はそれぞれ独立に、同期が確立され
   ていないときでも検出できる同期はずれパターンな定め
   られた期間送出した後、同期引き込みのための同期パタ
   ーンな送出し、相手装置からの同期パターンにより自装
   置の同期引ぎ込みを行い、上記自装置の同期引き込みが
   終了した時点で同期確立パターンを足められた期間だけ
   送出し、相手装置からの同期確立パターンを検出したこ
   とにより情報伝送を開始することを特徴とする同期制御
   方式。