JPH04282931A - クロック選択分配部 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同期網の同期式伝送装
置の、０系，１系よりのクロックを入力し正常な方を選
択して出力するクロック選択分配部に関する。

【０００２】図６は１例の同期網のクロック供給を示す
図、図７は１例のクロック供給系統図である。近年伝送
装置は、スタッフ多重伝送方式から同期多重伝送方式に
移行しつつある。この同期多重伝送方式の特徴は、網が
全て大本のマスタクロックに同期して信号が多重化され
る点であり、マスタクロックの発生元は日本国内では東
京大阪にあり、通常は東京のマスタクロックで運用され
、故障の場合は大阪のマスタクロックに切り替えるよう
にして、同期網の品質を保証している。

【０００３】又図６の子局６１は、マスタクロック供給
部６３を持つ親局６０の送信部６６から伝送されてくる
信号から、受信部のクロック抽出部６９にてクロックを
抽出し、クロック供給部６４を介して装置内部に供給し
、子局６２は、子局６１の送信部６７から伝送されてく
る信号から、受信部のクロック抽出部７０にてクロック
を抽出し、クロック供給部６５を介して装置内部に供給
し、各装置はこのクロックに同期した動作をする。

【０００４】従って、クロック供給部６４，６５からの
クロック供給が絶たれた場合は、装置内部はクロックが
なくなり動作が停止してしまう。その為図７に示す如く
、クロック供給は０系，１系のクロック供給部８０，８
１よりの２系統のクロックを用い、クロック受信部８２
，８３で受信し、夫々のクロックをクロック選択分配部
８４，８５に送信し、クロック選択分配部８４，８５に
て選択させ、片系が故障しても他系のクロックを装置内
部に供給して信頼性を向上するようにしている。

【０００５】図７のクロック受信部８２，８３，クロッ
ク選択分配部８４、８５は装置の心臓部である為に、一
般的に、夫々独立したパネル等で構成され故障の時は交
換が可能のようにコネクタで接続されている。

【０００６】

【従来の技術】図４は従来例のクロック受信部とクロッ
ク選択分配部のブロック図、図５は図４の各部のタイム
チャートで、（Ａ）はクロック受信部を抜いた時抜けた
ことを示す未実装情報よりクロックが後から断になる場
合で、（Ｂ）はクロック受信部を抜いた時未実装情報よ
り先にクロックが断になる場合を示し、（Ａ）（Ｂ）の
ａ〜ｇは図４のａ〜ｇ点に対応している。

【０００７】図４において、０系，１系のクロックを受
信して出力するクロック受信部４０，４１は同じ構成で
あるので、クロック受信部４０を用いて説明する。クロ
ック受信部４０，４１は、クロック選択分配部４２にコ
ネクタで接続されており、ｂ点，ｄ点は図５（Ａ）（Ｂ
）のｂ，ｄに示す如くＬレベルであり、例えばクロック
受信部４０が引き抜かれると、図５（Ａ）（Ｂ）のｂに
示す如くＨレベルになる。

【０００８】又コネクタは、例えばクロック受信部４０
を引き抜くと、通常は、抜けていない抜けたの、実装，
未実装を示すｂ点側のピンが先に抜け、ａ点のクロック
供給側のピンは後で抜けるようになっている。

【０００９】又クロック受信部４０の断検出部４３はク
ロックの断を検出すると出力を、通常はアースレベルで
あるものをオープンレベルにするものである。クロック
選択分配部４２のセレクタ４７，４８にはクロック受信
部４０，４１より０系，１系のクロックが供給されてお
り、フリップフロップ（以下ＦＦと称す）４９のリセッ
ト端子，セット端子には、通常は図５（Ａ）（Ｂ）のｂ
，ｄに示すＬレベルがノット回路５１，５２にて反転さ
れたＨレベルが供給されており、出力Ｑよりは図５（Ａ
）（Ｂ）のｅに示すＨレベルが出力し、ＦＦ５０に入力
している。

【００１０】そしてＦＦ５０の出力Ｑよりは図５（Ａ）
（Ｂ）のｆに示す如きＨレベルが出力してセレクタ４７
に入力し０系クロックを選択させ、図５（Ａ）（Ｂ）の
ｇに示す如く出力させ、又ＦＦ５０の反転出力＊Ｑより
はＬレベルを出力させてセレクタ４８に入力し１系クロ
ックを選択してＦＦ５０のクロック端子に入力するよう
にしている。

【００１１】そこで例えば、クロック受信部４０を誤っ
て引き抜くとｂ点のレベルは図５（Ａ）（Ｂ）のｂに示
す如くＨレベルとなり、ＦＦ４９の出力Ｑのレベルは図
５（Ａ）（Ｂ）のｅに示す如くＬレベルとなりＦＦ５０
の出力Ｑは図５（Ａ）（Ｂ）のｆに示す如く、図５（Ａ
）（Ｂ）のｃに示す１系のクロックの立ち上がり点でＬ
レベルとなり、ＦＦ５０の反転出力＊ＱはＨレベルとな
り、セレクタ４７では１系のクロックを選択し、図５（
Ａ）（Ｂ）のｇに示す如きクロックを出力しセレクタ４
８では０系のクロックを選択する。

【００１２】ここでクロック受信部４０を引き抜いた場
合、実装，未実装を示すｂ点のピンが先に抜けてレベル
が図５（Ａ）ｂに示す如くＨレベルになり、次にａ点の
ピンが抜けて図５（Ａ）ａに示す如くクロック断になる
と、切り替え出力は図５（Ａ）ｇに示す如くクロックの
歯抜けはなく切り替えられる。

【００１３】又、クロック受信部４０，４１を引き抜か
ずに、例えば０系のクロックが断になると、断検出部４
３の出力はオープンとなりＥＸーＯＲ（排他的論理和回
路）４５の出力はＨレベルになり、図５（Ａ）（Ｂ）の
ｂに示すレベル変化とクロック断とは同一時点となりク
ロックの歯抜けはなく切り替えられる。

【００１４】尚図４のＲ３〜Ｒ６はブルアップ用抵抗で
、４４は断検出部、４６はＥＸーＯＲである。

【００１５】

【発明が解決しようとする課題】しかしながら、クロッ
ク受信部を引き抜く時のコネクタの角度によっては、ａ
点のピンが先でｂ点のビンが後で抜けることがあり、こ
の時は、図５（Ｂ）のａ，ｂに示す如く、ｂ点のレベル
がＨレベルになる前にａ点のクロックは断となり、出力
は図５（Ｂ）ｇに示す如くクロックが歯抜けになり、主
信号のデータにエラーを発生する問題点がある。

【００１６】本発明は、コネクタよりクロック受信部を
角度をもつて引き抜いた時及びクロック断の時もクロッ
クの歯抜けを生じなく切り替えることが出来るクロック
選択分配部の提供を目的としている。

【００１７】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、０系，１系よりクロッ
クを入力し、何れかを選択し、選択している方のクロッ
クが断になると他方のクロックを選択して出力するクロ
ック選択分配部において、該０系のクロックは第１のア
ンド回路１を介してクロック出力用オア回路３に入力し
、該１系のクロックは第２のアンド回路２を介して該ク
ロック出力用オア回路３に入力し、又該第１，第２のア
ンド回路１，２にはＦＦ４の出力，反転出力を夫々入力
させておき、且つ該０系，１系よりクロックを入力し相
互に監視させ、該０系のクロックが断になると、該ＦＦ
４のリセット端子に入力する第１のトリガ信号のレベル
をクロックの１／２周期以下で反転し、該１系のクロッ
クが断になると、該ＦＦ４のセット端子に入力する第２
のトリガ信号のレベルをクロックの１／２周期以下で反
転する断検出・レベル変換手段５を設ける。

【００１８】

【作用】本発明によれば、例えば、ＦＦ４の出力Ｑより
はＨレベルが出力され、反転出力＊ＱよりはＬレベルが
出力され、アンド回路１より０系のクロックがオア回路
３を介して出力し、アンド回路２では出力を禁止してい
たとする。

【００１９】そして、クロック受信部の引き抜きで例え
ば０系のクロックが断になるか又は０系のクロックが断
になると、断検出・レベル変換手段５の０系のクロック
を監視している１系のクロックにより、クロックの１／
２周期以内に、ＦＦ４のリセット端子に入力している第
１のトリガ信号のレベルを反転して、出力ＱをＬレベル
，反転出力＊ＱをＨレベルとし、アンド回路１を出力禁
止状態にし、アンド回路２より１系のクロックを出力す
るようにし、オア回路３を介して１系のクロックを出力
する。

【００２０】即ち、０系のクロック断より、クロックの
１／２周期以内に、１系のクロックに切り替わるので、
クロック受信部の引き抜きでクロックが断になるか又は
クロックが断になっても、クロックの歯抜けを生ずるこ
となく切り替えることが出来る。

【００２１】尚、この場合のクロック受信部とクロック
選択分配部間のコネクタは、実装，未実装用のピンは使
用しないので、ピンの長さは同じ通常のものでよく、ク
ロック受信部はクロックを受信して出力するものでよい
。

【００２２】

【実施例】図２は本発明の実施例のクロック選択分配部
のブロック図、図３は図２の各部のタイムチャートで、
ａ〜ｒは図２のａ〜ｒ点に対応している。

【００２３】図２のＲ１，Ｒ２はプルアップ用抵抗で、
ＦＦ１２〜１７の入力には固定的にＨレベルが入力して
いる。又クロック受信部８２、８３は、０系，１系のク
ロックを夫々受信して出力するものであり、バッフア１
０を通った図３ａに示す０系クロックはアンド回路１及
びＦＦ１２，１５のクロック端子に供給され又ノット回
路２０，遅延回路ＤＬＹ３，微分回路２６を通り、図３
ｅに示す如きパルスとなり、ＦＦ１３のリセット端子に
供給され、又ノット回路２１，遅延回路ＤＬＹ４，ＤＬ
Ｙ５，微分回路２７を通り、図３ｉに示す如きパルスと
なり、ＦＦ１４のリセット端子に供給されている。

【００２４】又バッフア１１を通った図３ｂに示す１系
クロックはアンド回路２及びＦＦ１３，１５のクロック
端子に供給され又ノット回路２２，遅延回路ＤＬＹ６，
微分回路２８を通り、図３ｋに示す如きパルスとなり、
ＦＦ１５のリセット端子に供給され、又ノット回路１９
，遅延回路ＤＬＹ１，ＤＬＹ２，微分回路２６を通り、
図３ｃに示す如きパルスとなり、ＦＦ１２のリセット端
子に供給されている。

【００２５】この場合遅延回路による遅延量は次の如く
してある。 ＤＬＹ１＋ＤＬＹ２＝ＤＬＹ４＋ＤＬＹ５＜クロックの
１／２周期 ＤＬＹ３＝ＤＬＹ６　　ＤＬＹ１＋ＤＬＹ２＞ＤＬＹ３
ＤＬＹ４＋ＤＬＹ５＞ＤＬＹ６ 正常な場合は、ＦＦ１２の出力は図３ｄに示す如く、図
３ｃで示す微分回路２５のパルスでリセットされてＬレ
ベルになり、又図３ａに示す０系のクロックの立ち上が
りでＨレベルとなり、ＦＦ１６のクロック端子に供給さ
れ、ＦＦ１６の出力は図３ｈに示す如くＨレベルで、Ｆ
Ｆ４のリセット端子に入力している。

【００２６】一方ＦＦ１４の出力は図３ｊに示す如く、
図３ｉで示す微分回路２７のパルスでリセットされてＬ
レベルになり、又図３ｂに示す１系のクロックの立ち上
がりでＨレベルとなり、ＦＦ１７のクロック端子に供給
され、ＦＦ１７の出力は図３ｎに示す如くＨレベルで、
ＦＦ４のセット端子に入力している。

【００２７】従ってＦＦ４の出力Ｑは図３ｏに示す如く
Ｈレベルでアンド回路１に入力し、図３ｐに示す如く０
系のクロックを出力し、オア回路３を介して図３ｒに示
す如く出力している。

【００２８】一方、ＦＦ４の反転出力＊ＱはＬレベルで
アンド回路２に入力し、図３ｑに示す如く１系のクロッ
クの出力を禁止している。尚微分回路２５の図３ｃに示
すパルスはノット回路２３で反転されナンド回路２９に
入力し、又ＦＦ１３の出力は、図３ｆに示す如く、微分
回路２６の図３ｅに示すパルスでリセットされてＬレベ
ルになり、１系のクロックの立ち上がりでＨレベルにな
りナンド回路２９に供給され、ナンド回路２９の出力は
図３ｇに示す如くＨレベルになっている。

【００２９】又微分回路２７の図３ｉに示すパルスはノ
ット回路２４で反転されナンド回路３０に入力し、又Ｆ
Ｆ１５の出力は、図３ｌに示す如く、微分回路２８の図
３ｋに示すパルスでリセットされてＬレベルになり、０
系のクロックの立ち上がりでＨレベルになりナンド回路
３０に供給され、ナンド回路３０の出力は図３ｍに示す
如くＨレベルになっている。

【００３０】そこで、例えば、図３ａの断の時点で、０
系クロックが断になると、微分回路２６の出力は図３ｅ
に示す如くＨレベルの儘となり、ＦＦ１３の出力を図３
ｆに示す如くＨレベルの儘とし、ナンド回路２９よりは
図３ｇに示す如く微分回路２５のパルスを出力し、ＦＦ
１６をリセットして出力を図３ｈに示す如くＬレベルと
する。

【００３１】又微分回路２７の出力は図３ｉに示す如く
Ｈレベルの儘となり、ＦＦ１４の出力を図３ｊに示す如
くＨレベルの儘とする。又ＦＦ１５のクロック端子には
クロックが入力しなくなるので、出力Ｑは図３ｌに示す
如くＬレベルの儘となりナンド回路３０に与えられナン
ド回路３０の出力は図３ｍに示す如くＨレベルの儘で、
ＦＦ１７の出力も図３ｎに示す如くＨレベルの儘である
。

【００３２】よって、ＦＦ４の出力Ｑは図３ｏに示す如
くＬレベルとなり、反転出力＊ＱはＨレベルとなり、ア
ンド回路１では図３ｐに示す如く出力を禁止し、アンド
回路２では図３ｑに示す如く１系のクロックを出力し、
オア回路３を介して図３ｒに示す如く歯抜けのない切り
替えクロックを出力する。

【００３３】即ち、クロック受信部をコネクタより角度
をもつて引き抜いた時でも実装，未実装用のピンを使用
しないので０系のクロック断と同じく、０系のクロック
が断となってから、遅延回路ＤＬＹ１＋ＤＬＹ２の遅延
の、クロックの１／２周期以下で１系のクロックに切り
替わるので、歯抜けなく切り替わり出力される。

【００３４】

【発明の効果】以上詳細に説明せる如く本発明によれば
、クロック受信部をコネクタより角度をもつて引き抜い
た時でも、クロック断の時と同じく、クロック断となっ
てからクロックの１／２周期以下で他系のクロックに切
り替わるのでクロックの歯抜けを生じなく切り替えるこ
とが出来る効果がある。

【図面の簡単な説明】

【図１】は本発明の原理ブロック図、

【図２】は本発明の実施例のクロック選択分配部のブロ
ック図、

【図３】は図２の各部のタイムチャート、

【図４】従来
例のクロック受信部とクロック選択分配部のブロック図
、

【図５】は図４の各部のタイムチャート、

【図６】は１
例の同期網のクロック供給を示す図、

【図７】は１例の
クロック供給系統図である。

【符号の説明】

１，２はアンド回路、３はオア回路、４，１２〜１７，
４９，５０はフリップフロップ、５は断検出・レベル変
換手段、１０，１１はバッフア、１９〜２４，５１，５
２はノット回路、２５〜２８は微分回路、２９，３０は
ナンド回路、４０，４１，８２，８３はクロック受信部
、４３，４４は断検出部、４５，４６は排他的論理和回
路、４７，４８はセレクタ、６０は親局、６１，６２は
子局、６３はマスタクロック供給部、６４、６５はクロ
ック供給部、６６，６７，６８は送信部、６９，７０は
クロック抽出部、８０，８１はクロック供給部、８４，
８５はクロック選択分配部を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　０系，１系よりクロックを入力し、何
   れかを選択し、選択している方のクロックが断になると
   他方のクロックを選択して出力するクロック選択分配部
   において、該０系のクロックは第１のアンド回路（１）
   を介してクロック出力用オア回路（３）に入力し、該１
   系のクロックは第２のアンド回路（２）を介して該クロ
   ック出力用オア回路（３）に入力し、又該第１，第２の
   アンド回路（１，２）にはフリップフロップ（４）の出
   力，反転出力を夫々入力させておき、且つ該０系，１系
   よりクロックを入力し相互に監視させ、該０系のクロッ
   クが断になると、該フリップフロップ（４）のリセット
   端子に入力する第１のトリガ信号のレベルをクロックの
   １／２周期以下で反転し、該１系のクロックが断になる
   と、該フリップフロップ（４）のセット端子に入力する
   第２のトリガ信号のレベルをクロックの１／２周期以下
   で反転する断検出・レベル変換手段（５）を設けたこと
   を特徴とするクロック選択分配部。