JPS59186340A - 相補形誘電体分離基板の製造方法 - Google Patents
相補形誘電体分離基板の製造方法Info
- Publication number
- JPS59186340A JPS59186340A JP6134383A JP6134383A JPS59186340A JP S59186340 A JPS59186340 A JP S59186340A JP 6134383 A JP6134383 A JP 6134383A JP 6134383 A JP6134383 A JP 6134383A JP S59186340 A JPS59186340 A JP S59186340A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- type
- substrate
- islands
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は特に高耐圧化、高周波特性に勝れかつ相補形半
導体素子により集積回路を構成するのに必要な誘電体分
離基板の製造方法に関するものである。
導体素子により集積回路を構成するのに必要な誘電体分
離基板の製造方法に関するものである。
一般にモノリシック集積回路の製造において、トランジ
スター、抵抗等多数の構成素子を互いに電気的に絶縁分
離する必要がある。現在この分離方式の代表的なものと
して、ＰＮ分離ブラ式と誘電体分離方式とがある。後者
の方式は絶縁材料として通常酸化膜を使用するので、Ｐ
Ｎ分離方式に比べ容性容量が少なく、高耐圧化も容易で
ある等の特徴がある。
スター、抵抗等多数の構成素子を互いに電気的に絶縁分
離する必要がある。現在この分離方式の代表的なものと
して、ＰＮ分離ブラ式と誘電体分離方式とがある。後者
の方式は絶縁材料として通常酸化膜を使用するので、Ｐ
Ｎ分離方式に比べ容性容量が少なく、高耐圧化も容易で
ある等の特徴がある。
従来、最も代表的な誘電体分離基板の製造方法を第１図
（ａ）〜（ｄ）により順次説明する。先ず、第１図（ａ
ｌに示す単一導電性の単結晶シリコン基板１の片面に選
択エツチング法によって、第１＠１（ｂ）に示すように
分離溝２を形成し、さらにその上に絶縁用の酸化膜６を
被着させる。次いで第１図（ｃ）に示すように酸化膜３
上にシリコン塩化物等の気相反応によって多結晶シリコ
ン４を形成し、これを支持体層５とし、破線で示しだ位
置まで研磨すれば、第１図（ｄ）に示すように互いに絶
縁用の酸化膜６で絶縁分離された単一導電性の単結晶シ
リコンの島乙を有する誘電体分離基板７が得られる。
（ａ）〜（ｄ）により順次説明する。先ず、第１図（ａ
ｌに示す単一導電性の単結晶シリコン基板１の片面に選
択エツチング法によって、第１＠１（ｂ）に示すように
分離溝２を形成し、さらにその上に絶縁用の酸化膜６を
被着させる。次いで第１図（ｃ）に示すように酸化膜３
上にシリコン塩化物等の気相反応によって多結晶シリコ
ン４を形成し、これを支持体層５とし、破線で示しだ位
置まで研磨すれば、第１図（ｄ）に示すように互いに絶
縁用の酸化膜６で絶縁分離された単一導電性の単結晶シ
リコンの島乙を有する誘電体分離基板７が得られる。
上述した従来の誘電体分離基板の最も欠点とするところ
は、第１図（ｄ）に示しだ単結晶シリコンの島が全て単
一導電性であるということである。す々わち、最近の集
積回路は回路構成の工夫により種々の回路構成が得られ
ているが、まだ相補形半導体素子を吸水する回路がアナ
ロク集積回路等では強く、特に高耐圧集積回路では顕著
である。しかし、上述した誘電体分離基板では相補形半
導体素子は容易に得られず、バーチカル形とラテラル形
との２柚類の半導体素子で回路を構成せざる得ない。こ
のうち特にラテラル形の電気的特性が劣り、筒耐圧化の
為には素子寸法が太きぐなるという欠点があった。
は、第１図（ｄ）に示しだ単結晶シリコンの島が全て単
一導電性であるということである。す々わち、最近の集
積回路は回路構成の工夫により種々の回路構成が得られ
ているが、まだ相補形半導体素子を吸水する回路がアナ
ロク集積回路等では強く、特に高耐圧集積回路では顕著
である。しかし、上述した誘電体分離基板では相補形半
導体素子は容易に得られず、バーチカル形とラテラル形
との２柚類の半導体素子で回路を構成せざる得ない。こ
のうち特にラテラル形の電気的特性が劣り、筒耐圧化の
為には素子寸法が太きぐなるという欠点があった。
本発明は誘電体分離基板上の単一導電性の単結晶の島を
異なる導電性をもつ２種類の単結晶の島とすることによ
り上記欠点を除去し、相補形半導体素子を容易に形成で
きる相補形誘電体分離基板を提供するものである。すな
わち、本発明は共通の半導体基板上に誘電体膜で互いに
絶縁されだ複数個の、単一導電性の単結晶の島を有する
誘電体分離基板を用い、前記単結晶の島のうち異種の導
電性の島とすべき領域の単結晶を誘電体膜より厚さ数μ
ｍの領域を残して除去し、その残存させた単結晶領域を
異種の導電性に置換え、該単結晶領域に、該領域上同種
の導電性をもつ単結晶を成長させ、誘電体分離基板上の
単一導電性の単結晶の島を、互いに誘電体膜で絶縁され
かつ互いに異々る導電性をもつ２種類の単結晶の島きす
ると吉を特徴とする相補形誘電体分離基板の製造方法で
ある。
異なる導電性をもつ２種類の単結晶の島とすることによ
り上記欠点を除去し、相補形半導体素子を容易に形成で
きる相補形誘電体分離基板を提供するものである。すな
わち、本発明は共通の半導体基板上に誘電体膜で互いに
絶縁されだ複数個の、単一導電性の単結晶の島を有する
誘電体分離基板を用い、前記単結晶の島のうち異種の導
電性の島とすべき領域の単結晶を誘電体膜より厚さ数μ
ｍの領域を残して除去し、その残存させた単結晶領域を
異種の導電性に置換え、該単結晶領域に、該領域上同種
の導電性をもつ単結晶を成長させ、誘電体分離基板上の
単一導電性の単結晶の島を、互いに誘電体膜で絶縁され
かつ互いに異々る導電性をもつ２種類の単結晶の島きす
ると吉を特徴とする相補形誘電体分離基板の製造方法で
ある。
次に本発明の実施例について図面を参照して説明する。
第２図（ａ）〜（ｄ）は本発明の実施例を示す相補形誘
電体分離基板の製造方法を示す断面図である。第２図（
ａ）は、公知の技術で製造された多結晶／リコン８の中
に絶縁用の酸化膜９で互いに絶縁された単一導電性の複
数個の単結晶シリコンの島１０を有する誘電体分離基板
１１を示す。ここで説明を容易にするため、単一導電性
の複数個の単結晶シリコンの島１０としてＰ形溝電性を
持ち、異種の導電性としてｎ形溝電性の場合に関して説
明を行なう。
電体分離基板の製造方法を示す断面図である。第２図（
ａ）は、公知の技術で製造された多結晶／リコン８の中
に絶縁用の酸化膜９で互いに絶縁された単一導電性の複
数個の単結晶シリコンの島１０を有する誘電体分離基板
１１を示す。ここで説明を容易にするため、単一導電性
の複数個の単結晶シリコンの島１０としてＰ形溝電性を
持ち、異種の導電性としてｎ形溝電性の場合に関して説
明を行なう。
第２図（ｂ）に示すようにｎ形溝電性とすべき領域内に
あるＰ形溝電性の島１０に酸化膜１２をマスクに（〜で
選択エツチング法等で溝１３を形成する。
あるＰ形溝電性の島１０に酸化膜１２をマスクに（〜で
選択エツチング法等で溝１３を形成する。
この時、その後のエピタキシャル成長を可能とならしめ
るよう単結晶の核でＰ形導電性単結晶１４を酸化膜９よ
り厚さ数μｍ残存させる。
るよう単結晶の核でＰ形導電性単結晶１４を酸化膜９よ
り厚さ数μｍ残存させる。
続いて第２図（Ｃ）に示すように酸化膜１５をマスクに
して、Ｐ、 Ｓｂ、 Ａｓ等の熱拡散、イオン注入又は
エピタキシャル成長により、前工程で残存させた厚さ数
ノｔｍＱＰ形導電性単結晶１４をｎ形溝電性単結晶１６
に置換し、さらにエピタキシャル成長によｆ）（１形導
電性単結晶１６上にｎ形溝電性単結晶１７を、溝η６が
埋まるまで成長させる。この時、酸化膜１５の上には多
結晶シリコン１８が同時に成長する３、続いて第２図（
ｄ）に示すように最初のＰ形溝電性の単結晶の島１０の
表面まで研磨・ポリッシュ又はエツチングで除去し、基
板１１上の単一導電性の単結晶の島を、互いに絶縁用の
酸化膜９で電気的に絶縁されたＰ形溝電性の単結晶の島
１９とｎ形溝電性の単結晶の島２０とした相補形誘電体
分離基板２１を得る。なお、上記実施例において、単結
晶基板としてシリコン、単一導電性の単結晶シリコンの
島としてＰ形溝電性、選択エツチング法としてＶ溝構造
、絶縁分離用膜及びマスク材として酸化膜、ｎ形溝電性
にするだめの不純物としてＰ、 Ｓｂ、 Ａ、Ｓについ
て説明したが、単結晶基板としてＧｅ＋ ＧａＡｓ等、
単一導電性の単結晶の島としてｎ形溝電性、選択エツチ
ング法としてＵ溝構造、絶縁分離用膜及びマスク材とし
て窒化膜、Ｐ形溝電性にするだめの不純物上してＢ。
して、Ｐ、 Ｓｂ、 Ａｓ等の熱拡散、イオン注入又は
エピタキシャル成長により、前工程で残存させた厚さ数
ノｔｍＱＰ形導電性単結晶１４をｎ形溝電性単結晶１６
に置換し、さらにエピタキシャル成長によｆ）（１形導
電性単結晶１６上にｎ形溝電性単結晶１７を、溝η６が
埋まるまで成長させる。この時、酸化膜１５の上には多
結晶シリコン１８が同時に成長する３、続いて第２図（
ｄ）に示すように最初のＰ形溝電性の単結晶の島１０の
表面まで研磨・ポリッシュ又はエツチングで除去し、基
板１１上の単一導電性の単結晶の島を、互いに絶縁用の
酸化膜９で電気的に絶縁されたＰ形溝電性の単結晶の島
１９とｎ形溝電性の単結晶の島２０とした相補形誘電体
分離基板２１を得る。なお、上記実施例において、単結
晶基板としてシリコン、単一導電性の単結晶シリコンの
島としてＰ形溝電性、選択エツチング法としてＶ溝構造
、絶縁分離用膜及びマスク材として酸化膜、ｎ形溝電性
にするだめの不純物としてＰ、 Ｓｂ、 Ａ、Ｓについ
て説明したが、単結晶基板としてＧｅ＋ ＧａＡｓ等、
単一導電性の単結晶の島としてｎ形溝電性、選択エツチ
ング法としてＵ溝構造、絶縁分離用膜及びマスク材とし
て窒化膜、Ｐ形溝電性にするだめの不純物上してＢ。
■ｎ等を用いだ相補形誘電体分離基板としても差支えな
いことは勿論である。
いことは勿論である。
以上説明した如く、本発明によれば誘電体分離基板のう
ち単結晶の島を相補形とするため、バーチカル形で相補
形の半導体素子が容易に構成でき、電気的特性が勝れ、
高耐圧化においても素子寸法がラテラル形と比較して小
さくなる勝れた集積回路を構成できる効果を有するもの
である。
ち単結晶の島を相補形とするため、バーチカル形で相補
形の半導体素子が容易に構成でき、電気的特性が勝れ、
高耐圧化においても素子寸法がラテラル形と比較して小
さくなる勝れた集積回路を構成できる効果を有するもの
である。
第１図（ａ）〜（ｄ）は従来の単一導電性の単結晶の島
を持つ誘電体分離基板の製造方法を示す断面図、第２図
（ａ）〜（ｄ）は本発明の相補形導電性単結晶の島を持
つ相補形銹電体分離基板の製造方法を示す断面図である
。 １０・・・単一導電性単結晶の島 １１・・・誘電体分離基板 １９・・・Ｐ形導電性単結晶の島 ２０・・・ｎ形導電性単結晶の島 時許出願人 日本電気株式会社 −２−′ 代理人 弁理士 菅 野 中 −゛−′−第１図
を持つ誘電体分離基板の製造方法を示す断面図、第２図
（ａ）〜（ｄ）は本発明の相補形導電性単結晶の島を持
つ相補形銹電体分離基板の製造方法を示す断面図である
。 １０・・・単一導電性単結晶の島 １１・・・誘電体分離基板 １９・・・Ｐ形導電性単結晶の島 ２０・・・ｎ形導電性単結晶の島 時許出願人 日本電気株式会社 −２−′ 代理人 弁理士 菅 野 中 −゛−′−第１図
Claims (1)
- （１）共通の半導体基板上に誘電体膜で互いに絶縁され
た複数個の単一導電性の単結晶の島を有する誘電体分離
基板を用い、前記単結晶の島のうち異種の導電性の島さ
すべき領域に属する単結晶の島を誘電体膜より厚さ数μ
ｍの領域を残して除去し、その残存させた単結晶領域を
異種の導電性に置換えて、該単結晶領域に、該領域と同
種の導電性をもつ単結晶を成長させ、誘電体分離基板上
の単一導電性の単結晶の島を、互いに誘電体膜で絶縁さ
れかつ互いに異なる導電性をもつ２種類の単結晶の島と
することを特徴とする相補形誘電体分離基板の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6134383A JPS59186340A (ja) | 1983-04-07 | 1983-04-07 | 相補形誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6134383A JPS59186340A (ja) | 1983-04-07 | 1983-04-07 | 相補形誘電体分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59186340A true JPS59186340A (ja) | 1984-10-23 |
Family
ID=13168386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6134383A Pending JPS59186340A (ja) | 1983-04-07 | 1983-04-07 | 相補形誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59186340A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171148A (ja) * | 1985-01-25 | 1986-08-01 | Matsushita Electric Works Ltd | 半導体装置用材料の製法 |
| US4925808A (en) * | 1989-03-24 | 1990-05-15 | Sprague Electric Company | Method for making IC die with dielectric isolation |
| EP0391081A2 (en) * | 1989-04-06 | 1990-10-10 | International Business Machines Corporation | Fabrication and structure of semiconductor-on-insulator islands |
| US5001075A (en) * | 1989-04-03 | 1991-03-19 | Motorola | Fabrication of dielectrically isolated semiconductor device |
-
1983
- 1983-04-07 JP JP6134383A patent/JPS59186340A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171148A (ja) * | 1985-01-25 | 1986-08-01 | Matsushita Electric Works Ltd | 半導体装置用材料の製法 |
| US4925808A (en) * | 1989-03-24 | 1990-05-15 | Sprague Electric Company | Method for making IC die with dielectric isolation |
| US5001075A (en) * | 1989-04-03 | 1991-03-19 | Motorola | Fabrication of dielectrically isolated semiconductor device |
| EP0391081A2 (en) * | 1989-04-06 | 1990-10-10 | International Business Machines Corporation | Fabrication and structure of semiconductor-on-insulator islands |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6159853A (ja) | シリコン結晶体構造 | |
| JP2526786B2 (ja) | 半導体装置及びその製造方法 | |
| US3393349A (en) | Intergrated circuits having isolated islands with a plurality of semiconductor devices in each island | |
| JPH05267439A (ja) | 半導体装置の製造方法 | |
| US4751561A (en) | Dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer | |
| KR19980071857A (ko) | 절연체상의 반도체기판상의 바이폴라 트랜지스터 및 그 제조방법 | |
| JPS59186340A (ja) | 相補形誘電体分離基板の製造方法 | |
| US4216491A (en) | Semiconductor integrated circuit isolated through dielectric material | |
| KR890003146B1 (ko) | 유전체 격리구조를 가진 보상 반도체장치를 제조하는 방법 | |
| JPH0897225A (ja) | 半導体装置及びその製造方法 | |
| JPS59186341A (ja) | 相補形誘電体分離基板の製造方法 | |
| EP0661735B1 (en) | Process for the manufacturing of integrated circuits, particularly of intelligent power semiconductor devices | |
| US3797102A (en) | Method of making semiconductor devices | |
| US5789793A (en) | Dielectrically isolated well structures | |
| JPH0450747B2 (ja) | ||
| JPS59218748A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS6017928A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS61182240A (ja) | 半導体装置の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JP3043370B2 (ja) | 誘電体分離基板の製造方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS604591B2 (ja) | 半導体集積回路装置 | |
| JPS6226837A (ja) | 半導体装置の製造方法 | |
| JPS6155253B2 (ja) |