JPH02126650A - 誘電体分離半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、２枚の基板を接着して得られる誘電体分離半
導体基板を用いて半導体装置を製造する方法に関する。

（従来の技術） 従来よシ、半導体装置の素子分離法として、ｐｎ接合分
離や誘電体分離が知られている。誘電体分離法は、ｐｎ
接合分離法に比べて以下のような優れた特徴を有する。

■高温動作時においても漏れ電流が少ない。

■寄生サイリスタによるラッチアップがない。

■高耐圧素子を分離する場合にも分離に要する面積が少
ない。

■電圧印加の極性を考慮する必要がない。

■寄生容量が少ない。

誘電体分離構造を実現するためにはいくつかの方法が知
られている。例えば、シリコン基板を間に絶縁膜を挟ん
で直接接着する方法、ＳＯ８と呼ばれるサファイア基板
上にシリコンを気相成長させる方法、絶縁膜上に非晶質
シリコン膜を堆積してこれを再結晶化させる方法、シリ
コン基板の一部をエツチングし酸化膜を形成した後多結
晶シリコン膜を堆積し裏面から研磨して多結晶シリコン
膜で保持された島状シリコン層を得る方法、等である。

これらの中で、直接接着技術は、簡便に良質の誘電体分
離半導体基板を得ることができるものとして最近注目さ
れている。

第２図は、従来の直接接着技術による誘電体分離基板の
製造工程を示す。（ａ）に示すように、接着すべき面を
鏡面研磨した２枚のシリコン・ウェハ１．２を用意する
。一方のウェハ１には、図示のように表面に酸化膜３，
４を形成する。このような２枚のウェハ１，２を直接接
着して（ｂ）に示すよように一体化する。続いて素子形
成を行なう活性層側、この例ではウェハ１側を研磨して
、（Ｃ）に示すように所定厚みに設定する。

次にこのウェハ全面にマスク用酸化膜５を形成し、活性
層側のウェハ１に形成する７字溝部分の酸化膜を選択エ
ツチングする（ｄ）。

次に活性層側のウェハ１を異方性エツチングにより選択
エツチングして、（ｅ）に示すように酸化膜４に達する
深さの断面Ｖ字状の分離溝６を形成する。これによシ、
各素子形成領域が島状に分離される。その後更に各島状
のシリコン層を電気的に分離するため、マスク用酸化膜
５をエツチングによシ除去（ｆ）シてから、（ｇ）に示
すように酸化膜７を形成する。そして、各分離溝６に多
結晶シリコン８を埋め込み必要に応じて表面の平坦化処
理を行なって、（ｈ）に示すような誘電体分離基板を得
る。

第３図は、この様な誘電体分離基板の一つの活性層にｐ
ｎｐトランジスタを形成した状態を示している。活性層
がｐ型である場合、ここにｎ型ベース層９、ｐ型エミッ
タ層１０を順次拡散形成してｐｎｐ　トランジスタが得
られる。島状の活性層の酸化膜４，６との界面にはｐＷ
層８ｔ、８ｚが形成されている。これらはコレクタ電流
を良好にコレクタ電極に集めるためのもので、底部のｐ
型層８１は接着前に予め第１の基板１に形成しておき、
溝部のｐ型層８２は溝形成後に拡散形成される。

ところでこの様な誘電体分離基板を用いた半導体装置に
おいて、従来の方法では素子分離特性に次のような問題
があった。

第４図を用いて説明する。第４図は、第２図の工程にお
ける一体化して活性層の厚みを調整した後の７字溝を形
成する工程を具体的に示したものである。第４図（ａ）
は、熱酸化膜１１を活性層上に形成してこれをマスクと
して活性層を異方性エツチングによりエツチングし、７
字溝５を形成した状態である。この後（ｂ）に示すよう
に、酸化ｉ１１を拡散マスクとして用いて溝側面に不純
物を拡散し、ｐ＋型層８８を形成する。その後マスクと
して用いた酸化膜１１はエツチング除去し、改めて熱酸
化によυ活性層表面および素子分離溝に良質の酸化膜を
形成する。このとき酸化膜エツチングには通常弗酸系の
エツチング液が用いられるが、７字溝５の底に露出して
いる酸化膜４も同時にエツチングされ、（Ｃ）に示すよ
うにサイドエツチングによる切込み１２が生じる。この
後、７字溝５の側面に素子分離用の酸化膜６を形成する
と、（ｄ）のような状態となる。この様に７字溝の底に
切込み１２が生じた状態では、この部分の酸化膜厚が薄
くなり、分離耐圧が不十分になる。また切込み部１２に
は、後の多結晶シリコン膜埋込み工程で完全に多結晶シ
リコン膜の埋込みができず、空洞ができた状態となシ、
これは素子の信頼性低下の原因となる。

（発明が解決しようとする課題） 以上のように接着技術によシ得られる誘電体分離基板を
用いた従来の半導体装置製造工程では、７字溝による横
方向の素子分離工程において、耐圧および信頼性の点で
問題があった。

本発明は、この様な問題を解決した誘電体分離半導体装
置の製造方法を提供することを目的とする。

〔発明の構成〕

（課題を解決するだめの手段） 本発明の方法は、素子分離誘電体膜となる第１の絶縁膜
（酸化膜）を挟んで第１の半導体基板と第２の半導体基
板を接着して一体化した半導体基板にエツチング働マス
ク用の第２の膜を形成し、この膜を利用して素子分離用
の溝をエツチングで形成し）その後第２の膜を除去して
島状に分離された各活性層に所望の素子を形成するに際
して１溝エツチングのマスクに使う第２の票に窒化ケイ
素膜を使うことを特徴とする。

（作用） 本発明によれば、素子分離溝のエツチング・マスクとし
て窒化ケイ素膜を使用する。溝のエツチング後マスクを
除去するエツチングをする際に、窒化ケイ素膜なのでＶ
溝底部の酸化膜をエツチングしないエッチャントを使用
することができる。

例えばリン酸がある。これによシ、■溝底部の酸化膜の
サイドエッチが防止され、この溝に多結晶シリコンを埋
め込んだ時に空洞が残ることもなく分離耐圧が十分で信
頼性の高い誘電体分離半導体装置を得ることができる。

（実施例） 以下、本発明の詳細な説明する。

ｐ型、比抵抗１００Ω・傷、面方位（１００）、厚み５
００μｍのシリコン・ウェハを用いて、直接接着によシ
誘電体分離基板を作製した。接着に先立ち、一方のウェ
ハにはボロンイオン注入とアニールを行ない、熱酸化で
厚さ１μｍの酸化膜を形成した。

直接接着の具体的な工程は次の通シである。まず接着す
るウェハをＨ，Ｓ　Ｏ，−Ｈ２Ｏ，混合液、ＨＣｌ−Ｈ
２０！混合液、王水等で洗浄した後、ｌＯ分程度水洗し
、スピンナーで脱水乾燥する。これらの処理を経たウェ
ハを、例えばクラス１００以下の清浄な雰囲気中に設置
して実質的に異物が介在しない状態でその鏡面研磨面同
志を密着させる。これにより、２枚のウェハはある程度
の強度をもって接着する。

こうして接着した基板を拡散炉等で熱処理することによ
シ、接着強度が上がり、２枚のウェハは完全に一体化さ
れる。接着強度の向上は約２００℃以上の熱処理で観測
される。熱処理の雰囲気は特に選ばす１酸素、窒素、水
素、不活性ガス、水蒸気、或いはこれらの混合雰囲気中
で行なうことができる。本実施例では、洗浄を迅Ｓｏ、
　−Ｈ！０．混合液とＨＣＬ−Ｈ！０．混合液で行ない
、熱処理は少量の酸素を含む窒素中で１１００℃、２時
間行なった。

こうして直接接着による誘電体分離基板を形成した後、
活性層となる側を研磨して活性層として必要な厚み５０
μｍに調整した。

この後の工程を、素子分離溝の領域に着目して第１図（
ａ）〜（ｅ）を参照して説明する。２１は第１のシリコ
ン・ウェハであシ、接着後前述のように活性層として必
要な所定厚みに調整されている。

２２は第２のシリコン・ウェハであシ、第１のウェハ２
１との間に熱酸化による１μｍの酸化膜（第１の膜）２
３が素子分離誘電体膜として形成されている。第１のシ
リコン・ウェハ２１の底面には予めｐ型層２４．が拡散
形成されている。こうして一体化された基板の活性層表
面にＣＶＤ法によシ０．３μｍの窒化ケイ素膜２５（第
２の膜）を形成シ、こレヲハターニングしてエッチンク
ψマスクとして用い、アルカリ性溶液で異方性エツチン
グを行なって酸化膜２３に達する素子分離用のＶ字溝２
６を形成する（　（ａ）　）。次にｖ字溝２６の側面に
深さ約３μｍのｐ型層２４鵞を形成する（　（ｂ）　）
。

このｐ型層２４ｚの形成は例えば、ボロンをドープした
多結晶シリコン漠を用いた固相拡散による。

この時７字溝２６の側面に形成されるポロンガラス２７
は希弗酸により素子分離誘電体膜（第１の絶縁膜）２３
が侵れないようにエツチング除去する（　（Ｃ）　）。

そして、マスクとして用いた窒化ケイ素膜２５を熱リン
酸でエツチング除去する（　（ｄ）　）。

次に熱酸化を行なって１μｍの酸化膜（第３の絶縁膜）
２８をＶ字溝側面および活性層表面に形成する（　（ｅ
）　）。この後は図示しないが、Ｖ字溝２６内に多結晶
シリコン膜を埋込み、必要に応じて平坦化処理を行なっ
て、誘電体分離基板を完成する。そして通常の工程に従
って、島状に分離された各活性層に所望の素子を形成す
る。例えば、ｎｇ層、ｐ型層を順次拡散形成してｐｎｐ
　トランジスタを得る。

この実施例によれば、誘電体分離基板の素子分離溝底部
に分離絶縁膜の薄い部分ができることはなく、また従来
のように多結晶シリコン膜埋込み後に溝底部に空洞が残
されることもない。従来の方法では活性層と７字溝内の
多結晶シリコン膜間の絶縁耐圧が、１μｍの酸化膜でも
４００Ｖであったのに対し、実施例では５ｏｏｖの耐圧
が得られている。また、基板を切断して観察した結果、
この実施例による基板では７字溝内に空洞が認められな
かった。

また窒化ケイ素膜以外に素子分離溝のエツチング用マス
クとして、弗酸系エッチャントに侵れない金属膜を使用
した場合も、窒化ケイ素膜と同様の効果が得られる。

以上では、直接接着による誘電体分離基板の実施例を説
明したが、本発明は他の接着法、例えば静電接着法やス
ピンオングラス接着法等を用いた誘電体分離基板を用い
た場合に同様に適用することが可能である。

〔発明の効果〕

以上述べたように本発明によれば、接着技術による誘電
体分離基板の分離溝底部のサイドエツチングを効果的に
防止し、分離耐圧が高く信頼性の高い半導体装置を得る
ことができる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は、本発明の一実施例の誘電体分
離基板の製造工程を示す図、第２図（ａ）〜（ｈ）は従
来の製造工程を説明するだめの図、第３図は誘電体分離
基板にトランジスタを形成した様子を示す図、第４図（
ａ）〜（ｄ）は従来法の問題点を説明するための要部工
程を示す図である。 ２１・・・第１のシリコン・ウェハ、２２・・・第２の
シリコン・ウェハ、２３・・・酸化膜（第１の絶縁膜）
、２４・・・ｐ＋型層、２５・・・窒化ケイ素膜（第２
の膜）、２６・・・７字溝、２７・・・ボロンガラス、
２８・・・酸化膜（第３の膜）。 代理人　弁理士　　則　近　憲　佑 同　　松山光速 第 図 第 図 第 図 第 図 〜才 Ｃ’Ｊ

Claims (2)

【特許請求の範囲】
1. （１）半導体素子が形成される第１のシリコン基板と、
   これを保持し台となる第２のシリコン基板が酸化膜を介
   して一体化しており、第１のシリコン基板が第１のシリ
   コン基板の表面から酸化膜まで達する溝で複数に分離さ
   れている誘電体分離基板の製造工程中、酸化膜に達する
   溝を掘る工程において、第１のシリコン基板の表面に窒
   化ケイ素膜を形成し、溝を掘る部分の窒化ケイ素膜を選
   択的に除去し、この窒化ケイ素膜をマスクにしたエッチ
   ングで酸化膜に達する溝を掘ることを特徴とする誘電体
   分離半導体装置の製造方法。
2. （２）半導体素子が形成される第１のシリコン基板とこ
   れを保持し、台となる第２のシリコン基板が酸化膜を介
   して一体化しており、第１のシリコン基板が第１のシリ
   コン基板の表面から酸化膜まで達する溝で複数に分離さ
   れている誘電体分離基板において、表面にマスク膜を形
   成し、パタニングしたマスク膜を利用して誘電体分離基
   板に選択的にエッチングや拡散をする際に、窒化ケイ素
   をマスク膜として使用することを特徴とする誘電体分離
   半導体装置の製造方法。