JPS5937892B2 - 選局装置 - Google Patents
選局装置Info
- Publication number
- JPS5937892B2 JPS5937892B2 JP53059220A JP5922078A JPS5937892B2 JP S5937892 B2 JPS5937892 B2 JP S5937892B2 JP 53059220 A JP53059220 A JP 53059220A JP 5922078 A JP5922078 A JP 5922078A JP S5937892 B2 JPS5937892 B2 JP S5937892B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- pll
- output
- search
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
- H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
- H03J7/28—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
- H03J7/285—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
Landscapes
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジョン受像機等の選局装置に関するもの
で、受信を希望する局の送信周波数の近傍周波数を、位
相ロックループ(PLL)周波数シンセサイザによって
選び、この周波数を基点として送信波をサーチ(探索)
するとともに、PLL系からサーチ同調系に受信系を切
替えることによりAPT時の周波数のハンティングやデ
ィジタルノイズ妨害の問題を解消することを目的とする
。
で、受信を希望する局の送信周波数の近傍周波数を、位
相ロックループ(PLL)周波数シンセサイザによって
選び、この周波数を基点として送信波をサーチ(探索)
するとともに、PLL系からサーチ同調系に受信系を切
替えることによりAPT時の周波数のハンティングやデ
ィジタルノイズ妨害の問題を解消することを目的とする
。
第1図は従来のPLL周波数シンセサイザ方式の選局装
置の1つの例を示すものであり、電圧制御局部発振器1
、プリスケーラ2、プログラマブル分周器13、位相比
較器4、低域p波器5からなるループを有し、基準発振
器6の出力を標準値にプログラムされたプログラム分周
器■γで分周して、位相比較器4の一方の入力端子に加
えるとともに、チャンネル選択器8によって制御される
コード変換器9の出力コードで、プログラマブル分周器
13の分周比を決めて、その出力を位相比較器4の他方
の入力とすることにより、まず選局希望の局部発振周波
数を合成する。
置の1つの例を示すものであり、電圧制御局部発振器1
、プリスケーラ2、プログラマブル分周器13、位相比
較器4、低域p波器5からなるループを有し、基準発振
器6の出力を標準値にプログラムされたプログラム分周
器■γで分周して、位相比較器4の一方の入力端子に加
えるとともに、チャンネル選択器8によって制御される
コード変換器9の出力コードで、プログラマブル分周器
13の分周比を決めて、その出力を位相比較器4の他方
の入力とすることにより、まず選局希望の局部発振周波
数を合成する。
つぎに自動微調(APT)を行うときは周波数弁別器1
0の出力および垂直同期信号検出器11の出力を、比較
および制御論理回路12で基準電圧と比較し、その結果
を論理演算して、アップ・ダウンカウンタ13のカウン
ト方向を決めて行う。
0の出力および垂直同期信号検出器11の出力を、比較
および制御論理回路12で基準電圧と比較し、その結果
を論理演算して、アップ・ダウンカウンタ13のカウン
ト方向を決めて行う。
手動機](MFT)は自動/手動微調論理回路14によ
ってアップ・ダウンカウンタ13のカウント方向とカウ
ント数を決めて実行される。
ってアップ・ダウンカウンタ13のカウント方向とカウ
ント数を決めて実行される。
探局動作のためには、受信放送波が正しいテレビ放送波
か否かを判別するチャンネル認識信号が必要である。
か否かを判別するチャンネル認識信号が必要である。
この信号は搬送波検出器15、周波数弁別器10および
垂直同期信号検出器11の各出力が、比較および制御論
理回路12で基準電圧と比較され、その結果が論理演算
されて得られる。
垂直同期信号検出器11の各出力が、比較および制御論
理回路12で基準電圧と比較され、その結果が論理演算
されて得られる。
そして、コード変換器9のアドレス増減を制御して、放
送チャンネルの探局を可能にしている。
送チャンネルの探局を可能にしている。
なお、16はチャンネル番号表示器、1Tは高周波増幅
器、18は混合器、19は中間周波増幅器、20は映像
増幅器である。
器、18は混合器、19は中間周波増幅器、20は映像
増幅器である。
以上の例の詳細は、米国特許第4025953明細書に
開示されている。
開示されている。
この構成では、位相比較器4の基準入力周波数が離散的
に変化するから、回路および回路定数に特別の考慮を払
わねば、周波数ハンティングを起すおそれがある。
に変化するから、回路および回路定数に特別の考慮を払
わねば、周波数ハンティングを起すおそれがある。
また電圧制御局部発振器1の制御感度は受信しようとす
る局によって異なるから、上記基準入力周波数の離散的
に変化する1ステツプは局によって異なる局部発振周波
数のステップ変化をもたらす。
る局によって異なるから、上記基準入力周波数の離散的
に変化する1ステツプは局によって異なる局部発振周波
数のステップ変化をもたらす。
したがってテレビ放送のように広い周波数帯を使用する
場合、同調周波数の微調の1ステツプが大きく異なり不
都合である。
場合、同調周波数の微調の1ステツプが大きく異なり不
都合である。
さらにディジタルPLLを用いているために、ディジタ
ル・ノイズ妨害対策が必要であり、対策をしたとしても
完全に除去するのは困難である。
ル・ノイズ妨害対策が必要であり、対策をしたとしても
完全に除去するのは困難である。
本発明は以上のような欠点を除去せんとするものであり
、以下その一実施例を説明する。
、以下その一実施例を説明する。
第2図は本発明の実施例のブロック図を示す。
ここで、PLL周波数シンセサイザは局部発振器(電圧
制御発振器)21、プリスケーラ22、プログラマブル
分周器23、位相比較器24、チャージ/ポンプおよび
3状態切替器25、低域P波器26、電圧加算器TOか
ら成るループを有し、基準発振器27の出力を基準分周
器28で分周して、位相比較器24の一方の入力端子に
加えるとともに、チャンネル選択器29によって制御さ
れるコード変換器30の出力コードで、プログラマブル
分周器23の分周比を決めて、その出力を位相比較器の
他方の入力とする構成をとっている。
制御発振器)21、プリスケーラ22、プログラマブル
分周器23、位相比較器24、チャージ/ポンプおよび
3状態切替器25、低域P波器26、電圧加算器TOか
ら成るループを有し、基準発振器27の出力を基準分周
器28で分周して、位相比較器24の一方の入力端子に
加えるとともに、チャンネル選択器29によって制御さ
れるコード変換器30の出力コードで、プログラマブル
分周器23の分周比を決めて、その出力を位相比較器の
他方の入力とする構成をとっている。
一方、サーチ同調系は局部発振器21、混合器31、中
間周波増幅器32、周波数弁別器33、低域沖波器34
、電圧加算器35、電圧積分制御器36、電圧積分器3
γ、電圧加算器10なるループを有し、掃引駆動電圧発
生器38から出力電圧を電圧加算器35に加え、さらに
高周波増幅器39からの出力を混合器31に加える構成
をとっている。
間周波増幅器32、周波数弁別器33、低域沖波器34
、電圧加算器35、電圧積分制御器36、電圧積分器3
γ、電圧加算器10なるループを有し、掃引駆動電圧発
生器38から出力電圧を電圧加算器35に加え、さらに
高周波増幅器39からの出力を混合器31に加える構成
をとっている。
PLL期間カウンタ40は第3図に示すPLLのみ閉ル
ープを構成している期間T1を決めるためのものである
。
ープを構成している期間T1を決めるためのものである
。
PLL/サーチ切替回路41は、チャンネル選択器29
の出力または位相ロック検出器42からの出力ならびに
PLL期間カウンタ40によって制御され、チャージ/
ポンプおよび3状態切替器25と電圧積分制御器36を
制御する。
の出力または位相ロック検出器42からの出力ならびに
PLL期間カウンタ40によって制御され、チャージ/
ポンプおよび3状態切替器25と電圧積分制御器36を
制御する。
この切替器41はT1の期間、低域P波器中の容量素子
をチャージまたはポンプさせ、PLLを閉ループとする
。
をチャージまたはポンプさせ、PLLを閉ループとする
。
T2の期間も、この切替器41はPLLを閉ループに保
っている。
っている。
一方、電圧積分制御器36は切替器41によって、T1
の期間は電圧積分器31の出力を掃引開始基準電圧に保
ち、T2の期間は掃引状態にする。
の期間は電圧積分器31の出力を掃引開始基準電圧に保
ち、T2の期間は掃引状態にする。
T2の期間が終った直後、PLL/サーチ切替器41は
チャージ/ポンプおよび3状態切替器25を制御して、
低域沖波器26の入力端を強制的にフローティング状態
になるようにする。
チャージ/ポンプおよび3状態切替器25を制御して、
低域沖波器26の入力端を強制的にフローティング状態
になるようにする。
すなわちPLLを開ループにする。
この切替器41は、またT2の期間終了後すなわちT3
の期間、サーチ同調系を閉ループに保つように、電圧積
分制御器36を制御する。
の期間、サーチ同調系を閉ループに保つように、電圧積
分制御器36を制御する。
期間T2のPLLの動作状態を第4図aおよびbを用い
て説明する。
て説明する。
この期間ではPLLがロック状態にあって、このループ
に第4図aに示すよ引′掃引電圧V“(、)=7カ化よ
う乱電圧として加わっていることになる。
に第4図aに示すよ引′掃引電圧V“(、)=7カ化よ
う乱電圧として加わっていることになる。
ここで△Vは電圧積分器3T出力の電圧掃引速度、Sは
ラプラス変換のための複素変数、θi (s)は位相比
較器43の基準入力位相、Kdは位相比較器43の感度
、F(s)は低域沖波器44の伝達関数、Koは電圧制
御発振器45の感度、θo(s)はその出力位相である
。
ラプラス変換のための複素変数、θi (s)は位相比
較器43の基準入力位相、Kdは位相比較器43の感度
、F(s)は低域沖波器44の伝達関数、Koは電圧制
御発振器45の感度、θo(s)はその出力位相である
。
△ω=KO×△V (1)と
すれば、第4図aは第4図すのように変換できる。
すれば、第4図aは第4図すのように変換できる。
すなわちθn=△ω/s3なるじよう乱位相が位相比較
器46の基準入力位相θ1(S)に加算されたことにな
る。
器46の基準入力位相θ1(S)に加算されたことにな
る。
位相比較器46、低域p波器41、電圧制御発振器48
は、それぞれ第4図aの43゜44.45と同一特性を
もつ。
は、それぞれ第4図aの43゜44.45と同一特性を
もつ。
いま位相比較器46の出力θe(s)を
θe(S)=θ1(S)−θo (s)
(2)とすれば、第4図すから ここでKv=KoKd亘0)であり、低域p波器41に
能動フィルタを使用するならば、Kvは誤差周波数13
im= ’!θ□°(“)を無視するのに充分大きな
値を一桓X) dt に選べる。
(2)とすれば、第4図すから ここでKv=KoKd亘0)であり、低域p波器41に
能動フィルタを使用するならば、Kvは誤差周波数13
im= ’!θ□°(“)を無視するのに充分大きな
値を一桓X) dt に選べる。
すなわち第3図の期間T2における、局発周波数は期間
T1のときの同周波数とほぼ等しい。
T1のときの同周波数とほぼ等しい。
このT2の期間は電圧加算器10の電圧積分器3T側か
らの入力電圧が、第3図の局発周波数foに対応する電
圧に達するまで続く。
らの入力電圧が、第3図の局発周波数foに対応する電
圧に達するまで続く。
いま、第3図で局部発振周波数軸のf、が選局希望の局
の送信周波数の近傍周波数とすれば、以上の説明から第
2図の構成をもつ選局装置が、受信を希望する局の送信
周波数の近傍周波数を選び、この周波数を基点として放
送波をサーチする準備状態に入れたことが分る。
の送信周波数の近傍周波数とすれば、以上の説明から第
2図の構成をもつ選局装置が、受信を希望する局の送信
周波数の近傍周波数を選び、この周波数を基点として放
送波をサーチする準備状態に入れたことが分る。
期間T3とT4におけるサーチ同調系の動作状態を第5
図に示すモデルと、第6図に示す周波数弁別器の特性を
用いて説明する。
図に示すモデルと、第6図に示す周波数弁別器の特性を
用いて説明する。
第2図の局部発振周波数ωL(t)と、受信周波数ωR
Fとの差ω■〆t)を、第5図aの電圧制御発振器49
の出力ωo(t)Cjcのラプラス変換をΩo(s)と
する)と等価であるとし、これに対応して第2図の周波
数弁別器33を第5図では基準入力周波ωi 数−と電圧制御発振器49の出力Ωo(s)の差を検出
する周波数比較器50に置き換える。
Fとの差ω■〆t)を、第5図aの電圧制御発振器49
の出力ωo(t)Cjcのラプラス変換をΩo(s)と
する)と等価であるとし、これに対応して第2図の周波
数弁別器33を第5図では基準入力周波ωi 数−と電圧制御発振器49の出力Ωo(s)の差を検出
する周波数比較器50に置き換える。
s
第5図aの掃引駆動電圧−を系に加える点を、サーチ同
調系のループの基準入力周波数側に移すために、第5図
すの等価モデルを導く。
調系のループの基準入力周波数側に移すために、第5図
すの等価モデルを導く。
第5図すから
ここでωiは周波数に対し直線の出力特性をもつ周波数
弁別器の特性上に選ばれたある基準周波数であり、Kd
lは周波数比較器50の感度、Fl(s)は低域沖波器
51の伝達関数、τは電圧積分器52の積分定数である
。
弁別器の特性上に選ばれたある基準周波数であり、Kd
lは周波数比較器50の感度、Fl(s)は低域沖波器
51の伝達関数、τは電圧積分器52の積分定数である
。
定常状態での誤差周波数ωeは最終値定理によいま低域
戸波器として第8図に示すラグ・リードフィルター53
を用いれば、 ここで、τ1−”RlC,τ2=R2に のとき第6式は となる。
戸波器として第8図に示すラグ・リードフィルター53
を用いれば、 ここで、τ1−”RlC,τ2=R2に のとき第6式は となる。
この式は系の定常周波数誤差が電圧制御発振器49の感
度Ko、したがって第2図の局部発振器21の電圧に対
する感度から独立していることを示す。
度Ko、したがって第2図の局部発振器21の電圧に対
する感度から独立していることを示す。
また掃引駆動電圧Vsを可変とすることにより、第6図
の周波数ロック範囲内で、中間周波数を変化させること
を示している。
の周波数ロック範囲内で、中間周波数を変化させること
を示している。
前者は従来例がもっていた同調周波数の微調の1ステツ
プが受信周波数によって異なる問題を解決しており、ま
た後者は手動による受信周波数の微調が可能なことを示
している。
プが受信周波数によって異なる問題を解決しており、ま
た後者は手動による受信周波数の微調が可能なことを示
している。
ただし第6図の周波数ロック範囲を充分広くとっておく
ことにする。
ことにする。
期間T4では上記の動作で、サーチ同調系が到来信号、
すなわち受信信号に同調している。
すなわち受信信号に同調している。
もし到来信号が正規の送信周波数に対しオフセット周波
数をもっていても、この系は常に到来信号に追随してい
る。
数をもっていても、この系は常に到来信号に追随してい
る。
これは従来例の自動微調(AFT)に対応している。
本発明によるとこのAFTに相当する動作は、以上のよ
うにアナログ制御されているため、従来例のようにAF
T時の周波数ハンティングの問題、ディジタル・ノイズ
妨害の問題を解決していることになる。
うにアナログ制御されているため、従来例のようにAF
T時の周波数ハンティングの問題、ディジタル・ノイズ
妨害の問題を解決していることになる。
なお、第3図の期間T4の右端の時刻に、送信波が断た
れた時、サーチ同調系の中間周波信号が無くなるから、
局部発振器21の出力周波数は増加して離調してしまい
、再び送信波が入力されても受信を再開することができ
ない。
れた時、サーチ同調系の中間周波信号が無くなるから、
局部発振器21の出力周波数は増加して離調してしまい
、再び送信波が入力されても受信を再開することができ
ない。
これを防止するために第2図の構成では、位相比較器2
4からの情報を利用して、位相ロック検出器42出力を
得、これでコード変換器30を介してプログラマブル分
周器23を制御し、また、PLL/サーチ切替器41を
制御する構成が付加されている。
4からの情報を利用して、位相ロック検出器42出力を
得、これでコード変換器30を介してプログラマブル分
周器23を制御し、また、PLL/サーチ切替器41を
制御する構成が付加されている。
次にこの部分の動作を第1図を用いて説明する。
ここで第1図の位相比較器54、チャージ/ポンプ回路
用回路55、位相ロック検出用ゲート56は公知であり
、その動作もよく知られているので詳しい説明は省略す
る。
用回路55、位相ロック検出用ゲート56は公知であり
、その動作もよく知られているので詳しい説明は省略す
る。
ここでは3状態切替回路51を新しく付加している。
3状態切替制御人力58が低レベルのとき、位相比較出
力59はフローティング状態である。
力59はフローティング状態である。
なお位相ロック検出用出力60からはPLLがロックし
たとき低レベル出力が得られ、それ以外のときはパルス
出力が出るように構成されている。
たとき低レベル出力が得られ、それ以外のときはパルス
出力が出るように構成されている。
期間T2が終了した直後、PLL期間カウンタ40の出
力を利用して、コード変換器30からの出力を変化して
、プログラマブル分周器23の分周比を、第3図の局発
周波数12用に変化させておく。
力を利用して、コード変換器30からの出力を変化して
、プログラマブル分周器23の分周比を、第3図の局発
周波数12用に変化させておく。
期間T5の開局発局波数が増加し、T2に達すると、位
相ロック検出用出力60から低レベルの出力が出る。
相ロック検出用出力60から低レベルの出力が出る。
実際にはこの後に整流器が接続され、PLLがロック状
態のときは低レベル、離調したときは高レベルが出るよ
うになっている。
態のときは低レベル、離調したときは高レベルが出るよ
うになっている。
この整流器を含めた位相ロック検出器が42として第2
図に示されている。
図に示されている。
位相ロック検出器42の出力はPLL/サーチ切替器4
1を制御し、チャージ/ポンプおよび3状態切替器41
を、フローティング状態から解除する。
1を制御し、チャージ/ポンプおよび3状態切替器41
を、フローティング状態から解除する。
すなわちPLLを閉じる。同時に切替器41は電圧積分
制御器36を制御し、電圧積分器31の出力を掃引開始
基準電圧にもどす。
制御器36を制御し、電圧積分器31の出力を掃引開始
基準電圧にもどす。
また、位相ロック検出器42が、コード変換器30を制
御して、プログラマブル分周器23を、第3図に示す局
部発振周波数f、を合成するようにプログラムする。
御して、プログラマブル分周器23を、第3図に示す局
部発振周波数f、を合成するようにプログラムする。
すると上述した期間T1の動作が再びくり返される。
したがって再び送信波が存在すればサーチ同調系が受信
状態に入る。
状態に入る。
同波数f。
とT2をflに対しである周波数間隔で決めるように設
計することになるが、この周波数間隔は局部発振器の制
御感度と独立しているからすべてのチャンネルに対して
等しくとっておくことができる。
計することになるが、この周波数間隔は局部発振器の制
御感度と独立しているからすべてのチャンネルに対して
等しくとっておくことができる。
なおPLLとサーチ同調系を結合する部分の具体構成例
を第8図に示す。
を第8図に示す。
図において、61は周波数弁別器で第2図の33に対応
する。
する。
62は電圧減算器の構成になっているが、これは第2図
の電圧加算器35に対応する。
の電圧加算器35に対応する。
63は電圧積分制御器であり、第2図の36に対応し、
端子64はPLL/サーチ切替器41の出力端子に接続
される。
端子64はPLL/サーチ切替器41の出力端子に接続
される。
65は積分抵抗、66は積分容量素子である。演算増幅
器61は65.66とともに電圧積分器を構成する。
器61は65.66とともに電圧積分器を構成する。
68は第2図のチャージ/ポンプおよび3状態切替器2
5の出力に対応し、69はPLLの低域P波器であり、
第2図の26に対応する。
5の出力に対応し、69はPLLの低域P波器であり、
第2図の26に対応する。
増幅度1の電圧加算器10でPLLとサーチ同調系は結
合され、端子11を介して電圧制御局部発振器(第2図
21に対応)に接続される。
合され、端子11を介して電圧制御局部発振器(第2図
21に対応)に接続される。
この10は第2図の電圧加算器TOに対応する。
前述したように、PLL期間T1の間、電圧積分器3γ
(第8図65.66.67で構成)の出力は掃引開始基
準電圧に保たれていなければならないが、この第8図で
は接地電位がこの電圧になっている。
(第8図65.66.67で構成)の出力は掃引開始基
準電圧に保たれていなければならないが、この第8図で
は接地電位がこの電圧になっている。
そのためには積分抵抗65には電圧減算器62から接地
電圧に対し正の電圧が加わるべきである。
電圧に対し正の電圧が加わるべきである。
もしToの期間、第2図のPLL/サーチ切替器41か
ら正の電圧が、端子64に加わっておれば、トランジス
タγ2は導通し、電圧減算器62の一端子側の電圧が+
側の電圧よりも低くなるから、このような状態が得られ
る。
ら正の電圧が、端子64に加わっておれば、トランジス
タγ2は導通し、電圧減算器62の一端子側の電圧が+
側の電圧よりも低くなるから、このような状態が得られ
る。
ただし、周波数弁別器に入力がない場合その出力電圧は
正であるとする。
正であるとする。
例えば65Vに選ぶ。つぎに期間T2ではPLL/サー
チ切替器41から端子64に、接地電位、すなわちOV
が加わる。
チ切替器41から端子64に、接地電位、すなわちOV
が加わる。
トランジスタT2は遮断されるから、電圧減算器62の
一入力端には可変抵抗γ3と抵抗γ4による電源子Bの
分割電圧が加わる。
一入力端には可変抵抗γ3と抵抗γ4による電源子Bの
分割電圧が加わる。
この電圧は前記の6.5Vより高くとっておく、例えば
9Vとする。
9Vとする。
このようにすると、電圧減算器62からは6.5 V
−9V= −2,5Vの電圧が、65.66゜61から
なる電圧積分器に加わり、その出力電圧は掃引状態にな
る。
−9V= −2,5Vの電圧が、65.66゜61から
なる電圧積分器に加わり、その出力電圧は掃引状態にな
る。
第4図a、bと第1式〜第4式を用いて説明したように
、上記T2の期間は掃引電圧が、PLLに印加されてい
ても、局発周波数は選局希望チャンネルの送信周波数の
近傍周波数f、に対してごく小さな誤差しか持たない。
、上記T2の期間は掃引電圧が、PLLに印加されてい
ても、局発周波数は選局希望チャンネルの送信周波数の
近傍周波数f、に対してごく小さな誤差しか持たない。
第2図の位相ロック検出器42の中には整流器が組み込
まれているが、この小さな誤差に対してはPLLがロッ
クしているものとして、その出力を出すように設計して
おく。
まれているが、この小さな誤差に対してはPLLがロッ
クしているものとして、その出力を出すように設計して
おく。
第1図の例ではOvである。電圧積分器31の出力の掃
引状態が続き、局発周波数がfoを通した直後、位相ロ
ック検出器42の出力が正になると、この出力でPLL
/サーチ切替器41を制御し、41の出力はチャージ/
ポンプおよび3状態切替器25の出力をフローティング
状態になるように制御する。
引状態が続き、局発周波数がfoを通した直後、位相ロ
ック検出器42の出力が正になると、この出力でPLL
/サーチ切替器41を制御し、41の出力はチャージ/
ポンプおよび3状態切替器25の出力をフローティング
状態になるように制御する。
すなわち、第3図の期間T3に入ることになる。
期間T3およびT4における動作は、すでに詳述済みで
ある。
ある。
その時述べた、中間周波数の手動微調は第8図の可変抵
抗器γ3で行われる。
抗器γ3で行われる。
期間T、を経て、局発周波数がT2に達すると、端子6
4には正の電圧が加わり、その結果、電圧積分器出力は
掃引開始基準電圧に戻る。
4には正の電圧が加わり、その結果、電圧積分器出力は
掃引開始基準電圧に戻る。
すなわち再び期間T1に入ることになり、上記の動作を
繰り返すことになる。
繰り返すことになる。
第9図は本発明の他の実施例のブロック図である。
各ブロックに付した番号は第2図のそれと同一であり、
位相ロック検出器42の出力が、チャンネル選択器29
を介してコード変換器を制御している結線だけが異なる
。
位相ロック検出器42の出力が、チャンネル選択器29
を介してコード変換器を制御している結線だけが異なる
。
第10図は、第9図に示した第2の実施例の選局装置の
動作を説明するためのものである。
動作を説明するためのものである。
ここで期間T1.T2.T3.T4における動作は、第
3図で示したT1.T2.T3.T4にそれぞれ対応し
、これらの期間における選局装置の動作もすでに述べて
来たとおりである。
3図で示したT1.T2.T3.T4にそれぞれ対応し
、これらの期間における選局装置の動作もすでに述べて
来たとおりである。
この実施例は放送している局を探局するためのもので、
もしあるチャンネルの送信波が存在しない場合、一旦こ
のチャンネルの近傍周波数に対応する局部発振周波数f
′oをPLL周波数シンセサイザで合成はするものの、
期間T′3を経て送信波に対応する局部発振周波数に掃
引局数発振器出力が達しても、そこで同調状態に入らず
、さらに期T′、を経て反対側の近傍周波数f/に達す
ると、次のチャンネルの選局を開始するようになってい
る。
もしあるチャンネルの送信波が存在しない場合、一旦こ
のチャンネルの近傍周波数に対応する局部発振周波数f
′oをPLL周波数シンセサイザで合成はするものの、
期間T′3を経て送信波に対応する局部発振周波数に掃
引局数発振器出力が達しても、そこで同調状態に入らず
、さらに期T′、を経て反対側の近傍周波数f/に達す
ると、次のチャンネルの選局を開始するようになってい
る。
第2図の構成では、局部発振周波数がf′2に達したと
き、位相ロック検出器42はコード変換器30を制御し
て、プログラマブル分周器23を、局部発振周波数がf
′oになるように制御するはずであるが、第9図の構成
ではこのようにならない。
き、位相ロック検出器42はコード変換器30を制御し
て、プログラマブル分周器23を、局部発振周波数がf
′oになるように制御するはずであるが、第9図の構成
ではこのようにならない。
代りに、隣接しているチャンネルの近傍周波数に対応す
る局部発振周波数fo(第10図参照)を発生できるよ
うになっている。
る局部発振周波数fo(第10図参照)を発生できるよ
うになっている。
すなわち、位相ロック検出器42の出力はチャンネル選
択器29を制御し、選局を希望する局のチャンネル番号
を1だけ進める。
択器29を制御し、選局を希望する局のチャンネル番号
を1だけ進める。
すると第3図の構成について説明した動作で、送信波の
存在する局の局発周波数11まで局部発振周波数は掃引
し、ここでサーチ同調系が同調状態に入る。
存在する局の局発周波数11まで局部発振周波数は掃引
し、ここでサーチ同調系が同調状態に入る。
以上のように本発明によれば受信波に対する同調はサー
チ同調系で行われているから、従来のPLL周波数シン
セサイザ方式のように、AFT動作時の周波数ハンティ
ングのおそれもなくなり、離散的に変化する局部発振周
波数の1ステツプが受信する局によって異なるという問
題を解決できる。
チ同調系で行われているから、従来のPLL周波数シン
セサイザ方式のように、AFT動作時の周波数ハンティ
ングのおそれもなくなり、離散的に変化する局部発振周
波数の1ステツプが受信する局によって異なるという問
題を解決できる。
また一般のPLLに対して、本発明の同調系はディジタ
ル・ノイズを発生しない特長をもつ。
ル・ノイズを発生しない特長をもつ。
さらに掃引駆動電圧Vsを可変とすることにより、手動
による局部発振周波数の微調ができる。
による局部発振周波数の微調ができる。
また送信波が断たれて、サーチ同調系が離調したとき、
局発周波数が期間T2直後にプログラムされた分周比に
対応する周波数12に達したとき、PLL動作に入り、
その後サーチ同調に入るので誤選局しない。
局発周波数が期間T2直後にプログラムされた分周比に
対応する周波数12に達したとき、PLL動作に入り、
その後サーチ同調に入るので誤選局しない。
さらに第9図の構成では、局部発振周波数がf′2(第
10図参照)に達したとき、隣接チャンネルの局部発振
周波数の近傍周波数に対してPLL動作をするから、特
にテレビ放送のように、映像搬送波の他に音声搬送波を
同一チャンネルに含む場合、音声搬送波でサーチ同調系
が同調することがない。
10図参照)に達したとき、隣接チャンネルの局部発振
周波数の近傍周波数に対してPLL動作をするから、特
にテレビ放送のように、映像搬送波の他に音声搬送波を
同一チャンネルに含む場合、音声搬送波でサーチ同調系
が同調することがない。
したがって、映像搬送波と音声搬送波の識別回路が不要
となる。
となる。
第1図は従来のPLL周波数シンセサイザ選局装置の構
成を示すブロック図、第2図は本発明の一実施例におけ
る選局装置のブロック図、第3図は同選局装置の動作を
説明するための図、第4図a、bはPLLの低域p波器
出力に、掃引電圧を加算したときのPLLのモデルを示
すブロック図、第5図a、bはサーチ同調系のモデルを
示すブロック図、第6図は周波数弁別器特性と、サーチ
同調系の基準入力周波数ωiおよび定常状態での周波数
誤差−Vs/Kdの関係を示す図、第1図は本発明の選
局装置における位相比較器、チャージ/ポンプおよびお
よび3状態切替器の一具体構成を示す結線図、第8図は
同PLLとサーチ同調系の結合部の一具体構成例を示す
結線図、第9図は本発明の他の実施例のブロック図、第
10図はその実施例の動作を説明するための図である。 21・・・・・・局部発振器、22・・・・・・プリス
ケーラ、23・・・・・・プログラマブル分周器、24
・・・・・・位相比較器、25・・・・・・チャージ/
ポンプ3状態切替器、21・・・・・・基準発振器、2
9・・・・・・チャンネル選択器、30・・・・・・コ
ード変換器、32・・・・・・中間周波増幅器、33・
・・・・・周波数弁別器、35・・・・・・電圧加算器
、36・・・・・・電圧積分制御器、38・・・・・・
掃引駆動電圧発生器、40冑・・・PLL期間カウンタ
、41・・・・・・PLL/サーチ切替器。
成を示すブロック図、第2図は本発明の一実施例におけ
る選局装置のブロック図、第3図は同選局装置の動作を
説明するための図、第4図a、bはPLLの低域p波器
出力に、掃引電圧を加算したときのPLLのモデルを示
すブロック図、第5図a、bはサーチ同調系のモデルを
示すブロック図、第6図は周波数弁別器特性と、サーチ
同調系の基準入力周波数ωiおよび定常状態での周波数
誤差−Vs/Kdの関係を示す図、第1図は本発明の選
局装置における位相比較器、チャージ/ポンプおよびお
よび3状態切替器の一具体構成を示す結線図、第8図は
同PLLとサーチ同調系の結合部の一具体構成例を示す
結線図、第9図は本発明の他の実施例のブロック図、第
10図はその実施例の動作を説明するための図である。 21・・・・・・局部発振器、22・・・・・・プリス
ケーラ、23・・・・・・プログラマブル分周器、24
・・・・・・位相比較器、25・・・・・・チャージ/
ポンプ3状態切替器、21・・・・・・基準発振器、2
9・・・・・・チャンネル選択器、30・・・・・・コ
ード変換器、32・・・・・・中間周波増幅器、33・
・・・・・周波数弁別器、35・・・・・・電圧加算器
、36・・・・・・電圧積分制御器、38・・・・・・
掃引駆動電圧発生器、40冑・・・PLL期間カウンタ
、41・・・・・・PLL/サーチ切替器。
Claims (1)
- 【特許請求の範囲】 1 受信希望の局の送信波の近傍周波数に対応する局部
発振周波数を発生する位相ロックループ(PLL)周波
数シンセサイザと、掃引、駆動電圧発生器を有するサー
チ同調系を備え、上記シンセサイザPLL系の低域沖波
器出力に、上記サーチ同調系の電圧積分器出力を掃引状
態で加算する手段と、この電圧が前記近傍周波数に対応
する電圧に達すると、PLLを開ループとし、それ以降
サーチ同調系で送信波をサーチ(探索)して同調状態に
至らしめる手段を有することを特徴とする選局装置。 2 サーチ同調系の掃引駆動電圧を可変とし、局発周波
数の微調を特徴とする特許請求の範囲第1項記載の選局
装置。 3 送信波が断たれてサーチ同調系が離調して、送信周
波数に対し近傍周波数と反対側の近傍周波数に、局部発
振周波数が達したとき、再びPLL周波数シンセサイザ
で近傍周波数を発生するように プログラマブル分周器
の分周比を制御するように構成した特許請求の範囲第1
項記載の選局装置。 4 受信希望の局の送信波が存在しない場合、それを検
出する検出器出力で、チャンネル選択番号を1だけ進め
、PLL周波数シンセサイザがこの番号の局の送信波の
近傍周波数を発生するように、プログラマブル分周器の
分周器の分周比を制御するように構成した特許請求の範
囲第1項記載の選局装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53059220A JPS5937892B2 (ja) | 1978-05-17 | 1978-05-17 | 選局装置 |
US06/037,332 US4271434A (en) | 1978-05-17 | 1979-05-09 | Channel selector |
DE19792920180 DE2920180A1 (de) | 1978-05-17 | 1979-05-16 | Kanalwaehler |
GB7917152A GB2025172B (en) | 1978-05-17 | 1979-05-17 | Channel selector |
CA327,829A CA1132272A (en) | 1978-05-17 | 1979-05-17 | Channel selector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53059220A JPS5937892B2 (ja) | 1978-05-17 | 1978-05-17 | 選局装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54150016A JPS54150016A (en) | 1979-11-24 |
JPS5937892B2 true JPS5937892B2 (ja) | 1984-09-12 |
Family
ID=13107069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53059220A Expired JPS5937892B2 (ja) | 1978-05-17 | 1978-05-17 | 選局装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5937892B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63194409A (ja) * | 1987-02-09 | 1988-08-11 | Matsushita Electric Ind Co Ltd | 選局装置 |
JPS63159927U (ja) * | 1987-04-09 | 1988-10-19 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5176901A (ja) * | 1974-09-25 | 1976-07-03 | Texas Instruments Inc | Hosojushinkidochosochi |
JPS52123114A (en) * | 1976-04-09 | 1977-10-17 | Fujitsu Ten Ltd | Automatic channel selector |
-
1978
- 1978-05-17 JP JP53059220A patent/JPS5937892B2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5176901A (ja) * | 1974-09-25 | 1976-07-03 | Texas Instruments Inc | Hosojushinkidochosochi |
JPS52123114A (en) * | 1976-04-09 | 1977-10-17 | Fujitsu Ten Ltd | Automatic channel selector |
Also Published As
Publication number | Publication date |
---|---|
JPS54150016A (en) | 1979-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4031549A (en) | Television tuning system with provisions for receiving RF carrier at nonstandard frequency | |
US4361906A (en) | Channel selector having a plurality of tuning systems | |
US4041535A (en) | Frequency synthesizer tuning system with signal seek control | |
FI65877C (fi) | Anordning foer att i en televisionsmottagare avstaemma mottagaren till en radiofrekvensbaervaog | |
US4271434A (en) | Channel selector | |
US5015971A (en) | Frequency agile microwave signal generator | |
SE516224C2 (sv) | Automatisk frekvensstyranordning | |
US4365349A (en) | Radio receiver having phase locked loop and automatic frequency control loop for stably maintaining local oscillator frequency of voltage-controlled local oscillator | |
US4109283A (en) | Frequency counter for a television tuning system | |
US3611152A (en) | Stabilized automatic tuning receiver | |
US5220684A (en) | Channel selecting circuit | |
CA1149978A (en) | Search type tuning system | |
JPS5937892B2 (ja) | 選局装置 | |
US4245351A (en) | AFT Arrangement for a phase locked loop tuning system | |
US4225829A (en) | Local oscillator circuit having two phase locked loops having respective frequency dividers with a common division ratio | |
JPS592204B2 (ja) | テレビジョン選局装置 | |
JPH0362048B2 (ja) | ||
JPS5924191Y2 (ja) | シンセサイザ−受信機のafc回路 | |
JPS5931043Y2 (ja) | 分周回路 | |
JPS6058632B2 (ja) | シンセサイザ方式テレビジョン選局装置 | |
JP2770370B2 (ja) | 自動選局装置 | |
JPS5942760Y2 (ja) | シンセサイザ方式選局装置 | |
JPH0430830Y2 (ja) | ||
JPS593616Y2 (ja) | 掃引形選局装置 | |
GB1125916A (en) | Improvements in or relating to frequency synthesisers |