JPS5931043Y2 - 分周回路 - Google Patents

分周回路

Info

Publication number
JPS5931043Y2
JPS5931043Y2 JP13972475U JP13972475U JPS5931043Y2 JP S5931043 Y2 JPS5931043 Y2 JP S5931043Y2 JP 13972475 U JP13972475 U JP 13972475U JP 13972475 U JP13972475 U JP 13972475U JP S5931043 Y2 JPS5931043 Y2 JP S5931043Y2
Authority
JP
Japan
Prior art keywords
frequency
circuit
signal
supplied
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13972475U
Other languages
English (en)
Other versions
JPS5253647U (ja
Inventor
勉 佐藤
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP13972475U priority Critical patent/JPS5931043Y2/ja
Publication of JPS5253647U publication Critical patent/JPS5253647U/ja
Application granted granted Critical
Publication of JPS5931043Y2 publication Critical patent/JPS5931043Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Description

【考案の詳細な説明】 ラジオ受信機として、シンセサイザー回路(こて所望の
周波数の局部発振信号を形成し、これを用いて受信を行
うものがある。
この場合に、シンセサイザー回路内で比較信号を形成す
る分周回路の分周比を変えると、形成される局部発振信
号の可変範囲が変わり、従って受信バンドを変更するこ
とができる。
本考案は、このような場合に使用して好適な分周回路に
関するものである。
まず、本考案の使用される受信機の一例について説明し
よう。
なお、この例においては、受信周波数帯域は、1〜30
■hで、これIMHzずつ29のバンドに分割され、そ
の各バンドごとに、そのバンドの任意の周波数が受信で
きるようにされでいる場合である。
第1図において1はアンテナ、2はブリセレクタで、こ
れにより1〜30MHzの受信信号が取り出され、この
受信信号が、高周波アンプ3を通じて可変バンドパスフ
ィルタ4に供給されて所望のバンドの受信信号が取り出
される。
この場合、フィルタ4の通過帯域は、バンドセレクトつ
まみ40により、例えば6バンドごとに切り換えられる
そしてこの受信信号が、第1ミキサ回路51こ供給され
ると共に第1局部発振回路すなわち後述するVCO(電
圧制御型可変周波数発振回路)21からの発振信号が第
1局部発振信号としてミキサ回路5に供給される。
従ってミキサ回路5において、フィルタ4よりの受信信
号のうち、希望する受信周波数の受信信号だけが、搬送
周波数が例えば45.145 MHzの第1中間周波信
号に周波数変換され、この第1中間周波信号が、第1中
間周波数アンプ6を通じて第2ミキサ回路γに供給され
る。
このミキサ回路7には、水晶発振子を使用しな第2局部
発振回路11より発振周波数が45.6MHzの第1局
部発振信号も供給される。
従っでミキサ回路7において、第1中間周波信号は、搬
送周波数が455kHzの第2中間周波信号に周波数変
換され、この第2中間周波信号が、第2中間周波アンプ
8を通じて検波回路9に供給され、その検波信号が端子
101こ取り出される。
そして第1局部発振信号は、第2局部発振回路11、V
FO(可変周波数発振回路)12及びPLL20により
、次のようにして形成される。
すなわち、VFO12において、ダイアル操作lこ対応
して周波数が3.455〜2.455MHzの間で変化
する発振信号が形成され、この発振信号がミキサ回路1
3に供給されると共に、第2局部発振回路11よりの第
2局部発振信号がミキサ回路13に供給され、ミキサ回
路13からは、42.145〜43.145MHzの間
で周波数が変化するビート信号が取り出され、このビー
ト信号がバンドパスフィルタ14を通じてミキサ回路2
2Iこ供給され、さらにこのミキサ回路22にはVCO
21よりの発振信号が供給される。
こうしてミキサ回路22からは、これに供給された2つ
の信号の差の周波数のビート信号が取り出される。
そしてこのビート信号がローパスフィルタ23を通じて
分周回路24に供給されてV2の周波数に分周され、さ
らにこの分周信号が可変分周回路25に供給されでI/
Nの周波数に分周される。
この場合、この分周比1/Nは、バンドセレクトつまみ
40により受信バンドに対応して1/4〜1/32(N
=4〜32)の間で変更される。
そしてこの分周信号が位相比較回路26に供給されると
共に、水晶発振子を有する固定発振回路27より500
kHzの発振信号が比較回路26に供給されてその分周
信号と発振信号とは位相比較され、その比較出力がVC
O21にその制御信号として供給される。
従って、定常状態においては、分周回路25よりの分局
信号の周波数は、発振回路2γの発振周波数である50
0kHzに等しいので、分周回路25の分周比1/Nが
例えば1/4とすれば(〜4)、外分回路24よりの分
周信号の周波数は2MHzであり、ミキサ回路22より
のビート信号の周波数は4MHzとなる。
そしてこの場合、VCO21の発振周波数は、フィルタ
14よりのビート信号の周波数と、ミキサ回路22より
のビート信号の周波数の和の周波数であると共に、フィ
ルタ14よりのビート信号の周波数は、VFOl2のダ
イアル操作に対応して42.145〜43、145 M
Hzの間で変化する。
従って1/N=174の場合には、VCO21からは、
VFOl2のダイアル操作に対応して46.145〜4
7.145MHzの間で発振周波数が変化する発振信号
が得られる。
一方、分周回路25の分周比1/Nが1/32の場合に
は(N=32)、ミキサ回路22よりのビート信号の周
波数は32MHzとなるので、この場合には、VCO2
1からは、vEO12のダイヤル操作に対応して74.
145〜75.145MHzの間で発振周波数が変化す
る発振信号が得られる。
すなわち、一般的(こは、ミキサ回路22よりのビート
信号の周波数はN(MHz)となるので、VCO21か
らは、VFOl 2(7)ダイアル操作)コ対応して(
42,145+N)〜(43,145+N)(MHz)
の間で発振周波数が変化する発振信号が得られる。
そして、この発振信号が、第2局部発振信号として第1
ミキサ回路5に供給されると共に、第1中間周波数は、
45.145 MHzとされているので、受信周波数帯
域は、1〜30MHzとなり、またその場合、分周回路
25の分周比1/Nを変更することにより受信バンドを
IMHz単位で切り換えることができると共に、VFO
l2の発振周波数を変更することにより、各受信バンド
において任意の周波数の受信ができる。
ところで、このような回路に使用される分周比17Nが
可変の分周回路25としては、例えばプリセット可能な
ダウンカウンタを用いて、次のように構成することがで
きる。
すなわち、このダウンカウンタの内容が(N−1)にプ
リセットされるようにし、このダウンカウンタに信号が
供給され、このダウンカウンタの内容がII OIIに
なった状態で次のパルスが供給されると、出力信号が取
り出されると共(こ、このときダウンカウンタが再び(
N−1)にプリセットされるようにする。
そして、このプリセットの値を、各受信バンドtこ応じ
て変えられるようにする。
こうすれば、例えばN=4のとき1こは、カウンタは3
にプリセットされ、そしてこのカウンタに信号が供給さ
れると、各パルスごとにダウンカウントされ、3番目の
パルスが供給されて、カウンタの内容が”□ IIにな
った状態で4番目のパルスが供給されると、出力信号が
取り出されると共に、カウンタは再び3(こプリセット
される。
この動作が繰り返えされて、4パルスに1個の出力信号
が得られ、1/4の分周が行われる。
これはNが他の値の場合でも同様である。
ところが、上述のようなプリセット可能なダウンカウン
タは一般lこ需要が少なく、このためIC化も行われて
いない。
従って、このような回路を構成する場合には、ICを用
いずに個別部分で構成しなければならず回路が非常に大
形のものになってしまう。
本考案は、このような点にかんがみ、IC化の行われて
いるプリセット可能なアップカウンタを用いて、上述と
同様な動作を行わせようとするものである。
以下、第2図を参照しながら、本考案の一例1ごついて
説明しよう。
第2図において、51.52はプリセット可能な10進
アツプカウンタ、53.54はプリセット回路、55は
リセット回路で、カウンタ51゜52は直列に接続され
、このカウンタ51,52に分周回路24よりの分局信
号が供給される。
また、プリセット回路53.54はその内容がバンドセ
レクトつまみ40により、受信バンドlこ対応して切り
換えられ、例えば第3図に示すようにプリセット回路5
3は9に対するバンド番号の1位の数の補数に設定され
、プリセット回路54は3に対するバンド番号の10位
の数の補数(こ設定される。
さらに、リセット回路55は例えばナンド回路で構成さ
れ、カウンタ51,52にII 41 Itが出力され
たとき、リセット信号が形成される。
そして、これによりカウンタ51,52はリセットされ
ると共に、プリセット回路53.54の内容が取り出さ
れ、カウンタ51,52はその値にプリセットされ、ま
た、出力信号が取り出されて、比較回路261こ供給さ
れる。
このような構成によれば、バンドセレクトつまみ40に
より、例えば第1バンドが選ばれているときは、プリセ
ット回路53にはII 81+、54には”3”が設定
される。
従って、カウンタ51゜52tこIt 81+および”
311がプリセットされ、このカウンタ51,52に分
周信号が供給されると、塩パルスごとにアップカウント
され、3番目のパルスが供給されて、カウンタ51,5
2の内容が”1″およびII 411、すなわちII
41 Ifになった状態で4番目のパルスが供給される
と、カウンタ51.52より1個のパルスが取り出され
て比較回路26に供給されると共に、II 4111の
信号が出力され、これによりリセット回路55にてリセ
ット信号が形成され、この信号により、カウンタ51.
52はリセットされると共に、このときプリセット回路
53.54より、”8”およびII 31+の信号が供
給され、カウンタ51.52は再び”811および11
3”(こプリセットされる。
この動作が繰り返えされて、分周信号の4個のパルスと
とlこ1個のパルスが取り出されて、1/4の分周が行
われる。
これはNが他の値の場合も同様にして、17Nの分周が
行われる。
こうして分周比1/Nが可変の分周が行われるわけであ
るが、この場合、本考案によれば、プリセット可能なア
ップカウンタを用いているので、IC化が可能で回路が
小形化できる。
なお、この回路で、プリセットする値と、リセットを行
う値と、分周比1/Nとの間には、(リセット値)−(
プリセット値) + 1 =Nの関係があり、従ってリ
セットを行う値は、最大の分周比のときのN以上の値で
あればよい。
【図面の簡単な説明】
第1図は本考案を使用する受信器の一例の系統図、第2
図は本考案の一例の系統図、第3図はその説明のための
図である。 51.52はアップカウンタ、53.54はプリセット
回路、55はリセット回路である。

Claims (1)

  1. 【実用新案登録請求の範囲】 プリセット可能なアップカウンタと、このアップカウン
    タの内容を検出し、それが第1の値になったときにリセ
    ット信号を形成するリセット回路と、リセット時に上記
    アップカウンタを第2の値(こプリセットするプリセッ
    ト回路とを有し、上記リセット時(こ信号が取り出され
    て、 なる分周が行われると共に、上記第2の値がバンドセレ
    クトつまみによって変更できるようにされた分周回路。
JP13972475U 1975-10-14 1975-10-14 分周回路 Expired JPS5931043Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13972475U JPS5931043Y2 (ja) 1975-10-14 1975-10-14 分周回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13972475U JPS5931043Y2 (ja) 1975-10-14 1975-10-14 分周回路

Publications (2)

Publication Number Publication Date
JPS5253647U JPS5253647U (ja) 1977-04-18
JPS5931043Y2 true JPS5931043Y2 (ja) 1984-09-04

Family

ID=28619568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13972475U Expired JPS5931043Y2 (ja) 1975-10-14 1975-10-14 分周回路

Country Status (1)

Country Link
JP (1) JPS5931043Y2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS606192Y2 (ja) * 1979-08-27 1985-02-27 内田刃物工業株式会社 中支持板の凹陥部に掛かる茶葉を切断する機構を具えたシリンダ型茶摘機
JPS6041092Y2 (ja) * 1979-09-01 1985-12-12 日本道路公団 道路植栽用剪定機
JPH07108144B2 (ja) * 1990-06-07 1995-11-22 落合刃物工業株式会社 茶樹刈りならし機

Also Published As

Publication number Publication date
JPS5253647U (ja) 1977-04-18

Similar Documents

Publication Publication Date Title
US5115515A (en) Method and apparatus for radio communication with improved automatic frequency control
US4817199A (en) Phase locked loop having reduced response time
US5752175A (en) Frequency synthesizer for V/UHF wideband receiver
CA1069181A (en) Radio receiver with plural converters and frequency control
JPS5931043Y2 (ja) 分周回路
US4862105A (en) Frequency synthesizer comprising a tuning indicator
CA1151328A (en) Aft arrangement for a phase locked loop tuning system
JPS5612129A (en) Synthesizer type receiver
US4095190A (en) Tuning system
JPS5840375B2 (ja) ダブルス−パ−ジユシンキ
JPS60816B2 (ja) ラジオ受信機のデジタル値設定装置
CA1096519A (en) Phase locked loop tuning system with a preset channel memory
JPS5824046B2 (ja) 受信放送局探知装置
JPS59822Y2 (ja) 掃引受信機
JPS5818360Y2 (ja) シンセサイザ型ラジオ受信機
JPS60214637A (ja) 周波数シンセサイザ方式ラジオ受信機
JPS6348997Y2 (ja)
JPS5829899B2 (ja) 発振器
JPS5769927A (en) Pll synthesizer receiver
JPS5834978B2 (ja) ジユシンシユウハスウノデジタルヒヨウジソウチ
JPH0238019B2 (ja) Kotaiikijushinki
JPS5813638Y2 (ja) 短波帯の受信を容易にしたpll周波数シンセサイザ受信機
SU1713102A1 (ru) Устройство фазовой автоподстройки частоты
JPS54122914A (en) Radio receiver of pll frequency synthesizer system
JPS5612130A (en) Synthesizer type receiver