JPS593612A - イニシヤル・プログラム・ロ−ド処理方式 - Google Patents

イニシヤル・プログラム・ロ−ド処理方式

Info

Publication number
JPS593612A
JPS593612A JP57113484A JP11348482A JPS593612A JP S593612 A JPS593612 A JP S593612A JP 57113484 A JP57113484 A JP 57113484A JP 11348482 A JP11348482 A JP 11348482A JP S593612 A JPS593612 A JP S593612A
Authority
JP
Japan
Prior art keywords
ipl
initial program
program load
machine number
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57113484A
Other languages
English (en)
Other versions
JPS6244301B2 (ja
Inventor
Yoshihisa Toyoda
豊田 芳久
Akinori Usui
臼井 昭則
Toshimune Okihara
沖原 俊宗
Koji Sasaki
康志 佐々木
Katsumi Uchida
克己 内田
Yoshiaki Tsuda
津田 芳明
Seisaku Yano
精作 矢野
Kimio Uehara
上原 喜三男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, NEC Corp, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP57113484A priority Critical patent/JPS593612A/ja
Publication of JPS593612A publication Critical patent/JPS593612A/ja
Publication of JPS6244301B2 publication Critical patent/JPS6244301B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 囚 発明の技術分野 本発明は、イニシャル・プログラム・ロード処理方式、
特に監視装置またはサービス・プロセッサなど(本明細
書においては監視装置と総称する)をそなえたデータ処
理システムにおいて、データ処理装置が自己に対するイ
ニシャル・プログラム・ロードを行なうための転送経路
を、複数個分上記監視装置が保持しておくようにし、当
該監視装置が経路を指定して指示したイニシャル・プロ
グラム・ロードが1正常に終了しなかった際に、自動的
に別の経路を指示して再試行せしめるようにしたイニシ
ャル・プaグジーム・ロード処理方式%式% (B)  技術の背景と問題点 従来から、イニシャル・プログラム・ロード(以下tP
Lと略すンの実行に当って、プログラム転送経路上にお
いて異常が発生して当該sPLが不成功に終った場合、
別個の転送経路にてtPLを行々うことが可能なシステ
ムにおいては、オペレータが直接嶋該別個の転送経路を
指示して(入力して)再試行を行なうようにされていた
。しかし、データ処理システムの規模が大となるにつれ
て、所定の時刻に自動的に、あるいはシステム再構成処
理に対応して自動的に、可能な限シ人手を介することな
(tPLを行ない得るようにすることが望まれるように
なった。
しかし、上記iPLをシステムが自動的に行ない得るよ
うにしようとすると、必然的に、  <PLが不成功に
終った際における対策が問題となシ、別の経路によるs
PLの再試行をも自動的に行なわせることが望まれるよ
うになってきた。
(C)  発明の目的と構成 本発明は上記の点を解決することを目的としており、監
視装置に上記iPLのための複数個のルートを保持せし
めておいて、監視装置が再試行を指示するようにして、
人手の介在を省略することを目的としてbる。そしてそ
のため、本発明のイニシャル・プログラム・ロード処理
方式は、主記憶装置を有するデータ処理装置、および該
データ処理装着の動作を監視制御する監視装置を有し、
上記データ処理装置が転送経路を指定して自己に対する
イニシャル・プログラム・a−ドを指示するよう構成さ
れてなるデータ処理システムにおいて、上記監視装置が
、上記データ処理装置に対してイニシャル・プログラム
・ロードの実行を指示するイニシャル・プログラムψロ
ード指示部と、イニシャル・プログラム脅ロードが行な
われる上記転送経路を指定するイニシャル・プログラム
・ロード機番送出部と、イニシャル・プログ2ム・ロー
ドの転送経路を指定するイニシャル・プログラム・ロー
ド機番を選択的に抽出するイニシャル・プログラム・ロ
ード機番選択部と、先に発したイニシャル・プログラム
・ロード指示に対応したイニシャル・プログラム・ロー
ドが正常に実行されたか否かを検出するイニシャル・グ
ログ2ム・ロード正常性監視部とを少なくともそなえ、
指示された経路によるイニシャル・プログラム・ロード
が正常に終了しなかった際に、上記イニシャル・プログ
ラム・ロード正常性監視部からの出力に対応して上記イ
ニシャル・プログラム・ロード機誉格納部の内容中の他
のイニシャル・プログラム、ロード機番が選択されて上
記イニシャル・プログラム・ロード指示部がイニシャル
−プログラム・ロードを指示するようにすると共に、上
記データ処理装置は、指示されたイニシャル・プログラ
ム・ロード機番にもとづいてイニシャル・プログラム・
ロードを実行し、その結果が上記監視装置によって検出
されるよう構成されることを特徴としている。以下図面
を参照しつつ説明する。
(D)  発明の実施例 第1図は本発明が適用されるデータ処理システムの一実
施例−1第2図は第1図図示の監視装置側の一実施例構
成、第3図は第1図図示のデータ処理装置側の一実施例
構成を示す。
第1図において、lは監視装置、2は補助記憶装置であ
ってiPLのための複数の経路情報などを記憶している
もの、3は主記憶装置を有するデータ処理装置、4.5
は夫々データ・チャネル、6゜7は夫々入出力制御装置
、8,9け夫々磁気ディスフ装置であって(PLされる
べきプログラムなどが格納されているもの、10 、1
1は夫々パスを表わしている。
監視装置1は、オペレータの指示によシ、あるいは例え
ば所定の時刻に達したことなどによシ、自動的にデータ
処理装置3に対してjPLPL実行指示なう。即ち、i
PLすべきプログラムが格納されたボリュームは、例え
ば磁気ディスク装置9にマウントされておJ)、(PL
において使用可能なプログラム転送経路は、パス・アド
レスが(74−3−1)である所の装置9→6→4→3
によるものと、パス・アドレスが(75−3−1)であ
る所の装置9→7→5→3によるものとが存在している
オペレータは予め上記パス・アドレス(74−3−1)
と(75−3−1)とを監視装置1に入力しておき、監
視装置1は轟該両バス・アドレスを補助記憶装置2に格
納しておくようにする。このとき、いずれのパス・アド
レスを正規のものとするかは、オペレータが指示するも
のとする。この状態のもとで、上記(PL実行指示を行
なう段階になったとして、以下説明をつづける。
監視装置1は、補助記憶装置2に格納されている正規の
パス・アドレス例えば(74−3−1)を取出して図示
インタフェース■上にセットし、かつインタフェース■
によってiPLPL実行指示出する。データ処理装置3
は、受信したパス、アドレスにもとづいて、データ・チ
ャネル4を起動して該チャネル4からの終了報告を待つ
。正常であれば、装[9→6→4→3をへてiPLが行
なわれる。しかし、データ・チャネル4または入出力制
御装置6において何んらかの異常が発生すると、データ
・チャネル4はデータ処理装動に対して異常終了を報告
する。
これに対応して、データ処理装置3は、インタフェース
■によって4PLエラーを監視装置IK対して報告する
。監視装置1は、補助記憶装置2上に代替パス・アドレ
スが格納されているか否かを調査し、格納されていれば
、当該代替パス、アドレス(75−3−1)をインタフ
ェース■上にセットシ、インタフェース■にて(PL実
行指示を送出する。処理装置3は受信したパス・アドレ
スにもとづいて、データ・チャネル5を起動する。以下
の動作は上記と同様である。
なお、正規のパス会アドレスによるiPLが異常終了し
て代替パス・アドレスが存在しない場合や、あるいはす
べての代替パス・アドレスにょるtPLが異常終了した
場合には、監視装置IFi、゛この旨をオペレータに警
報する。
第2図は、第1図図示の監視装置(CSC)側の一実施
例構成を示している。図中の符号1,2゜3、■、■、
■は第1図に対応している。また、13は(PL指示受
付部であって、オペレータからの(PL指示にしたがっ
て、後述する(PI、処理起動部16を起動する。14
i/i、自動tPL起動タイマであって、起動時刻に達
したことによって、iPL処理処理部動部16動的に起
動する。15は、自動再構成処理部であって、システム
再構成の終了に伴なって、iPL処理起動部工6を自動
的に起動する。
16は、iPL処理処理部動部って、上記ユニット13
 、14 、15のいずれかからの起動によって起動さ
れ、後述するtPL機番選択部23に対して正規の(P
L機番を選択するよう指示する。また後述するiPL正
常性監視部19からの正常終了通知またはiPL機番選
択部23からの異常終了通知の受信によって、ユニット
13 、14 、15に対して結果通知を行なう。
邑該(PL処理起動部16は、一旦起動して後には、結
果通知を行なってしまうまでは、新らたな起動は受付け
ないようにされている。
17は、(PL指示部であって、tPL機番選択部23
からの起動によって、後述するシステム・リセット指示
部18に対してシステム・リセット送出指示を行なった
後に、sPL指示をデータ処理装置3に対して送出し、
あわせて後述するiPL正常性監視部19を起動する。
18は、システム・リセット指示部であって、sPL指
示指示子17のシステム・リセット送出指示にしだがっ
て、データ処理装置3に対してシステム−リセット指示
を発し、データ処理装置3をリセット状態にする。19
は、(PL正常性監視部であって、sPL指示指示子1
7の起動によってタイム・カウントを開始する。以後s
PLエラー信号がオンとなることな(、sPL中信号が
オフ→オン→オフと変化するのを検出した場合には、t
PL処理処理部動部16して正常終了通知を行なった後
に動作を停止する。もしも、上記の事象が発生する以前
に所定の時間が非所望に経過した場合や、  (PLエ
ラー信号がオンとなった場合には、後述するiPL再試
行処理部22に対して、エラー通知を行なった後に動作
を停止する。
20Fi、(PL中表示部であって、データ処理装置3
からのiPL中表示信号受信中に、オペレータに対して
tPL中である旨のランプ表示を行なう。
、21は、  (PLエラー表示部であって、1tPL
機番選択部23からの異常終了通知によって、オペレー
タに対して警報を発する。そしてオペレータからのリセ
ット指示によって警報送出状態が停止される。
22は、<PL再試行処理部であって、iPL正常性監
視部19からのエラー通知にょシ、jPL機番選択部2
3に対して、予備iPL機番選択指示を送出する。
23は、tPL機番選択部であって、iPL処理処理部
動部16の正規(PL機番選択指示によって、補助記憶
装置2に保持されてbる正規iPL機番機番−夕を読込
み後述する4PL機番送出部24に対してこれを送出す
ると共に、jPLPL指示受信起動する。またtPL再
試行処理部22からの予備iPL機番選択指示により、
次のiPL機番データを補助記憶装置2から読込み、i
PL機番送出部24に対してこれを送出すると共に、s
PLPL指示受信起動する。ただし、選択しようとした
iPL機番が未登録であったシ、新らたに選択する(P
L 8番が存在しない場合には、sPLエラー表示部2
1やiPL処理処理部動部16して異常終了通知を行っ
て動作を終了する。24は、sPL機番送出部であって
、iPL機番選択部23から送出されてきたiPL機番
を、チャネル制御装置(CHC)機番、チャネル(CH
)機番、入出力制御袋ft (IOC) /入出力デバ
イス(IOD )機番に分割して、データ処理装置3側
へ送出する。25は、機番データ受付部であって、オペ
レータからのパス・アドレスの登録指示にしたがって、
指示されたiPL機番を補助記憶装置2に登録する。
第3図は、第1図図示のデータ処理装着側の一実施例構
成を示す。図中の符号1.3(CPU)。
3(MIliiM)、4.5は夫々第1図に対応してい
る。また26t;t、iPL指示受付部であって、監視
装置1からの(PL指示受信によって、後述するDAW
/ CAW / CCWC酸生成8に対して起動を指示
する。
その後に後述するCHC選択選択部外3対して(PL指
示信号を送出すると共に、時間監視部29を起動する。
27は、CPU /廚W1章害検出部であって、CPU
やMEMの内部障害時に後述するiPLエラー表示部3
0に対して障害通知を行なう。
28は、DAW / CAW / CCW生成部であッ
テ、<PL指示受付部26からの起動によF>、iPL
用のデバイス・アドレス語(DAW ) 、コマンド・
アドレス語(CAW ) 、チャネル・コマンド語(C
CW )を生成し、主記憶装置3上の自CPU固定エリ
ア内の固定番地にセットする。このとき、DAW中のC
H機番およびIOC/ IOD機番は監視装置1から送
出されている機番をそのまま使用し、他は固定データと
して生成する。
29は、時間監視部であって、  sPLPL指示受付
部26の起動によってタイマをスタートさせ、非所望な
所定の時間経過後にiPLエラー表示部30に対してタ
イムオーバ通知を行なう。ただし、所定の時間経過前に
CHC選択選択部外3(PL指示受付表示を受信した場
合には、タイマはリセットされる。
30は、iPLエラ〜表示部であって、障害検出部27
からの障害通知まだは時間監視部29からのタイムオー
バ通知またはCHC選択選択部外3のiPLエラー表示
のいずれかを受信すると、監視装置1と後述するiPL
終了処理部32に対する(PLエラー表示を開始する。
31は、jPL中表示部であって、CHC選択選択部外
3の(PL指示受付表示の受信によって、監視装置に対
する(PL中表示を開始し、CHC選択選択部外3のi
PL終了表示の受信によってiPLPL中表示了する。
32は、jPL終了処理部、であって、CHC選択選択
部外3の<PL終了表示受信によって、主記憶装置a上
の自CPU固定エリア内の固定番地からPAW原形値を
読込み1.CPUのPAW (プログラム状態語)にセ
ットし、プログラムの実行を開始させる。ただし、(P
Lエラー表示部30からの(PLエラー表示がオンとな
っていれば、この処理は行なわない。
33は、CHC選択部であって、監視装置1から送出さ
れているCHC機番にしたがって、該当するCHCとの
インタフェースを接続スル。
なお、データ・チャネル4又は5は、 CHC選択部3
3からのtPL指示検出によって、当該選択部33に対
して(PL指示受付表示を送出すると共に、主記憶装W
ta上の当該CPUの固定エリアから、DAW。
CAW 、 CCWを読込み、該当するチャネル(CH
)を起動して入出力動作を行なう。入出力動作の終了に
伴って、CHC選択部33に対してiPL終了表示を送
出するが、入出力動作にエラーが発生している場合には
同時に(PLエラー表示を送出する。
(E)  発明の詳細 な説明した如く、本発明によれば、jPLlc関して障
害が発生した場合にも、代替パス・アドレスをもって自
動的に再試行することができるので、システムの自動立
上げが可能となシ、かつtPLエラ一時の対策を人手の
介在なしにとることが可能となった。また代替パス・ア
ドレスを監視装置に保持しておくようにしたので、デー
タ処理装置側においては、既存のままで足シ、即ち与え
られたパス・アドレスにしたがってsPLを行なうこと
で足シる。また監視装置においても、iPLエラーに対
応して、代替パス・アドレスを選択してゆくだけで、既
存のシステムを大幅に変更する必要がない。
【図面の簡単な説明】
第1図は本発明が適用されるデータ処理システムの一実
施例、第2図は第1図図示の監視装置側の一実施例構成
、第3図は第1図図示のデータ処理装置側の一実施例構
成を示す。 図中、1は監視装置、2は補助記憶装置、3はデータ処
理装置(主記憶装置を含む)、4.5はデータ・チャネ
ル、6.7は入出力制御装置、8゜9は磁気ディスク装
置% 17はtPL指示部、19はiPL正常性監視部
、23はjPL機番選択部、24はiPL機番送出部を
表わす。 第1頁の続き 0発 明 者 矢野精作 秦野市堀山下1番地株式会社日 立製作所神奈川工場内 0発 明 者 上原喜三男 秦野市堀山下1番地株式会社日 立製作所神奈川工場内 0出 願 人 日本電信電話公社 ■出 願 人 日本電気株式会社 東京都港区芝五丁目33番1号 0出 願 人 株式会社日立製作所 東京都千代田区丸の内−丁目5 番1号

Claims (1)

    【特許請求の範囲】
  1. 主記憶装置を有するデータ処理装置、および該データ処
    理装置の動作を監視制御する監視装置を有し、上記デー
    タ処理装置が転送経路を指定して自己に対するイニシャ
    ル・プログラム・ロードを指示するよう構成されてなる
    データ処理システムにおいて、上記監視装置が、上記デ
    ータ処理装置に対してイニシャル・プログラム・ロード
    の実行を指示するイニシャル・プログラム・ロード指示
    部と、イニシャル・プログラム・ロードが行なわれる上
    記転送経路を指定するイニシャル・プログラム・ロード
    機番送出部と、イニシャル・プログラム・ロードの転送
    経路を指定するイニシャル・プログラム・ロード機番を
    選択的に抽出するイニシャル・プログラム・ロード機番
    選択部と、先に発したイニシャル・プログラム・ロード
    指示に対応したイニシャル・プログラム・ロードが正常
    に実行されたか否かを検出するイニシャル・プログラム
    ・ロード正常性監視部とを少なくともそなえ、指示され
    た経路によるイニシャル会プログラム・ロードが正常に
    終了しなかった際に、上記イニシャル・プログラム・ロ
    ード正常性監視部からの出力に対応し1上記イニシヤル
    ・プログラム・ロード機番格納部の内容中の他のイニシ
    ャル・プログラム・ロード機番が選択されて上記イニシ
    ャル・プログラム・ロード指示部がイニシャル・プログ
    ラム・ロードを指示するようにすると共に、上記データ
    処理装置は、指示されたイニシャル・プログラム・ロー
    ド機番にもとづいてイニシャル・プログラム・ロードを
    実行し、その結果が上記監視装置によって検出されるよ
    う構成されることを特徴とするイニシャル・プログラム
    −ロード処理方式。
JP57113484A 1982-06-30 1982-06-30 イニシヤル・プログラム・ロ−ド処理方式 Granted JPS593612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57113484A JPS593612A (ja) 1982-06-30 1982-06-30 イニシヤル・プログラム・ロ−ド処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57113484A JPS593612A (ja) 1982-06-30 1982-06-30 イニシヤル・プログラム・ロ−ド処理方式

Publications (2)

Publication Number Publication Date
JPS593612A true JPS593612A (ja) 1984-01-10
JPS6244301B2 JPS6244301B2 (ja) 1987-09-19

Family

ID=14613450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57113484A Granted JPS593612A (ja) 1982-06-30 1982-06-30 イニシヤル・プログラム・ロ−ド処理方式

Country Status (1)

Country Link
JP (1) JPS593612A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6349862A (ja) * 1986-08-19 1988-03-02 Fujitsu Ltd Ipl交替パス切替え制御方式
JPS63149750A (ja) * 1986-12-12 1988-06-22 Fujitsu Ltd イニシャルプログラムロード方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5528194A (en) * 1978-08-21 1980-02-28 Omron Tateisi Electronics Co Initial program load system
JPS56152024A (en) * 1980-04-28 1981-11-25 Toshiba Corp Automatic initial-program loading system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5528194A (en) * 1978-08-21 1980-02-28 Omron Tateisi Electronics Co Initial program load system
JPS56152024A (en) * 1980-04-28 1981-11-25 Toshiba Corp Automatic initial-program loading system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6349862A (ja) * 1986-08-19 1988-03-02 Fujitsu Ltd Ipl交替パス切替え制御方式
JPH05735B2 (ja) * 1986-08-19 1993-01-06 Fujitsu Ltd
JPS63149750A (ja) * 1986-12-12 1988-06-22 Fujitsu Ltd イニシャルプログラムロード方法
JPH05736B2 (ja) * 1986-12-12 1993-01-06 Fujitsu Ltd

Also Published As

Publication number Publication date
JPS6244301B2 (ja) 1987-09-19

Similar Documents

Publication Publication Date Title
US5179695A (en) Problem analysis of a node computer with assistance from a central site
JPS593612A (ja) イニシヤル・プログラム・ロ−ド処理方式
JP3420919B2 (ja) 情報処理装置
JPS62236056A (ja) 情報処理システムの入出力制御装置
JP2000148544A (ja) ダンプ出力方式
JPH10116211A (ja) システムコンソール故障通知方式
JPH09223079A (ja) データ転送システム
JPS5870670A (ja) 二重系の交換機の障害情報転送方式
JP2001005683A (ja) 二重化システムの障害検出方式及びその方法
JP2699904B2 (ja) ネットワークシステム
JP2771197B2 (ja) 遠隔監視装置
JP3012491B2 (ja) 二重化装置のマイクロ診断方法
JPH08147255A (ja) 障害監視方式
JP3169488B2 (ja) 通信制御装置
JPH02310755A (ja) ヘルスチェック方式
JPH0756874A (ja) マルチプロセッサシステム及びその障害発生時の再起動方法
JPH01189253A (ja) ローカルエリアネットワーク
JPH09311841A (ja) マルチプロセッサシステム
JPH06105931B2 (ja) 初期プログラムロ−ド方式
JPH10200602A (ja) マスター/スレーブ通信システム
JPH0575136B2 (ja)
JPH0588944A (ja) 情報処理システムの入出力制御監視方式
JPH05303506A (ja) 情報処理装置システム障害復旧方式
JPH10222401A (ja) 装置間インタフェース制御方式
JPH01314340A (ja) 情報処理装置の障害処理方式