JPH09311841A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH09311841A JPH09311841A JP8129667A JP12966796A JPH09311841A JP H09311841 A JPH09311841 A JP H09311841A JP 8129667 A JP8129667 A JP 8129667A JP 12966796 A JP12966796 A JP 12966796A JP H09311841 A JPH09311841 A JP H09311841A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- slave
- local
- bus
- master processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 システム全体の停止を防止することができる
マルチプロセッサシステムの提供。 【解決手段】 故障状態にあるスレーブプロセッサ２０
−１が接続されているリセット回路４０−１に、障害情
報を格納させる。この障害情報が格納されている間だ
け、リセット回路４０−１は、接続されている全てのス
レーブプロセッサをシステムバスから電気的に切断す
る。
マルチプロセッサシステムの提供。 【解決手段】 故障状態にあるスレーブプロセッサ２０
−１が接続されているリセット回路４０−１に、障害情
報を格納させる。この障害情報が格納されている間だ
け、リセット回路４０−１は、接続されている全てのス
レーブプロセッサをシステムバスから電気的に切断す
る。
Description
【発明の属する技術分野】本発明はマルチプロセッサシ
ステムに関し、特にスレーブプロセッサが故障した場合
にシステム全体の停止を防止するマルチプロセッサシス
テムに関する。
ステムに関し、特にスレーブプロセッサが故障した場合
にシステム全体の停止を防止するマルチプロセッサシス
テムに関する。
【０００１】
【従来の技術】従来この種のマルチプロセッサでは、シ
ステム全体の停止を防ぐため、スレーブプロセッサが故
障した場合には、この故障したスレーブプロセッサに対
してのみマスタプロセッサからのアクセスを抑止してシ
ステムの再立ち上げを行っていた。
ステム全体の停止を防ぐため、スレーブプロセッサが故
障した場合には、この故障したスレーブプロセッサに対
してのみマスタプロセッサからのアクセスを抑止してシ
ステムの再立ち上げを行っていた。
【０００２】たとえば、特開平３−２６９７５９号公報
には、マスタプロセッサが立ち上げ診断時に故障のあっ
たスレーブプロセッサに対してエラー詳細通知またはエ
ラー詳細クリアの通知を要求し、これらのうちのいずれ
かの通知がない場合には、再立ち上げ時にマスタプロセ
ッサからこの故障したスレーブプロセッサに対するアク
セスを抑止させる構成が記載されている。
には、マスタプロセッサが立ち上げ診断時に故障のあっ
たスレーブプロセッサに対してエラー詳細通知またはエ
ラー詳細クリアの通知を要求し、これらのうちのいずれ
かの通知がない場合には、再立ち上げ時にマスタプロセ
ッサからこの故障したスレーブプロセッサに対するアク
セスを抑止させる構成が記載されている。
【０００３】
【発明が解決しようとする課題】上述の従来のマルチプ
ロセッサシステムでは、故障したスレーブプロセッサの
接続されているバス上に、故障の要因が残っている場合
があり、そのような場合にはシステム全体が停止してし
まうという問題がある。例えば、正常動作中のスレーブ
プロセッサがバスを介してメモリとデータ転送を行って
いるときに、故障したスレーブプロセッサはバスに不正
なデータを送出してしまうという問題がある。この問題
は、故障したスレーブプロセッサが、他のスレーブプロ
セッサによるバス使用権の掌握を正しく認識できない場
合があるために発生する。
ロセッサシステムでは、故障したスレーブプロセッサの
接続されているバス上に、故障の要因が残っている場合
があり、そのような場合にはシステム全体が停止してし
まうという問題がある。例えば、正常動作中のスレーブ
プロセッサがバスを介してメモリとデータ転送を行って
いるときに、故障したスレーブプロセッサはバスに不正
なデータを送出してしまうという問題がある。この問題
は、故障したスレーブプロセッサが、他のスレーブプロ
セッサによるバス使用権の掌握を正しく認識できない場
合があるために発生する。
【０００４】また、マスタプロセッサは、スレーブプロ
セッサからの通知がないことから、このスレーブプロセ
ッサを故障状態にあるものとして認識する。しかし、こ
の場合、バス自身の故障によっても同様の認識をしてし
まうため、スレーブプロセッサが正常でも故障状態と認
識してしまうという問題がある。
セッサからの通知がないことから、このスレーブプロセ
ッサを故障状態にあるものとして認識する。しかし、こ
の場合、バス自身の故障によっても同様の認識をしてし
まうため、スレーブプロセッサが正常でも故障状態と認
識してしまうという問題がある。
【０００５】本発明の目的は上述の欠点を除去し、シス
テム全体の停止を防止できるマルチプロセッサシステム
を提供することにある。
テム全体の停止を防止できるマルチプロセッサシステム
を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明のマルチプロセッサシステムは、マスタプロセ
ッサと、このマスタプロセッサが接続されるシステムバ
スと、複数のスレーブプロセッサと、それぞれ前記複数
のスレーブプロセッサの少なくとも１つが接続されると
ともにそれぞれ前記システムバスと接続される複数のロ
ーカルバスと、前記システムバスと前記複数のローカル
バスとの間の電気的接続を行うとともに、前記複数のロ
ーカルバスに接続された前記複数のスレーブプロセッサ
の中に障害状態にあるものが少なくとも１つ含まれる場
合には当該障害スレーブプロセッサが接続された当該障
害ローカルバスと前記システムバスとの間の電気的接続
を切断する接続手段とを含む。
に本発明のマルチプロセッサシステムは、マスタプロセ
ッサと、このマスタプロセッサが接続されるシステムバ
スと、複数のスレーブプロセッサと、それぞれ前記複数
のスレーブプロセッサの少なくとも１つが接続されると
ともにそれぞれ前記システムバスと接続される複数のロ
ーカルバスと、前記システムバスと前記複数のローカル
バスとの間の電気的接続を行うとともに、前記複数のロ
ーカルバスに接続された前記複数のスレーブプロセッサ
の中に障害状態にあるものが少なくとも１つ含まれる場
合には当該障害スレーブプロセッサが接続された当該障
害ローカルバスと前記システムバスとの間の電気的接続
を切断する接続手段とを含む。
【０００７】また、本発明の他のマルチプロセッサシス
テムは、前記接続手段は、前記障害スレーブプロセッサ
から送出される障害情報を格納する障害情報格納手段を
含み、前記障害情報格納手段に前記障害情報が格納され
ている間だけ、前記障害スレーブプロセッサが接続され
た前記障害ローカルバスと前記システムバスとを電気的
に切断することを特徴とする。
テムは、前記接続手段は、前記障害スレーブプロセッサ
から送出される障害情報を格納する障害情報格納手段を
含み、前記障害情報格納手段に前記障害情報が格納され
ている間だけ、前記障害スレーブプロセッサが接続され
た前記障害ローカルバスと前記システムバスとを電気的
に切断することを特徴とする。
【０００８】また、本発明の他のマルチプロセッサシス
テムは、システムバスと、このシステムバスと電気的に
接続された複数のローカルバスと、この複数のローカル
バスの１つに接続されたマスタプロセッサと、前記複数
のローカルバスに接続された複数のスレーブプロセッサ
と、前記複数のローカルバスのうち、障害状態にある障
害スレーブプロセッサを接続している障害ローカルバス
を前記システムバスから電気的に切断する切断手段と、
この切断手段により前記マスタプロセッサが前記システ
ムバスから電気的に切断される場合には前記複数のスレ
ーブプロセッサのうちの正常なものから新たにマスタプ
ロセッサを選定する選定手段とを含む。
テムは、システムバスと、このシステムバスと電気的に
接続された複数のローカルバスと、この複数のローカル
バスの１つに接続されたマスタプロセッサと、前記複数
のローカルバスに接続された複数のスレーブプロセッサ
と、前記複数のローカルバスのうち、障害状態にある障
害スレーブプロセッサを接続している障害ローカルバス
を前記システムバスから電気的に切断する切断手段と、
この切断手段により前記マスタプロセッサが前記システ
ムバスから電気的に切断される場合には前記複数のスレ
ーブプロセッサのうちの正常なものから新たにマスタプ
ロセッサを選定する選定手段とを含む。
【０００９】また、本発明の他のマルチプロセッサシス
テムは、前記障害スレーブプロセッサが接続されている
前記障害ローカルバスを求めるローカルバス取得手段を
さらに含み、前記選定手段は、前記ローカルバス取得手
段により求められた前記障害スレーブプロセッサが接続
されている前記障害ローカルバスにマスタプロセッサが
接続されているか否かを判別する判別手段を含み、この
判別手段の判別結果に基づいて前記マスタプロセッサの
選定を行うことを特徴とする。
テムは、前記障害スレーブプロセッサが接続されている
前記障害ローカルバスを求めるローカルバス取得手段を
さらに含み、前記選定手段は、前記ローカルバス取得手
段により求められた前記障害スレーブプロセッサが接続
されている前記障害ローカルバスにマスタプロセッサが
接続されているか否かを判別する判別手段を含み、この
判別手段の判別結果に基づいて前記マスタプロセッサの
選定を行うことを特徴とする。
【００１０】また、本発明の他のマルチプロセッサシス
テムは、前記複数のスレーブプロセッサの各々は、自プ
ロセッサの障害を検出するとともに障害が検出された場
合に障害情報を送出する障害処理手段を含み、前記切断
手段は、前記複数のローカルバス毎に設けられるととも
に前記障害情報を受信した場合に接続されている全ての
プロセッサを電気的に切断することを特徴とする。
テムは、前記複数のスレーブプロセッサの各々は、自プ
ロセッサの障害を検出するとともに障害が検出された場
合に障害情報を送出する障害処理手段を含み、前記切断
手段は、前記複数のローカルバス毎に設けられるととも
に前記障害情報を受信した場合に接続されている全ての
プロセッサを電気的に切断することを特徴とする。
【００１１】また、本発明の他のマルチプロセッサシス
テムは、前記複数のスレーブプロセッサは識別子を有
し、前記選定手段は、前記識別子に基づいて前記複数の
スレーブプロセッサのうちから新たなマスタプロセッサ
を選定することを特徴とする。
テムは、前記複数のスレーブプロセッサは識別子を有
し、前記選定手段は、前記識別子に基づいて前記複数の
スレーブプロセッサのうちから新たなマスタプロセッサ
を選定することを特徴とする。
【００１２】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
して詳細に説明する。
【００１３】図１を参照すると、本発明の第一の実施例
であるマルチプロセッサシステムは、マスタプロセッサ
１０と、スレーブプロセッサ２０−１、・・・および２
０−４と、リセット回路４０−１および４０−２と、主
記憶装置３０とから構成される。マスタプロセッサ１０
および主記憶装置３０は、システムバス５０および６０
に接続されている。
であるマルチプロセッサシステムは、マスタプロセッサ
１０と、スレーブプロセッサ２０−１、・・・および２
０−４と、リセット回路４０−１および４０−２と、主
記憶装置３０とから構成される。マスタプロセッサ１０
および主記憶装置３０は、システムバス５０および６０
に接続されている。
【００１４】スレーブプロセッサ２０−１および２０−
２はローカルバス７０−１および８０−１に接続され、
ローカルバス７０−１および８０−１はリセット回路４
０−１を介してシステムバス５０および６０に接続され
ている。
２はローカルバス７０−１および８０−１に接続され、
ローカルバス７０−１および８０−１はリセット回路４
０−１を介してシステムバス５０および６０に接続され
ている。
【００１５】さらに、スレーブプロセッサ２０−３およ
び２０−４はローカルバス７０−２および８０−２に接
続され、ローカルバス７０−２および８０−２はリセッ
ト回路４０−２を介してシステムバス５０および６０に
接続されている。
び２０−４はローカルバス７０−２および８０−２に接
続され、ローカルバス７０−２および８０−２はリセッ
ト回路４０−２を介してシステムバス５０および６０に
接続されている。
【００１６】バス５０はマスタプロセッサ１０、スレー
ブプロセッサ２０−１、・・・、２０−４および主記憶
装置に接続されこれらの間でのデータ伝送路に用いられ
る。
ブプロセッサ２０−１、・・・、２０−４および主記憶
装置に接続されこれらの間でのデータ伝送路に用いられ
る。
【００１７】リセット回路４０−１は、それに接続され
ているスレーブプロセッサ２０−１および２０−２に故
障が発生した場合に故障情報が格納される故障情報保持
回路４０１−１を含む。この障害情報はスレーブプロセ
ッサ２０−１および２０−２からマスタプロセッサ１０
に送付された後、マスタプロセッサ１０からリセット回
路４０−１に送出される。障害情報には、障害の種別や
故障が検出された箇所等の情報が含まれる。障害情報が
格納されると、リセット回路４０−１は、それに接続さ
れているスレーブプロセッサ２０−１および２０−２を
システムバス５０から切断するためにスレーブプロセッ
サ２０−１および２０−２にリセット信号を送出する。
ているスレーブプロセッサ２０−１および２０−２に故
障が発生した場合に故障情報が格納される故障情報保持
回路４０１−１を含む。この障害情報はスレーブプロセ
ッサ２０−１および２０−２からマスタプロセッサ１０
に送付された後、マスタプロセッサ１０からリセット回
路４０−１に送出される。障害情報には、障害の種別や
故障が検出された箇所等の情報が含まれる。障害情報が
格納されると、リセット回路４０−１は、それに接続さ
れているスレーブプロセッサ２０−１および２０−２を
システムバス５０から切断するためにスレーブプロセッ
サ２０−１および２０−２にリセット信号を送出する。
【００１８】リセット回路４０−２は、それに接続され
ているスレーブプロセッサ２０−３および２０−４に故
障が発生した場合に障害情報が格納される故障情報保持
回路４０１−２を含む。障害情報はスレーブプロセッサ
２０−３および２０−４からマスタプロセッサ１０に送
付された後、マスタプロセッサ１０からリセット回路４
０−２に送出される。障害情報には、障害の種別やどの
箇所を診断した際に検出した故障であるのか等の情報が
含まれる。障害情報が格納されると、リセット回路４０
−２は、それに接続されているスレーブプロセッサ２０
−３および２０−４をシステムバス５０から切断するた
めにスレーブプロセッサ２０−３および２０−４にリセ
ット信号を送出する。
ているスレーブプロセッサ２０−３および２０−４に故
障が発生した場合に障害情報が格納される故障情報保持
回路４０１−２を含む。障害情報はスレーブプロセッサ
２０−３および２０−４からマスタプロセッサ１０に送
付された後、マスタプロセッサ１０からリセット回路４
０−２に送出される。障害情報には、障害の種別やどの
箇所を診断した際に検出した故障であるのか等の情報が
含まれる。障害情報が格納されると、リセット回路４０
−２は、それに接続されているスレーブプロセッサ２０
−３および２０−４をシステムバス５０から切断するた
めにスレーブプロセッサ２０−３および２０−４にリセ
ット信号を送出する。
【００１９】スレーブプロセッサ２０−１、・・・、２
０−４は、それぞれ診断回路２０１−１、・・・、およ
び２０１−４を有する。
０−４は、それぞれ診断回路２０１−１、・・・、およ
び２０１−４を有する。
【００２０】リセット回路４０−１および４０−２は、
通常動作時には、システムバス５０とローカルバス７０
−１および７０−２との接続回路として動作する。
通常動作時には、システムバス５０とローカルバス７０
−１および７０−２との接続回路として動作する。
【００２１】システムバス６０は、リセット回路４０−
１および４０−２から主記憶装置５へのリセット信号の
送出に用いられる伝送路である。
１および４０−２から主記憶装置５へのリセット信号の
送出に用いられる伝送路である。
【００２２】ローカルバス７０−１は、これに接続され
たスレーブプロセッサ２０−１および２０−２のいずれ
か一方と、マスタプロセッサ１０および主記憶装置３０
のいずれか一方との間のデータ送信に用いられる。ま
た、ローカルバス７０−１はスレーブプロセッサ２０−
１と２０−２との間のデータ送信にも用いられる。ロー
カルバス７０−２は、これに接続されたスレーブプロセ
ッサ２０−３および２０−４のいずれか一方と、マスタ
プロセッサ１０および主記憶装置３０のいずれか一方と
の間のデータ送信に用いられる。また、ローカルバス７
０−２はスレーブプロセッサ２０−３と２０−４との間
のデータ送信にも用いられる。
たスレーブプロセッサ２０−１および２０−２のいずれ
か一方と、マスタプロセッサ１０および主記憶装置３０
のいずれか一方との間のデータ送信に用いられる。ま
た、ローカルバス７０−１はスレーブプロセッサ２０−
１と２０−２との間のデータ送信にも用いられる。ロー
カルバス７０−２は、これに接続されたスレーブプロセ
ッサ２０−３および２０−４のいずれか一方と、マスタ
プロセッサ１０および主記憶装置３０のいずれか一方と
の間のデータ送信に用いられる。また、ローカルバス７
０−２はスレーブプロセッサ２０−３と２０−４との間
のデータ送信にも用いられる。
【００２３】ローカルバス８０−１は、リセット回路４
０−１からスレーブプロセッサ２０−１および２０−２
に対して送出されるリセット信号を伝送する。ローカル
バス８０−２は、リセット回路４０−２からスレーブプ
ロセッサ２０−３および２０−４に対して送出されるリ
セット信号を伝送する。
０−１からスレーブプロセッサ２０−１および２０−２
に対して送出されるリセット信号を伝送する。ローカル
バス８０−２は、リセット回路４０−２からスレーブプ
ロセッサ２０−３および２０−４に対して送出されるリ
セット信号を伝送する。
【００２４】次に本実施例の動作について説明する。
【００２５】図１および図２を参照すると、システムの
立ち上げ時に、マスタプロセッサ１０はスレーブプロセ
ッサ２０−１、・・・、および２０−４に立ち上げ診断
の実行を指示する（図２のステップ２１）。この指示を
受け取ったスレーブプロセッサ２０−１、・・・および
２０−４のそれぞれは、以下に示す立ち上げ時の処理を
実行するが、ここではスレーブプロセッサ２０−１のみ
について説明し、他のスレーブプロセッサについては説
明を省略する。
立ち上げ時に、マスタプロセッサ１０はスレーブプロセ
ッサ２０−１、・・・、および２０−４に立ち上げ診断
の実行を指示する（図２のステップ２１）。この指示を
受け取ったスレーブプロセッサ２０−１、・・・および
２０−４のそれぞれは、以下に示す立ち上げ時の処理を
実行するが、ここではスレーブプロセッサ２０−１のみ
について説明し、他のスレーブプロセッサについては説
明を省略する。
【００２６】図１および図３を参照すると、スレーブプ
ロセッサ２０−１は、マスタプロセッサ１０から立ち上
げ診断の実行指示を受け取ると、立ち上げ診断を実行す
る（図３のステップ３１）。この立ち上げ診断は、スレ
ーブプロセッサ２０−１の診断回路２０１−１により行
われる。この診断回路２０１−１による立ち上げ診断実
行中に故障が検出されたか否かが判定される（図３のス
テップ３２）。故障が検出された場合には、マスタプロ
セッサ１０に対して故障情報を通知する（図３のステッ
プ３３）。故障情報の通知には、プロセッサ間通信が用
いられる。ステップ３２において、故障が検出されない
ときには、マスタプロセッサ１０に対し正常である旨の
通知を送出する（図３のステップ３７）。正常である旨
の通知を送出後、立ち上げ時の処理を終了し通常の処理
に移行する。
ロセッサ２０−１は、マスタプロセッサ１０から立ち上
げ診断の実行指示を受け取ると、立ち上げ診断を実行す
る（図３のステップ３１）。この立ち上げ診断は、スレ
ーブプロセッサ２０−１の診断回路２０１−１により行
われる。この診断回路２０１−１による立ち上げ診断実
行中に故障が検出されたか否かが判定される（図３のス
テップ３２）。故障が検出された場合には、マスタプロ
セッサ１０に対して故障情報を通知する（図３のステッ
プ３３）。故障情報の通知には、プロセッサ間通信が用
いられる。ステップ３２において、故障が検出されない
ときには、マスタプロセッサ１０に対し正常である旨の
通知を送出する（図３のステップ３７）。正常である旨
の通知を送出後、立ち上げ時の処理を終了し通常の処理
に移行する。
【００２７】図１および図２を参照すると、マスタプロ
セッサ１０は、ステップ２２において、スレーブプロセ
ッサ２０−１からの通知があったか否かを判定する。通
知があった場合には、この通知が通知元のスレーブプロ
セッサにおいて故障が検出された旨を示しているか否か
を判定する（図２のステップ２３）。この判定は、通知
元のスレーブプロセッサからの通知に故障情報が含まれ
ているか否かを判定することにより行う。故障情報が含
まれる場合には、この故障情報の内容に基づき本実施例
ではスレーブプロセッサ２０−１に対して故障のクリア
を指示する（図２のステップ２４）。この後、マスタプ
ロセッサ１０は、スレーブプロセッサ２０−１からのク
リア終了通知を所定の期間だけ待ち続ける待ち状態に入
る。この待ち状態中においては、所定の期間内であるか
否かを判定し（図２のステップ２５）、所定期間内であ
る場合にはスレーブプロセッサ２０−１からのクリア終
了通知があるか否かを判定する（図２のステップ２
６）。
セッサ１０は、ステップ２２において、スレーブプロセ
ッサ２０−１からの通知があったか否かを判定する。通
知があった場合には、この通知が通知元のスレーブプロ
セッサにおいて故障が検出された旨を示しているか否か
を判定する（図２のステップ２３）。この判定は、通知
元のスレーブプロセッサからの通知に故障情報が含まれ
ているか否かを判定することにより行う。故障情報が含
まれる場合には、この故障情報の内容に基づき本実施例
ではスレーブプロセッサ２０−１に対して故障のクリア
を指示する（図２のステップ２４）。この後、マスタプ
ロセッサ１０は、スレーブプロセッサ２０−１からのク
リア終了通知を所定の期間だけ待ち続ける待ち状態に入
る。この待ち状態中においては、所定の期間内であるか
否かを判定し（図２のステップ２５）、所定期間内であ
る場合にはスレーブプロセッサ２０−１からのクリア終
了通知があるか否かを判定する（図２のステップ２
６）。
【００２８】図１および図３を参照すると、スレーブプ
ロセッサ２０−１は、ステップ３４において、マスタプ
ロセッサ１０からのクリア指示があるか否かを判定す
る。クリア指示があった場合には、故障要因のクリアを
実行する（図３のステップ３５）。故障要因がクリアで
きた場合には、マスタプロセッサ１０に対しクリア終了
を通知する（図３のステップ３６）。この後、立ち上げ
時の処理を終了し、通常動作に移行する。
ロセッサ２０−１は、ステップ３４において、マスタプ
ロセッサ１０からのクリア指示があるか否かを判定す
る。クリア指示があった場合には、故障要因のクリアを
実行する（図３のステップ３５）。故障要因がクリアで
きた場合には、マスタプロセッサ１０に対しクリア終了
を通知する（図３のステップ３６）。この後、立ち上げ
時の処理を終了し、通常動作に移行する。
【００２９】図１および図２を参照すると、ステップ２
６において、マスタプロセッサ１０は、スレーブプロセ
ッサ２０−１からクリア終了通知を受け取った場合に
は、故障のあったスレーブプロセッサ２０−１を縮退
し、再立ち上げ動作を実行する（図２のステップ２
７）。これに対し、ステップ２５において、所定時間内
にスレーブプロセッサ２０−１からクリア終了通知を受
け取っていない場合には、故障情報をリセット回路４０
−１に送出して立ち上げ時の処理を終了する（図２のス
テップ２８）。
６において、マスタプロセッサ１０は、スレーブプロセ
ッサ２０−１からクリア終了通知を受け取った場合に
は、故障のあったスレーブプロセッサ２０−１を縮退
し、再立ち上げ動作を実行する（図２のステップ２
７）。これに対し、ステップ２５において、所定時間内
にスレーブプロセッサ２０−１からクリア終了通知を受
け取っていない場合には、故障情報をリセット回路４０
−１に送出して立ち上げ時の処理を終了する（図２のス
テップ２８）。
【００３０】マスタプロセッサ１０は、ステップ２２に
おいて、スレーブプロセッサ２０−１からの通知が無い
場合には、ステップ２８の動作を行う。
おいて、スレーブプロセッサ２０−１からの通知が無い
場合には、ステップ２８の動作を行う。
【００３１】図１を参照すると、故障情報は、故障が検
出されたスレーブプロセッサと接続されているリセット
回路に対して送出される。リセット回路４０−１は、故
障情報を格納し、接続されている全てのスレーブプロセ
ッサをリセットする。リセット回路４０−１は、故障情
報が格納されている間は、接続されている全てのスレー
ブプロセッサを常にリセット状態に維持する。
出されたスレーブプロセッサと接続されているリセット
回路に対して送出される。リセット回路４０−１は、故
障情報を格納し、接続されている全てのスレーブプロセ
ッサをリセットする。リセット回路４０−１は、故障情
報が格納されている間は、接続されている全てのスレー
ブプロセッサを常にリセット状態に維持する。
【００３２】再立ち上げ動作実行時において、電源が投
入されると、リセット回路４０−１には障害情報が保持
され続けているため、このリセット回路４０−１にロー
カルバス７０−１および８０−１を介して接続された全
てのスレーブプロセッサ２０−１および２０−２にリセ
ット信号が送出され続ける。これにより、スレーブプロ
セッサ２０−１および２０−２はマルチプロセッサシス
テムから切り離された状態のままに保たれる。
入されると、リセット回路４０−１には障害情報が保持
され続けているため、このリセット回路４０−１にロー
カルバス７０−１および８０−１を介して接続された全
てのスレーブプロセッサ２０−１および２０−２にリセ
ット信号が送出され続ける。これにより、スレーブプロ
セッサ２０−１および２０−２はマルチプロセッサシス
テムから切り離された状態のままに保たれる。
【００３３】スレーブプロセッサ２０−１および２０−
２が切り離されているため、マスタプロセッサ１０と、
スレーブプロセッサ２０−３および２０−４とによりマ
ルチプロセッサシステムが構成される。
２が切り離されているため、マスタプロセッサ１０と、
スレーブプロセッサ２０−３および２０−４とによりマ
ルチプロセッサシステムが構成される。
【００３４】スレーブプロセッサ２０−１の故障が回復
したときには、リセット回路４０−１の障害情報を消去
することにより、リセット回路４０−１にローカルバス
７０−１および８０−１を介して接続された全てのスレ
ーブプロセッサ２０−１および２０−２を再びシステム
に組み込む。
したときには、リセット回路４０−１の障害情報を消去
することにより、リセット回路４０−１にローカルバス
７０−１および８０−１を介して接続された全てのスレ
ーブプロセッサ２０−１および２０−２を再びシステム
に組み込む。
【００３５】このように、本実施例では、故障状態にあ
るスレーブプロセッサ２０−１が接続されているリセッ
ト回路４０−１に障害情報を格納し、これにより、リセ
ット回路４０−１に接続されたローカルバス７０−１お
よび８０−１と、このローカルバス７０−１および８０
−１に接続された全てのスレーブプロセッサ２０−１お
よび２０−２をシステムバス５０および６０から電気的
に切断させることができる。したがって、故障したスレ
ーブプロセッサをマルチプロセッサシステムから切り離
し、システム全体の停止を防止することができる。さら
に、故障したスレーブプロセッサによりローカルバス７
０−１上に送出された可能性のある異常データのマルチ
プロセッサシステム全体への波及を防ぐことができる。
さらに、バスが故障している場合に、マルチプロセッサ
システムへの影響を排除できる。
るスレーブプロセッサ２０−１が接続されているリセッ
ト回路４０−１に障害情報を格納し、これにより、リセ
ット回路４０−１に接続されたローカルバス７０−１お
よび８０−１と、このローカルバス７０−１および８０
−１に接続された全てのスレーブプロセッサ２０−１お
よび２０−２をシステムバス５０および６０から電気的
に切断させることができる。したがって、故障したスレ
ーブプロセッサをマルチプロセッサシステムから切り離
し、システム全体の停止を防止することができる。さら
に、故障したスレーブプロセッサによりローカルバス７
０−１上に送出された可能性のある異常データのマルチ
プロセッサシステム全体への波及を防ぐことができる。
さらに、バスが故障している場合に、マルチプロセッサ
システムへの影響を排除できる。
【００３６】次に本発明のマルチプロセッサシステムの
第二の実施例について図面を参照して詳細に説明する。
この第二の実施例は、マスタプロセッサがローカルバス
に接続されている点が第１の実施例とは異なる。その他
の構成は、第一の実施例のものと同様である。
第二の実施例について図面を参照して詳細に説明する。
この第二の実施例は、マスタプロセッサがローカルバス
に接続されている点が第１の実施例とは異なる。その他
の構成は、第一の実施例のものと同様である。
【００３７】本発明の第二の実施例を示す図４を参照す
ると、マスタプロセッサ１０は、ローカルバス７０−２
および８０−２に接続されている。
ると、マスタプロセッサ１０は、ローカルバス７０−２
および８０−２に接続されている。
【００３８】本実施例のマルチプロセッサシステムの動
作は、マスタプロセッサ１０の指示により故障したスレ
ーブプロセッサの故障要因のクリアを行わせるところま
では第一の実施例と同様である。このクリア動作によ
り、障害スレーブプロセッサの故障要因をクリアできな
い場合において、故障したスレーブプロセッサがマスタ
プロセッサ１０が接続されているローカルバス７０−２
および８０−２に接続されているか、または、故障した
スレーブプロセッサがマスタプロセッサが接続されてい
るローカルバス７０−２および８０−２とは別のローカ
ルバスに接続されているかによりこれ以降の動作が異な
る。すなわち、故障したスレーブプロセッサとマスタプ
ロセッサ１０とが同一のローカルバスに接続されている
か、または、異なるローカルバスに接続されているかに
よりクリア処理後の動作が異なる。
作は、マスタプロセッサ１０の指示により故障したスレ
ーブプロセッサの故障要因のクリアを行わせるところま
では第一の実施例と同様である。このクリア動作によ
り、障害スレーブプロセッサの故障要因をクリアできな
い場合において、故障したスレーブプロセッサがマスタ
プロセッサ１０が接続されているローカルバス７０−２
および８０−２に接続されているか、または、故障した
スレーブプロセッサがマスタプロセッサが接続されてい
るローカルバス７０−２および８０−２とは別のローカ
ルバスに接続されているかによりこれ以降の動作が異な
る。すなわち、故障したスレーブプロセッサとマスタプ
ロセッサ１０とが同一のローカルバスに接続されている
か、または、異なるローカルバスに接続されているかに
よりクリア処理後の動作が異なる。
【００３９】故障したスレーブプロセッサとマスタプロ
セッサ１０とが同一のローカルバスに接続されている場
合には、以下の処理が行われる。マスタプロセッサ１０
は、リセット回路４０−２に障害情報を送出する。これ
により、リセット回路４０−２にローカルバス７０−２
および８０−２を介して接続された故障したスレーブプ
ロセッサ２０−３およびマスタプロセッサ１０がマルチ
プロセッサシステムから電気的に切断される。この処理
により、マスタプロセッサ１０がマルチプロセッサシス
テムから切り離されるため、正常動作中のスレーブプロ
セッサから新たなマスタプロセッサが選定される。この
選定は、図示しないサービスプロセッサにより行われ
る。新たに選定されたマスタプロセッサのもとで、マル
チプロセッサシステムが動作する。
セッサ１０とが同一のローカルバスに接続されている場
合には、以下の処理が行われる。マスタプロセッサ１０
は、リセット回路４０−２に障害情報を送出する。これ
により、リセット回路４０−２にローカルバス７０−２
および８０−２を介して接続された故障したスレーブプ
ロセッサ２０−３およびマスタプロセッサ１０がマルチ
プロセッサシステムから電気的に切断される。この処理
により、マスタプロセッサ１０がマルチプロセッサシス
テムから切り離されるため、正常動作中のスレーブプロ
セッサから新たなマスタプロセッサが選定される。この
選定は、図示しないサービスプロセッサにより行われ
る。新たに選定されたマスタプロセッサのもとで、マル
チプロセッサシステムが動作する。
【００４０】故障したスレーブプロセッサとマスタプロ
セッサ１０とが異なるローカルバスに接続されている場
合、すなわち、スレーブプロセッサ２０−１が故障した
場合には、以下の処理が行われる。マスタプロセッサ１
０は、スレーブプロセッサ２０−１が接続されているリ
セット回路４０−１に障害情報を送出する。これによ
り、リセット回路４０−１にローカルバス７０−１およ
び８０−１を介して接続されている故障したスレーブプ
ロセッサ２０−１およびスレーブプロセッサ２０−２
が、マルチプロセッサシステムから電気的に切断され
る。
セッサ１０とが異なるローカルバスに接続されている場
合、すなわち、スレーブプロセッサ２０−１が故障した
場合には、以下の処理が行われる。マスタプロセッサ１
０は、スレーブプロセッサ２０−１が接続されているリ
セット回路４０−１に障害情報を送出する。これによ
り、リセット回路４０−１にローカルバス７０−１およ
び８０−１を介して接続されている故障したスレーブプ
ロセッサ２０−１およびスレーブプロセッサ２０−２
が、マルチプロセッサシステムから電気的に切断され
る。
【００４１】このように、本実施例によれば、マスタプ
ロセッサ１０がローカルバスに接続されているマルチプ
ロセッサシステムにおいて、故障したスレーブプロセッ
サとマスタプロセッサ１０とが同一のローカルバスに接
続されている場合には、このローカルバスをシステムか
ら切り離すように構成される。また、故障したスレーブ
プロセッサとマスタプロセッサ１０とが異なるローカル
バスに接続されている場合には、故障したスレーブプロ
セッサが接続されているローカルバスをシステムから切
り離すように構成されている。このため、マスタプロセ
ッサが固定されていないマルチプロセッサシステムにお
けるスレーブプロセッサの故障によるシステム全体の停
止を抑止することができる。
ロセッサ１０がローカルバスに接続されているマルチプ
ロセッサシステムにおいて、故障したスレーブプロセッ
サとマスタプロセッサ１０とが同一のローカルバスに接
続されている場合には、このローカルバスをシステムか
ら切り離すように構成される。また、故障したスレーブ
プロセッサとマスタプロセッサ１０とが異なるローカル
バスに接続されている場合には、故障したスレーブプロ
セッサが接続されているローカルバスをシステムから切
り離すように構成されている。このため、マスタプロセ
ッサが固定されていないマルチプロセッサシステムにお
けるスレーブプロセッサの故障によるシステム全体の停
止を抑止することができる。
【００４２】なお、上述の第二の実施例においては、新
たなマスタプロセッサ選定手段としてサービスプロセッ
サを用いたが、この選定手段としてはこれに限定されず
種々の手段が適用できる。例えば、特願平８−０２６６
７９号に記載された手法が適用できる。これは、あるス
レーブプロセッサにおいて実行される所定のアルゴリズ
ムにより、正常なスレーブプロセッサの中から１つのス
レーブプロセッサを選定する手法である。所定のアルゴ
リズムとしては、複数のスレーブプロセッサの各々に番
号を付与しておき、正常なスレーブプロセッサのうち最
小の番号を有するものを選定するものなどがある。
たなマスタプロセッサ選定手段としてサービスプロセッ
サを用いたが、この選定手段としてはこれに限定されず
種々の手段が適用できる。例えば、特願平８−０２６６
７９号に記載された手法が適用できる。これは、あるス
レーブプロセッサにおいて実行される所定のアルゴリズ
ムにより、正常なスレーブプロセッサの中から１つのス
レーブプロセッサを選定する手法である。所定のアルゴ
リズムとしては、複数のスレーブプロセッサの各々に番
号を付与しておき、正常なスレーブプロセッサのうち最
小の番号を有するものを選定するものなどがある。
【００４３】
【発明の効果】以上の説明で明らかなように、本発明で
は、故障したスレーブプロセッサの接続されたローカル
バスをマルチプロセッサから切り離すように構成してあ
るため、故障したスレーブプロセッサによりローカルバ
スに送出される可能性のある誤ったデータの影響を排除
できるため、システム全体の停止を防止することができ
る。
は、故障したスレーブプロセッサの接続されたローカル
バスをマルチプロセッサから切り離すように構成してあ
るため、故障したスレーブプロセッサによりローカルバ
スに送出される可能性のある誤ったデータの影響を排除
できるため、システム全体の停止を防止することができ
る。
【図１】本発明のマルチプロセッサシステムの第一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】本発明のマスタプロセッサ１０の動作を示す流
れ図である。
れ図である。
【図３】本発明のスレーブプロセッサ２０−１、・・・
および２０−４の動作を示す流れ図である。
および２０−４の動作を示す流れ図である。
【図４】本発明のマルチプロセッサシステムの第二の実
施例を示すブロック図である。
施例を示すブロック図である。
１０ マスタプロセッサ ２０−１、・・・および２０−４ スレーブプロセッサ ３０ 主記憶装置 ４０−１、４０−２ リセット回路 ５０ システムバス ６０ システムバス ７０−１、７０−２ ローカルバス ８０−１、８０−２ ローカルバス ４０１−１、４０１−２ 故障情報保持回路
Claims (6)
- 【請求項１】 マスタプロセッサと、 このマスタプロセッサが接続されるシステムバスと、 複数のスレーブプロセッサと、 それぞれ前記複数のスレーブプロセッサの少なくとも１
つが接続されるとともにそれぞれ前記システムバスと接
続される複数のローカルバスと、 前記システムバスと前記複数のローカルバスとの間の電
気的接続を行うとともに、前記複数のローカルバスに接
続された前記複数のスレーブプロセッサの中に障害状態
にあるものが少なくとも１つ含まれる場合には当該障害
スレーブプロセッサが接続された当該障害ローカルバス
と前記システムバスとの間の電気的接続を切断する接続
手段とを含むことを特徴とするマルチプロセッサシステ
ム。 - 【請求項２】 前記接続手段は、前記障害スレーブプロ
セッサから送出される障害情報を格納する障害情報格納
手段を含み、前記障害情報格納手段に前記障害情報が格
納されている間だけ、前記障害スレーブプロセッサが接
続された前記障害ローカルバスと前記システムバスとを
電気的に切断することを特徴とする請求項１記載のマル
チプロセッサシステム。 - 【請求項３】 システムバスと、 このシステムバスと電気的に接続された複数のローカル
バスと、 この複数のローカルバスの１つに接続されたマスタプロ
セッサと、 前記複数のローカルバスに接続された複数のスレーブプ
ロセッサと、 前記複数のローカルバスのうち、障害状態にある障害ス
レーブプロセッサを接続している障害ローカルバスを前
記システムバスから電気的に切断する切断手段と、 この切断手段により前記マスタプロセッサが前記システ
ムバスから電気的に切断される場合には前記複数のスレ
ーブプロセッサのうちの正常なものから新たにマスタプ
ロセッサを選定する選定手段とを含むことを特徴とする
マルチプロセッサシステム。 - 【請求項４】 前記障害スレーブプロセッサが接続され
ている前記障害ローカルバスを求めるローカルバス取得
手段をさらに含み、 前記選定手段は、前記ローカルバス取得手段により求め
られた前記障害スレーブプロセッサが接続されている前
記障害ローカルバスにマスタプロセッサが接続されてい
るか否かを判別する判別手段を含み、この判別手段の判
別結果に基づいて前記マスタプロセッサの選定を行うこ
とを特徴とするマルチプロセッサシステム。 - 【請求項５】 前記複数のスレーブプロセッサの各々
は、自プロセッサの障害を検出するとともに障害が検出
された場合に障害情報を送出する障害処理手段を含み、 前記切断手段は、前記複数のローカルバス毎に設けられ
るとともに前記障害情報を受信した場合に接続されてい
る全てのプロセッサを電気的に切断することを特徴とす
る請求項３記載のマルチプロセッサシステム。 - 【請求項６】 前記複数のスレーブプロセッサは識別子
を有し、 前記選定手段は、前記識別子に基づいて前記複数のスレ
ーブプロセッサのうちから新たなマスタプロセッサを選
定することを特徴とする請求項３記載のマルチプロセッ
サシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8129667A JPH09311841A (ja) | 1996-05-24 | 1996-05-24 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8129667A JPH09311841A (ja) | 1996-05-24 | 1996-05-24 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09311841A true JPH09311841A (ja) | 1997-12-02 |
Family
ID=15015180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8129667A Pending JPH09311841A (ja) | 1996-05-24 | 1996-05-24 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09311841A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001044967A1 (en) * | 1999-12-14 | 2001-06-21 | Fujitsu Limited | Multiprocessor system |
| KR100363523B1 (ko) * | 1999-12-23 | 2002-12-05 | 주식회사 아라기술 | 클러스터링 서버에서의 분산 처리 제어 방법 |
-
1996
- 1996-05-24 JP JP8129667A patent/JPH09311841A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001044967A1 (en) * | 1999-12-14 | 2001-06-21 | Fujitsu Limited | Multiprocessor system |
| KR100363523B1 (ko) * | 1999-12-23 | 2002-12-05 | 주식회사 아라기술 | 클러스터링 서버에서의 분산 처리 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047275B2 (ja) | バックアップ切り換え制御方法 | |
| EP0687975B1 (en) | Method and system for downloading data to network nodes | |
| US5600808A (en) | Processing method by which continuous operation of communication control program is obtained | |
| US5742851A (en) | Information processing system having function to detect fault in external bus | |
| CN111585835A (zh) | 一种带外管理***的控制方法、装置和存储介质 | |
| US6446201B1 (en) | Method and system of sending reset signals only to slaves requiring reinitialization by a bus master | |
| JP3806600B2 (ja) | 多重系システムの系切り替え方法 | |
| JPH09311841A (ja) | マルチプロセッサシステム | |
| JP6134720B2 (ja) | 接続方法 | |
| JP3420919B2 (ja) | 情報処理装置 | |
| JPH08329006A (ja) | 障害通知方式 | |
| JP3774137B2 (ja) | 伝送路切替異常回避方法及び伝送路切替異常回避システム | |
| JP2000020336A (ja) | 二重化通信システム | |
| JP3001818B2 (ja) | マルチプロセッサ立ち上げ管理装置 | |
| JP2007026038A (ja) | パス監視システム，パス監視方法，およびパス監視プログラム | |
| JP3298989B2 (ja) | 障害検出・自動組込み装置 | |
| JP3006589B2 (ja) | 動作監視ユニット | |
| JPH09218862A (ja) | マルチプロセッサシステム | |
| JP3156673B2 (ja) | 障害情報転送装置 | |
| JPH09288637A (ja) | 周辺装置の再接続方式およびインタフェース装置 | |
| JP2685061B2 (ja) | マイクロ初期診断方式 | |
| JP2630100B2 (ja) | プロセッサ間通信用バスの障害処理方式 | |
| CN115913905A (zh) | 一种冗余通信模式下的智能消火栓故障节点报文方法 | |
| WO2004079573A1 (ja) | マルチプロセッサシステム | |
| JP2003248505A (ja) | 分散型制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |