JPS5870670A - 二重系の交換機の障害情報転送方式 - Google Patents

二重系の交換機の障害情報転送方式

Info

Publication number
JPS5870670A
JPS5870670A JP16861181A JP16861181A JPS5870670A JP S5870670 A JPS5870670 A JP S5870670A JP 16861181 A JP16861181 A JP 16861181A JP 16861181 A JP16861181 A JP 16861181A JP S5870670 A JPS5870670 A JP S5870670A
Authority
JP
Japan
Prior art keywords
failure
control device
processor
information
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16861181A
Other languages
English (en)
Other versions
JPH0218626B2 (ja
Inventor
Yukito Maejima
前島 幸仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16861181A priority Critical patent/JPS5870670A/ja
Publication of JPS5870670A publication Critical patent/JPS5870670A/ja
Publication of JPH0218626B2 publication Critical patent/JPH0218626B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575Software application
    • H04Q3/54591Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、二重化の交換機での障害情報転送方式に関す
る。
一般に、二重化のプロセッサ・メモリ装置、通信制御装
置及びシステム制御装置から構成された系交絡のない交
換機において、二重化されたものの一方の系(片系)が
運転中で、他方の系が待機予備系である場合、運転中の
系で障害が発生すると、その障害情報を緊急に待機予備
系へ伝達して系切替を行う必要がある。その際、障害系
のプロセッサは系切替要求をシステム制御装置に送出す
る前に通信制御装置を介して障害情報を予備系のメモリ
に送出し、新たに運転動作に入る系より、保守者等へ障
害通知する方法が考えられる。然るに、この方法では以
下の欠点を持つ。
(1)  障害系の動作が正常であるということが保障
できないので、障害系から正常系へ一方的に送る方法で
は、誤って正常系のメモリ内容を破壊する可能性がある
(2)障害の内容によっては必ず障害情報が送られると
いう保障がない。
本発明の目的は、障害系から予備系へと障害情報を正確
且つ円滑に伝送可能にしてなる障害情報転送方式を提供
するものである。
本発明の要旨は、システム制御装置に障害内容を表示で
きる機能を付加し、且つ障害発生時に障の属するプロセ
ッサの代りに相手系のプロセッサから直接にアクセス可
能に構成せしめた点にある。
以下、本発明を図面により詳述する。
図は本発明の2重系の交換機システムの実施例を示す図
である。0系Aはアクト系として使用し、1系Bはスタ
ンバイ系として使用する。θ系、1系共に、ハードウェ
ア的にはほとんど同じ構成より成る。自系はプロセッサ
1、メモリ装置2、。
系プロセッサバス3、システム制御装置4、通信制御装
置5とよ構成る。1系はプロセッサ11、メモリ装置1
2.1系プロセツサバス13、システム制御装置14、
通信゛制御装置15とよ構成る。システム制御装置4と
14とは系間交差バス21によってインターフェースし
ている。通信制御装置5と15とは内部通信制御パス加
によってインターフェースしている。かかる系構成で、
定常運転時は自系がアクト系、1系がスタンバイ系とし
て運転され、アクト系でおる自系が障害発生時には1系
がアクト系、0系がスタンバイ系へと切替わる。この切
替えは、障害情報を自系のメモリに格納したが、通信不
能の旨をシステム制御装置に表示した後に系切替えを行
う。
システム制御装置4と14とはランプやキースイッチ等
を持つシステムコンンールでアリ、ソれぞれの系の稼動
状態を監視し、この監視により得られる情報は系間交差
バス21を弁して互いに相手のシステム制御装置に転送
される。上明監視悄skは、正常時の監視情報の他に内
部のハードウェア上からみた障害及びソフトウェア上か
らみた障害。
その他、系として検出可能な障害状態情報、及び障害状
態情報更に障害発生時にメモリ装置2に障害情報が格納
されているか、否かの情報を含む。
更にこの監視情報はシステム制御装置4.14内に表示
(ラッチ)される。(更にシステム制御装置4.14は
、障害発生時忙メモリ装置2に障害情報が格納されてい
るか否かの表示を行う。以上は、システム制御装置4と
14との共通機能であるが、システム制御装置4はシス
テム制御装置14にない機能を持つ。この機能とは、0
系の故障時にl系全アクト系に、O系をスタンバイ系に
切替える切替え機能である。更に、システム制御装置1
4はその表示してなる監視情報からプロセッサ11によ
って監視を受ける。プロセッサ11は、障害発生時の障
害種別情報をみて、相手系、即ちアクト系である0系の
どの部分の障害発生かを確認し、必要な手当てをする。
障害の中で最大に影響を及ぼす障害はプロセッサ1の障
害である。従って手当ての主たるものはプロセッサ1の
障害情報の収集である。プロセッサ1の障害発生時には
、メモリ装置2に格納されているそれ迄の情報(障害情
報を含む)を自己のメモリ装置12に読取る処理を行う
格納情報の読取りはプロセッサ11が読取り命令を発生
し、通信制御装置15、バス20、通信制御装置5t−
経由してメモリ装置2に送出されることによって行われ
る。メモリ装置2から読出されたデータはパス3→通信
制御装置5→パス20→通信制御装置15→バス13→
メモリ装置12の経由でメモリ装置12に格納される。
この動作は、メモリ装置2がプロセッサ1の障害発生時
に、プロセッサ1の管理工から、プロセッサ11の管理
下に移ることを意味する。プロセッサ1の障害以外の障
害には、バス3、メモリ装置2、通信制御装置5、シス
テム制御装置4の各障害がある。これらの各障害には、
先のプロセッサ1の障害発生時と同じようにプロ゛セッ
サ11がメモリ装置2を自己の管理下に入れ、その状態
下でデータ格納処理を行い、その過程で各種のエラーチ
ェック処理の対象となる障害、と、各装置の電源断等の
通信不能な障害とがある。この通信不能な障害に対して
はその旨の表示がシステム制御装置になされ、正常系よ
りの通報処理がなされる。
通信制御装置5.15はデータ通信に供している。
θ系と1系とが2重系である故に、正常時にはアクト系
であるO系での情報は必要最小限でスタンバイ系である
1系に送出されなければならない。
この情報転送用として通信制御装置5.15が存在する
。障害情報の具体例としては、障害装置(部)の種別、
プロセッサのステータスレジスタの内容、プロセッサの
データレジスタの内容、プロセッサのアドレスレジスタ
の内容、障害頻度を示すエラーカウンタ群等がある。
動作を説明する。正常時には0系はアクト系として稼動
し、1系はスタンバイ系として待機している。稼動中の
アクト系では、プロセッサ1は必要な処理を行い、メモ
リ装置2との間で所定のデータの読出し書込みの処理が
行われている。また、他の端末等との間でもバス3を介
して必要なデータのやりとりを行っている。更に1シス
テム制御装[4はO系の監視を行い、障害発生時には障
害種別情報等の障害情報の表示(ラッチ)を行う。
スタンバイ系のシステム制御装置14は系間交差バス2
1 を介して上記システム制御装置4に表示される監視
情報を受けとり、同様に表示(ラッチ)している。通信
制御装置5は、バス3からの転送用の情報を受けとり、
バス20.通信制御装置15ヲ介してスタンバイ系釦転
送させている。この転送情報を受けた1系は、実質上0
系と同期状態がとられていることくなる。
さて、アクト系で障害発生すると、その障害種別情報等
がシステム制御装置4.14に表示される。
障害種別情報には、3種類あり、第1はプロセッサ故障
(′11”)、第2は通信制御装置等の故障による通信
不能故障(”1’o″)、第3はメモリ装置2を実際に
プロセッサ11の管理下におきその上で故障の内容t−
認知する故障(01”)である。更に、障害を起した障
害系であるO系のメモリ装置2に障害情報が蓄積されて
いる場合には、その旨の表示がシステム制御装置4及び
14に表示される。従って、システム制御装置14内に
障害の発生が表示され、且つメモリ装置2に障害情報が
蓄積されている旨の表示がなされ、且つ通信可能であれ
ば、プロセッサ11は情報読取り命令をパス13→通信
制御装置15→バス加→通信制御装置5→バス3→メモ
リ装置2の経路でメモリ装置に送り、格納情報を次々に
読取る。この読取った情報は上記経路を逆の方向で通過
しメモリ装置12に格納される。
更に1システム制御装置14内での表示が通信不「二の
障害種別であれば、O系の障害情報のメモリ装置2への
格納の有無にかかわらず、1系をアクト系として立上げ
、通信不能の旨を通報する。また、第3の故障モード(
′01”)の時には、プロセッサ11が読取り命令を発
生し、読取り作業を行わせる。この作業の結果はエラー
チェックされ、エラーが起っていれば、その時点で対応
処理、例えば1系をアクト系として立上げ、エラーの旨
を通報する。
以上の動作によって障害系であるO系のメモリ装置2内
の゛格納情報は、正常系である1系のメモリ装置12に
規則正しく格納することができる。これによって、1系
をスタンバイ系からアクト系に切替える際に、1系が障
害系である0系の影響を受けないこと、特に障害情報が
メモリ装置2に有効に格納されていることが表示され、
且つこの表示をみてプロセッサ11が障害情報を読取っ
てメモリ装置121C格納させているために障害系であ
る0系の悪影響を正常系である1系は受けない。更に、
系切替えに際して、障害情報が正常系である1系のメモ
リ装置12に確実に格納させたことによって、系切替え
後の一系のアクト系への円滑な移行、0系の円清な切離
し作業を行うことができた。更に、Cれ以外の故障表示
に対しては、スタンバイ系であった1系は故障害情報を
メモリ装置12に格納していないため、故障による誤っ
た情報がメモリ装置12に格納されることはない。これ
により、スタンバイ系である1系はアクト系であった障
害系の悪影響をうけないことがわかる 以上の本発明によれば、二重化システムにおける障害系
の誤処理から正常系のメモリ装置の内容を保護し、障害
情報を確実に収集することができた。更に、システム制
御装置に障害系の障害種別及び障害情報の蓄積表示をさ
ぞたことにより、系間ダ差バスを介してスタンバイ系(
待機予備系)へ確実に障害種別及び障害情報の蓄積の有
無を通知できた。これにより、信頼性のある系切替が可
nヒになった。
【図面の簡単な説明】
図は本発明の実施例図である。 1.11・・・プロセッサ、2.12・・・メモリ装置
、4゜14・・システム制御装置、5.15・・・通信
制御装置、代理人 弁理士 秋 本 正 実

Claims (1)

  1. 【特許請求の範囲】 1通常時アクト系として稼動するO系プロセッサシステ
    ムと、通常時スタンバイ系として稼動(待機)する1系
    プロセツサシステムとよ構成る21系の交換機であって
    、上記各プロセッサシステムは、プロセッサ・メモリ装
    置、システム制御装置、通信制御装置、及びこれらの各
    装置をインターフェースしてなる共通バスとより成り、
    0系及び1系のプロセッサシステムのシステム制御装置
    は系間交差バスによって接続され、0系及び1系のプロ
    セッサシステムの通信制御装置は情報伝送用の通信制御
    バスを介して接続された構成の2重系の交換機に於いて
    、上記0系プロセツサシステムのシステム制御装置は該
    0系内の障害を監視し障害発生時その障害種別を表示し
    、且つ障害情報が該0系のメモリ装置に格納されたか否
    かの表示を行い、上記1系プロセツサシステムのシステ
    ム制御装置は上記0系の障害種別及び格納の有無を上記
    系間交差バスを介して取込み表示を行い、上記1系のプ
    ロセッサは該1系の一システム制御装置の表示内容をみ
    て障害発生時で格納有りの時上記1系の共通バス、通信
    制御装置、通信制御バス、θ系の通信制御装置、共通バ
    スを弁して0系のメモリ装置に格納されてなる障害情報
    を読取り1系のメモリ装置に格納させてなる構成とする
    2重系の交換機の障害転送方式。 2、 アクト系の0系から1系への系切替えは、θ系の
    システム制御装置での表示内容(ラッチを含む、以下同
    じ)に従って行うと共に、その表示内容は、0系のメモ
    リに障害情報が格納されたことを示す表示、又は通信不
    能である旨の表示である特許請求の範囲第1項記載の障
    害情報転送方式。
JP16861181A 1981-10-23 1981-10-23 二重系の交換機の障害情報転送方式 Granted JPS5870670A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16861181A JPS5870670A (ja) 1981-10-23 1981-10-23 二重系の交換機の障害情報転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16861181A JPS5870670A (ja) 1981-10-23 1981-10-23 二重系の交換機の障害情報転送方式

Publications (2)

Publication Number Publication Date
JPS5870670A true JPS5870670A (ja) 1983-04-27
JPH0218626B2 JPH0218626B2 (ja) 1990-04-26

Family

ID=15871260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16861181A Granted JPS5870670A (ja) 1981-10-23 1981-10-23 二重系の交換機の障害情報転送方式

Country Status (1)

Country Link
JP (1) JPS5870670A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185149A (ja) * 1989-01-12 1990-07-19 Toshiba Corp 電子交換機
JP2011172011A (ja) * 2010-02-18 2011-09-01 Fujitsu Telecom Networks Ltd 監視システム
JP2016143187A (ja) * 2015-01-30 2016-08-08 沖電気工業株式会社 冗長通信装置及びその制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185149A (ja) * 1989-01-12 1990-07-19 Toshiba Corp 電子交換機
JP2011172011A (ja) * 2010-02-18 2011-09-01 Fujitsu Telecom Networks Ltd 監視システム
JP2016143187A (ja) * 2015-01-30 2016-08-08 沖電気工業株式会社 冗長通信装置及びその制御方法

Also Published As

Publication number Publication date
JPH0218626B2 (ja) 1990-04-26

Similar Documents

Publication Publication Date Title
JPH08227344A (ja) 二重磁気ディスク制御装置間の通信制御装置
JPS5870670A (ja) 二重系の交換機の障害情報転送方式
JP6134720B2 (ja) 接続方法
JP3420919B2 (ja) 情報処理装置
JP3208885B2 (ja) 障害監視システム
JPH09274575A (ja) 統合システム管理方式
JPH11338724A (ja) スタンバイシステム、スタンバイ方法、および記録媒体
JPH0424838A (ja) マルチプロセッサの障害管理方式
JP3363579B2 (ja) 監視装置及び監視システム
JP2575943B2 (ja) データ伝送装置
JP2600614B2 (ja) 障害情報収集可能な交換システム
JPS6290068A (ja) 予備系監視方式
KR100235570B1 (ko) 2이상의 주전산기를 병립 연결한 시스템의 클러스터 관리 마스터 시스템의 클러스터 관리방법
JP2001075830A (ja) 情報処理装置
JPS63279646A (ja) 網管理装置の自動再開処理方式
JPH04268929A (ja) 二重化プロセッサシステム
JPS6381538A (ja) バツクアツプフアイルを有する二重化情報処理システムとその作動方法
JPH11331194A (ja) 監視装置および監視システム
JPH0320780B2 (ja)
JP2002259154A (ja) フォールト・トレラント・コンピュータシステム
JPH11126168A (ja) 情報処理システム
JPH03111962A (ja) マルチプロセッサ・システム
JPH07249014A (ja) マルチプロセッサシステムとターミナルコントローラ
JPH0418743B2 (ja)
JPH06282510A (ja) 通信制御装置を冗長構成としたコンピュータシステムの構成制御方式